JPH0430058B2 - - Google Patents

Info

Publication number
JPH0430058B2
JPH0430058B2 JP19295782A JP19295782A JPH0430058B2 JP H0430058 B2 JPH0430058 B2 JP H0430058B2 JP 19295782 A JP19295782 A JP 19295782A JP 19295782 A JP19295782 A JP 19295782A JP H0430058 B2 JPH0430058 B2 JP H0430058B2
Authority
JP
Japan
Prior art keywords
data
output
circuit
section
data bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19295782A
Other languages
Japanese (ja)
Other versions
JPS5983234A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57192957A priority Critical patent/JPS5983234A/en
Publication of JPS5983234A publication Critical patent/JPS5983234A/en
Publication of JPH0430058B2 publication Critical patent/JPH0430058B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22Means for limiting or controlling the pin/gate ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Microcomputers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、出力端子の多機能化をはかることが
でき、しかも、このことによつて出力端子数の増
加を招くことのない出力インターフエース回路を
内蔵して構成された大規模集積回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention provides an output interface circuit that allows multifunctional output terminals and does not result in an increase in the number of output terminals. The present invention relates to a large-scale integrated circuit configured as a built-in device.

従来例の構成とその問題点 近年、大規模集積回路(LSI)の多機能化と高
集積化が進み、1個のLSI(1チツプ)当りの出
力端子数は増加する傾向にある。この出力端子数
の増加は、LSIを構成する半導体基板面積の増
大、封止構造の大型化をもたらし、LSIの価格を
高騰させる不都合を招く。この不都合を排除する
には、出力端子数を削減すればよいところである
が、上記のLSIの多機能化と高集積化は、この出
力端子数の削減とは相反する方向の変化をLSIに
もたらしている。
Conventional configurations and their problems In recent years, large-scale integrated circuits (LSIs) have become more multifunctional and highly integrated, and the number of output terminals per LSI (one chip) has tended to increase. This increase in the number of output terminals results in an increase in the area of the semiconductor substrate constituting the LSI, an increase in the size of the sealing structure, and an inconvenience that increases the price of the LSI. In order to eliminate this inconvenience, it would be sufficient to reduce the number of output pins, but the multifunctionality and high integration of LSIs described above bring about changes in LSIs that are contrary to this reduction in the number of output pins. ing.

ところで、このような多機能化と高集積化によ
る出力端子数の増加は、主に、多種の信号出力を
取り出すために作用する回路部の構成によつても
たらされる。
Incidentally, the increase in the number of output terminals due to multifunctionalization and high integration is mainly caused by the configuration of circuit sections that function to extract various signal outputs.

第1図は、LSIの中に集積化され、たとえば、
2種類の信号出力を取り出すために作用する回路
部の従来例を示すブロツク図である。
Figure 1 shows the integrated LSI, for example,
1 is a block diagram showing a conventional example of a circuit section that operates to extract two types of signal outputs; FIG.

この回路部は、図示するように、内部回路の複
数のデータを出力するデータバス1に直結するデ
コーダ部2、同デコーダ部2ならびに内部データ
バス1に繋るラツチ部3,31,32で構成さ
れ、しかも各ラツチ部3,31,32が出力ポー
ト4,41,42に繋る構成となつている。この
ような回路は、その構成は単純であり、簡単なも
のといえるが、各種の信号が別々の出力ポートに
出力される回路構成であるため、出力端子数は必
然的に多くなる。したがつて、このような回路部
の構成では、端子数の増加に伴う製品価格の高騰
を阻止することはできなかつた。
As shown in the figure, this circuit section is composed of a decoder section 2 directly connected to the data bus 1 that outputs a plurality of data of the internal circuit, and latch sections 3, 31, and 32 connected to the decoder section 2 and the internal data bus 1. Furthermore, each latch portion 3, 31, 32 is connected to an output port 4, 41, 42. Although such a circuit has a simple configuration and can be said to be simple, the number of output terminals inevitably increases because the circuit configuration is such that various signals are output to separate output ports. Therefore, with such a configuration of the circuit section, it has not been possible to prevent the product price from rising due to an increase in the number of terminals.

発明の目的 本発明は、多種の信号出力を取り出すにあた
り、多種のデータ信号から選んだ複数のデータ信
号を1群として同一の端子から出力させることの
できるインターフエース回路を内蔵させ、LSIが
多機能化ならびに高集積化されても、このことに
よつて出力端子数が増加することのないLSIの提
供を目的とするものである。
Purpose of the Invention The present invention has a built-in interface circuit that can output a plurality of data signals selected from a variety of data signals from the same terminal as a group in order to extract various signal outputs, and an LSI with multiple functions. The object of the present invention is to provide an LSI whose number of output terminals does not increase even when the number of output terminals increases even when the number of output terminals increases.

発明の構成 本発明の大規模集積回路は、多種のデータ信号
から選んだ複数のデータを1群として出力端子に
出力させるために、内部回路の複数のデータを伝
送するデータバスと、同データバスからデータを
受け、データを変換するデコーダ部と、前記デー
タバスからの複数のデータと、前記デコーダ部か
らの変換データとを入力し、いずれかを選択する
マルチプレクサ部と、前記マルチプレクサ部のデ
ータ選択を制御する信号を発するゲート回路と、
前記マルチプレクサの出力をラツチ制御するラツ
チ部と、前記ラツチ部に接続された出力ポートと
を設けた構成となつている。この構成により、1
つの出力端子が1群のデータに対して共通とな
る。
Structure of the Invention The large-scale integrated circuit of the present invention has a data bus for transmitting a plurality of data in an internal circuit, and a data bus for transmitting a plurality of data in an internal circuit, in order to output a plurality of data selected from a variety of data signals to an output terminal as a group. a decoder section that receives data from and converts the data; a multiplexer section that inputs a plurality of data from the data bus and the converted data from the decoder section and selects one of them; and a data selection of the multiplexer section. a gate circuit that emits a signal to control the
The configuration includes a latch section for latch-controlling the output of the multiplexer, and an output port connected to the latch section. With this configuration, 1
One output terminal is common to one group of data.

実施例の説明 本発明の大規模集積回路について、第2図を参
照して説明する。
DESCRIPTION OF EMBODIMENTS A large-scale integrated circuit of the present invention will be described with reference to FIG.

第2図は、大規模集積回路の1つである1チツ
プ4ビツトマイクロコンピユータの出力インター
フエース回路を本発明の回路構成とした実施例を
示す図である。デコーダ6は、データバス1のデ
ータを入力し、データ変換して、マルチプレクサ
7,71へ出力する。デコーダ6は、補助信号入
力端子5を有し、これに外部から与えられる補助
入力信号によつて制御される。マルチプレクサ
7,71は、それぞれデコーダから変換されたデ
ータと、データバス1からのデータとを入力し、
いずれかを選択して出力する。マルチプレクサ
7,71の出力は、それぞれラツチ33,34を
経て出力ポート43,44へ伝送される。
FIG. 2 is a diagram showing an embodiment in which an output interface circuit of a 1-chip 4-bit microcomputer, which is one of large-scale integrated circuits, has a circuit configuration according to the present invention. Decoder 6 inputs data on data bus 1, converts the data, and outputs the data to multiplexers 7 and 71. The decoder 6 has an auxiliary signal input terminal 5, and is controlled by an auxiliary input signal applied thereto from the outside. The multiplexers 7 and 71 each input the converted data from the decoder and the data from the data bus 1,
Select one and output. The outputs of multiplexers 7 and 71 are transmitted to output ports 43 and 44 via latches 33 and 34, respectively.

ところで、このインターフエース回路の基本動
作は、以下のようになつている。
By the way, the basic operation of this interface circuit is as follows.

データバス1のデータと補助信号入力端子5に
加わる補助入力信号とは常にデコーダ6に入力さ
れており、データバスのデータは、デコーダ6で
8ビツトデータに変換されている。外部または集
積回路内からの信号を受けてゲート回路8が発す
る切り換え制御信号によつて、バスデータのデー
タを選ぶかあるいはデコーダ出力を選ぶかが選択
される。
The data on the data bus 1 and the auxiliary input signal applied to the auxiliary signal input terminal 5 are always input to a decoder 6, and the data on the data bus is converted into 8-bit data by the decoder 6. A switching control signal issued by the gate circuit 8 in response to a signal from the outside or within the integrated circuit selects whether to select the bus data or the decoder output.

また、ゲート回路8の出力と、外部からそれぞ
れ出力制御信号印加端子9,91へ与えられる制
御信号とを受けて、ゲート回路10,11のつく
る信号によつて、ラツチ33,34はラツチ制御
され、出力ポート43,44に取り出される。
In addition, the latches 33 and 34 are latch-controlled by signals generated by the gate circuits 10 and 11 in response to the output of the gate circuit 8 and control signals applied from the outside to the output control signal application terminals 9 and 91, respectively. , taken out to output ports 43 and 44.

以上のように構成された本発明の大規模集積回
路では、出力ポートを2通りに使用することが可
能になる。
In the large-scale integrated circuit of the present invention configured as described above, the output port can be used in two ways.

すなわち、その1つは、それぞれを独立の出力
ポートとして用い、データバスの内容をそのまま
出力する使用方法である。他の1つは、2つの出
力ポートを1つにまとめ、デコーダを用いて4ビ
ツトから8ビツトへの変換を行い、この変換した
データを1度に出力させ、8ビツト出力ポートと
する使用方法である。
That is, one method is to use each as an independent output port and output the contents of the data bus as is. The other method is to combine two output ports into one, use a decoder to convert from 4 bits to 8 bits, and output this converted data at once to create an 8-bit output port. It is.

発明の効果 以上説明したように、本発明の大規模集積回路
は、多機能化と高集積化にともなう出力端子数の
増加が抑制されており、出力端子数の増加による
価格の高騰といつた不都合を排除することができ
る。
Effects of the Invention As explained above, the large-scale integrated circuit of the present invention suppresses the increase in the number of output terminals due to multi-functionality and high integration, and the increase in the number of output terminals causes the price to rise. Inconveniences can be eliminated.

また、汎用化された1チツプマイクロコンピユ
ータの構成を本発明の大規模集積回路の構成とし
た場合には、使用者が出力端子の選択をするに際
して、プログラム上でこの選択を行うことが可能
となり、使い勝手の面でもすぐれたマイクロコン
ピユータが実現される効果も奏する。
Furthermore, when the configuration of a general-purpose one-chip microcomputer is adapted to the configuration of the large-scale integrated circuit of the present invention, when the user selects the output terminal, it becomes possible to make this selection on the program. This also has the effect of realizing a microcomputer that is easy to use.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は出力端子機能の向上をはかつた従来の
大規模集積回路のデータ出力回路部の構成を示す
図、第2図は本発明にかかる大規模集積回路のデ
ータ出力回路部の構成を示す図である。 1……データバス、2,6……デコーダ、3,
31〜34……ラツチ、4,41〜44……出力
ポート、5……補助信号入力端子、7,71……
マルチプレクサ、8……マルチプレクサ切換信号
発生用のゲート回路、9,91……出力制御信号
印加端子、10,11……出力制御信号供給用の
ゲート回路。
FIG. 1 is a diagram showing the configuration of a data output circuit section of a conventional large-scale integrated circuit with improved output terminal functions, and FIG. 2 is a diagram showing the configuration of a data output circuit section of a large-scale integrated circuit according to the present invention. FIG. 1...Data bus, 2, 6...Decoder, 3,
31-34...Latch, 4,41-44...Output port, 5...Auxiliary signal input terminal, 7,71...
Multiplexer, 8... Gate circuit for multiplexer switching signal generation, 9, 91... Output control signal application terminal, 10, 11... Gate circuit for output control signal supply.

Claims (1)

【特許請求の範囲】 1 内部回路の複数のデータを伝送するデータバ
スと、 同データバスからデータを受け、データを変換
するデコーダ部と、 前記データバスからの複数のデータと、前記デ
コーダ部からの変換データを入力し、いずれかを
選択するマルチプレクサ部と、 前記マルチプレクサ部のデータ選択を制御する
信号を発するゲート回路と、 前記マルチプレクサの出力をラツチ制御するラ
ツチ部と、 前記ラツチ部に接続された出力ポートとを有す
る大規模集積回路。
[Scope of Claims] 1. A data bus that transmits a plurality of data of an internal circuit; a decoder unit that receives data from the data bus and converts the data; and a data bus that transmits a plurality of data from the data bus and the decoder unit. a multiplexer section that inputs converted data and selects one of them; a gate circuit that issues a signal that controls the data selection of the multiplexer section; a latch section that latches the output of the multiplexer; large scale integrated circuit with output ports.
JP57192957A 1982-11-02 1982-11-02 Large scale integrated circuit Granted JPS5983234A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57192957A JPS5983234A (en) 1982-11-02 1982-11-02 Large scale integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57192957A JPS5983234A (en) 1982-11-02 1982-11-02 Large scale integrated circuit

Publications (2)

Publication Number Publication Date
JPS5983234A JPS5983234A (en) 1984-05-14
JPH0430058B2 true JPH0430058B2 (en) 1992-05-20

Family

ID=16299838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57192957A Granted JPS5983234A (en) 1982-11-02 1982-11-02 Large scale integrated circuit

Country Status (1)

Country Link
JP (1) JPS5983234A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE204060T1 (en) * 1995-10-30 2001-08-15 Bando Chemical Ind LOAD-RESISTING ELEMENT OF A BELT, PRODUCTION METHOD THEREOF AND BELT COMPRISING SAME

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54136243A (en) * 1978-04-14 1979-10-23 Toshiba Corp Address conversion circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54136243A (en) * 1978-04-14 1979-10-23 Toshiba Corp Address conversion circuit

Also Published As

Publication number Publication date
JPS5983234A (en) 1984-05-14

Similar Documents

Publication Publication Date Title
US4233524A (en) Multi-function logic circuit
GB1026890A (en) Computer organization
KR890015118A (en) Digital signal processing processor
JPH05204820A (en) Microcessor, processing system and bus interface
JPH0430058B2 (en)
JPS603771A (en) Interface circuit of programmable controller
EP0633529A1 (en) Emulation system for microcomputer
JPS6362898B2 (en)
JP2601792B2 (en) Large-scale integrated circuit device
JPS6072318A (en) Logical lsi
JPS59122234A (en) Lsi device
JP2975638B2 (en) Semiconductor integrated circuit
JPH046029B2 (en)
JP2575895B2 (en) Control signal switching device for integrated circuits
JPS6158074A (en) Microcomputer
JPS5823473A (en) Multiple-purpose integrated circuit
JPH064480Y2 (en) Semiconductor memory device
JPH0237067Y2 (en)
JPS62107362A (en) System constitution use lsi
JPS5979366A (en) Cpu board
JPH0432089A (en) Semiconductor memory device
JPH05101008A (en) One-chip microcomputer
JPS56168256A (en) Data processor
JPH0632222B2 (en) Latch circuit
JPS63273154A (en) Semiconductor chip