JPS63273154A - Semiconductor chip - Google Patents
Semiconductor chipInfo
- Publication number
- JPS63273154A JPS63273154A JP62108032A JP10803287A JPS63273154A JP S63273154 A JPS63273154 A JP S63273154A JP 62108032 A JP62108032 A JP 62108032A JP 10803287 A JP10803287 A JP 10803287A JP S63273154 A JPS63273154 A JP S63273154A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- chip
- arithmetic circuit
- semiconductor chip
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000012545 processing Methods 0.000 claims abstract description 13
- 238000013461 design Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 238000011157 data evaluation Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロプロセッサを同一チップ内に含ん
だ半導体チップに関し、特にその演算方式に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor chip including a microprocessor within the same chip, and particularly to its calculation method.
マイクロプロセッサを同一チップ内に含んだ半導体集積
回路としては、いわゆるワンチップマイコンやゲートア
レーの内にマイクロプロセッサを組み込んだもの、スタ
ンダードセルの内にライブラリーとして組み込まれたも
のなどがある。これらは内蔵されたマイクロプロセッサ
が、プログラムにしたがって同一チップ内の他の回路を
制御する形を取って動作している。Semiconductor integrated circuits that include a microprocessor on the same chip include so-called one-chip microcomputers, those that incorporate a microprocessor within a gate array, and those that incorporate a microprocessor as a library within a standard cell. These devices operate with a built-in microprocessor that controls other circuits within the same chip according to a program.
第2図は従来のワンチップマイコンの一例を示すブロッ
ク図であり、図において、1はマイクロプロセッサ、2
はROM、3はRAM、4.5はそれぞれ第1.第2の
ボート、6はタイマである。FIG. 2 is a block diagram showing an example of a conventional one-chip microcomputer. In the figure, 1 is a microprocessor, 2
is ROM, 3 is RAM, and 4.5 is the first. The second boat, 6, is a timer.
また7はデータバス、8はアドレスバス、9はコントロ
ールラインである。Further, 7 is a data bus, 8 is an address bus, and 9 is a control line.
次に動作について説明する。チップ内蔵のマイクロプロ
セッサ1はROM2に書かれたプログラムにしたがって
、周辺回路である第1のボート4、第2のボート5、タ
イマ6などにデータの書き込みを行なったり、それらか
らデータの読出しを行ったりする0例えば、第1のボー
ト4より読出されたデータはRAM3にあるデータとい
っしょにマイクロプロセッサ1で評価、加工され第2の
ボート5に書き込まれる。Next, the operation will be explained. A microprocessor 1 with a built-in chip writes data to and reads data from peripheral circuits such as a first port 4, a second port 5, and a timer 6 according to a program written in a ROM 2. For example, the data read from the first port 4 is evaluated and processed by the microprocessor 1 together with the data in the RAM 3, and then written to the second port 5.
従来の半導体チップは以上のように構成され、データの
評価、加工は内蔵されたマイクロプロセッサでのみ行わ
れるため、データ処理能力をあげようとした場合、動作
速度を上げるか、又はマイクロプロセッサの仕様を高機
能なもあに変更する必要があった。後者を選んだ場合、
多大な開発時間、人数が必要であるという問題があった
。Conventional semiconductor chips are configured as described above, and data evaluation and processing are performed only by the built-in microprocessor, so if you want to increase the data processing capacity, you need to increase the operating speed or change the microprocessor's specifications. It was necessary to change to a highly functional Moa. If you choose the latter,
There was a problem in that a large amount of development time and a large number of people were required.
本発明は上記ような問題点を解決するためになされたも
ので、半導体チップに内蔵されたマイクロプロセッサを
基本的に変更することなく、高いデータ処理能力を有す
る半導体チップを得ることを目的とする。The present invention has been made to solve the above-mentioned problems, and its purpose is to obtain a semiconductor chip with high data processing ability without fundamentally changing the microprocessor built into the semiconductor chip. .
この発明に係る半導体チップは乗算、除算、浮動少数点
演算等の上記マイクロプロセッサが処理を行なうのに時
間がかかる演算を短時間で行える補助演算回路を内蔵さ
れたマイクロプロセッサとは別に同一チップ上にチップ
上のデータバスに接続して設け、かつ該補助演算回路を
上記マイクロプロセッサで制御するようにしたものであ
る。The semiconductor chip according to the present invention is installed on the same chip separately from a microprocessor that has a built-in auxiliary arithmetic circuit that can perform operations that take time for the microprocessor, such as multiplication, division, and floating point operations, in a short time. The auxiliary arithmetic circuit is connected to the data bus on the chip, and the auxiliary arithmetic circuit is controlled by the microprocessor.
この発明においては、チップ上のデータバスに接続され
、マイクロプロセッサにより制御され該マイクロプロセ
ッサの演算処理を補助する少なくとも1つの補助演算回
路を備えた構成としたから、上記マイクロプロセッサの
設計変更をほとんど行うことなく半導体チップのデータ
処理能力が大幅に向上する。In this invention, since the configuration includes at least one auxiliary arithmetic circuit that is connected to a data bus on a chip, is controlled by a microprocessor, and assists the arithmetic processing of the microprocessor, most of the design changes of the microprocessor can be made. The data processing ability of semiconductor chips is greatly improved without any additional steps.
以下、この発明の一実施例を図について説明する。第1
図は本発明の一実施例であるワンチップマイコンを示す
ブロック図である。第1図において、1はマイクロプロ
セッサで、これにはデータバス7、アドレスバス8、コ
ントロールライン9が接続されている。これらのバス・
ラインには第1のボート4、第2のボート5、タイマ6
、プログラムや定数を記憶してお(ROM2、データを
一時的に記憶してお(RAM3が接続されている。An embodiment of the present invention will be described below with reference to the drawings. 1st
The figure is a block diagram showing a one-chip microcomputer that is an embodiment of the present invention. In FIG. 1, 1 is a microprocessor to which a data bus 7, an address bus 8, and a control line 9 are connected. These buses
The line has a first boat 4, a second boat 5, and a timer 6.
, which stores programs and constants (ROM2) and which temporarily stores data (RAM3) are connected.
データバスにはまた、乗算器10が接続されており、乗
算器10はマイクロプロセッサからの制御ライン11が
接続されている。Also connected to the data bus is a multiplier 10, to which a control line 11 from the microprocessor is connected.
次に動作について説明する。Next, the operation will be explained.
今、第1のボート4の入力データと、RAM3データの
乗算の結果を第2のボート5に出力することを考える。Now, consider outputting the result of multiplication of the input data of the first boat 4 and the data of the RAM 3 to the second boat 5.
マイクロプロセッサlは乗算ができない、マイクロプロ
セッサ1は第1のボート4をアドレス指定し、読出し信
号を出すとともに、乗算器10に対し、制御線11によ
って、データの受は取りを指示する。つづいて、RAM
3をアドレス指定し、読出し信号を出し同様に乗算器1
0にデータの受は取りを指示する。次に乗算器10は自
己の演算回路で、乗算を行なう。そしてマイクロプロセ
ッサ1は乗算器lOに制御線11を通して、演算結果を
出力することを指示し、第2のボート5に対して書き込
み信号を出す。このようにして、第1のボート4の入力
データと、RAM3のデータは乗算演算が行われ、第2
のボート5に出力される。The microprocessor 1, which cannot perform multiplication, addresses the first port 4, issues a read signal, and instructs the multiplier 10 via the control line 11 to receive or receive data. Next, RAM
3 and issues a read signal to multiplier 1 in the same way.
0 to receive or receive data. Next, the multiplier 10 performs multiplication using its own arithmetic circuit. The microprocessor 1 then instructs the multiplier IO to output the calculation result through the control line 11, and issues a write signal to the second port 5. In this way, the input data of the first port 4 and the data of the RAM 3 are multiplied, and the second
is output to boat 5.
以上のように本実施例では、ワンチップマイコンにおい
て、マイクロプロセッサにより制御される乗算回路を該
チップ上のデータバスに接続して設けた構成としたから
、処理能力が大幅に向上する効果がある。また本実施例
では乗算回路はマイクロプロセッサとはチップ上のデー
タバスを通して疎に結合するようにしたから、回路設計
の自由度は高く、かつマイクロプロセッサの設計変更を
ほとんど必要としないため、安価に性能の高い半導体チ
ップを得ることができる効果がある。As described above, in this embodiment, a one-chip microcomputer has a configuration in which a multiplication circuit controlled by a microprocessor is connected to a data bus on the chip, which has the effect of significantly improving processing performance. . In addition, in this embodiment, the multiplication circuit is loosely coupled to the microprocessor through the data bus on the chip, so the degree of freedom in circuit design is high, and there is almost no need to change the design of the microprocessor, resulting in a low cost. This has the effect of making it possible to obtain semiconductor chips with high performance.
なお上記実施例では、乗算器10はマイクロプロセッサ
1からの直接制御線11で動作を制御されているが、こ
れをアドレスバス8、コントロールライン9のみで実現
することも可能である。この場合は、マイクロプロセッ
サにまったく変更を行なう必要がないためさらに安価に
構成することが可能となる効果がある。In the above embodiment, the operation of the multiplier 10 is controlled by the direct control line 11 from the microprocessor 1, but it is also possible to realize this by using only the address bus 8 and the control line 9. In this case, there is no need to make any changes to the microprocessor, which has the effect of making it possible to construct the system at a lower cost.
また、上記実施例では補助演算回路として乗算器を備え
たものについて述べたが、これは乗算回路に限られるも
のではないことはいうまでもなく、さらに複数の補助演
算回路を接続することも極めて容易であり、半導体チッ
プの処理能力を一層高めることが可能である。Furthermore, in the above embodiment, a multiplier was described as an auxiliary arithmetic circuit, but it goes without saying that this is not limited to a multiplier circuit, and it is extremely possible to connect multiple auxiliary arithmetic circuits. It is easy, and it is possible to further improve the processing capacity of the semiconductor chip.
以上のようにこの発明によれば、同一チップ上の他の回
路を制御するマイクロプロセッサを有する半導体チップ
において、該マイクロプロセッサの演算処理を補助する
少なくとも1つの補助演算回路を該チップ上のデータバ
スに接続して設けたから、マイクロプロセッサの基本的
設定を変更せずに半導体チップのデータ処理能力を容易
に向上させることができ、また上記補助演算回路はマイ
クロプロセッサと独立に設計することも可能であるため
、設計自由度が高く、設計時間も短縮でき安価に構成で
きる効果がある。As described above, according to the present invention, in a semiconductor chip having a microprocessor that controls other circuits on the same chip, at least one auxiliary arithmetic circuit that assists the arithmetic processing of the microprocessor is connected to a data bus on the chip. Since it is connected to the microprocessor, the data processing ability of the semiconductor chip can be easily improved without changing the basic settings of the microprocessor, and the auxiliary arithmetic circuit can also be designed independently from the microprocessor. Therefore, the degree of freedom in design is high, the design time can be shortened, and the structure can be constructed at low cost.
第1図は本発明の一実施例による半導体チップの構成を
示すブロック図、第2図は従来のワンチップマイコンの
構成を示すブロック図である。
1はマイクロプロセッサ、2はROMメモリ、3はRA
Mメモリ、4は第1の入出力ポート、5は第2の入出力
ボート、6はタイマ回路、7はデータバス、8はアドレ
スバス、9はコントロールライン、10は乗算器、11
は乗算器制御線。
なお図中同一符号は同−又は相当部分を示す。FIG. 1 is a block diagram showing the structure of a semiconductor chip according to an embodiment of the present invention, and FIG. 2 is a block diagram showing the structure of a conventional one-chip microcomputer. 1 is microprocessor, 2 is ROM memory, 3 is RA
M memory, 4 is the first input/output port, 5 is the second input/output port, 6 is the timer circuit, 7 is the data bus, 8 is the address bus, 9 is the control line, 10 is the multiplier, 11
is the multiplier control line. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
セッサを有する半導体チップにおいて、該チップ上のデ
ータバスに接続され、上記マイクロプロセッサにより制
御され該マイクロプロセッサの演算処理を補助する少な
くとも1つの補助演算回路を備えたことを特徴とする半
導体チップ。(1) In a semiconductor chip having a microprocessor that controls other circuits on the same chip, at least one auxiliary device connected to a data bus on the chip, controlled by the microprocessor, and assisting the arithmetic processing of the microprocessor. A semiconductor chip characterized by being equipped with an arithmetic circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62108032A JPS63273154A (en) | 1987-04-30 | 1987-04-30 | Semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62108032A JPS63273154A (en) | 1987-04-30 | 1987-04-30 | Semiconductor chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63273154A true JPS63273154A (en) | 1988-11-10 |
Family
ID=14474224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62108032A Pending JPS63273154A (en) | 1987-04-30 | 1987-04-30 | Semiconductor chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63273154A (en) |
-
1987
- 1987-04-30 JP JP62108032A patent/JPS63273154A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100288170B1 (en) | Data processor with a compute unit that shares a set of register files | |
GB1527513A (en) | Microprocessor system | |
JPS63273154A (en) | Semiconductor chip | |
US4967352A (en) | Data processor in which external sync signal may be selectively inhibited | |
JP3452147B2 (en) | A microcomputer operable in emulation mode with internal and external peripherals | |
EP0795827A1 (en) | Memory device and method for accessing memories of the memory device | |
US5493686A (en) | Data processor in which external sync signal may be selectively inhibited | |
JPS60144857A (en) | Cpu peripheral circuit | |
JP2754594B2 (en) | Single chip microcomputer | |
JPH04280334A (en) | One chip microcomputer | |
JPS588366A (en) | Memory module system | |
JPS62224855A (en) | Data processor | |
JPH0683618A (en) | Flag control circuit | |
JPS6043757A (en) | Microcomputer of one chip | |
JPS6158074A (en) | Microcomputer | |
JPH0430058B2 (en) | ||
JPH0632052B2 (en) | Micro computer | |
JPS62224852A (en) | Digital signal processor | |
JPH01298458A (en) | 1 chip microcomputer | |
JPH0719243B2 (en) | Microcomputer | |
JPH10254814A (en) | Peripheral controller | |
JPH07182159A (en) | Microcontroller | |
JPH032988A (en) | Microcomputer | |
JPH0377158A (en) | Microprocessor | |
JPH0310977B2 (en) |