JPH04299548A - 半導体測定装置 - Google Patents
半導体測定装置Info
- Publication number
- JPH04299548A JPH04299548A JP6421391A JP6421391A JPH04299548A JP H04299548 A JPH04299548 A JP H04299548A JP 6421391 A JP6421391 A JP 6421391A JP 6421391 A JP6421391 A JP 6421391A JP H04299548 A JPH04299548 A JP H04299548A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- ceramic substrate
- probe
- gate electrode
- coplanar type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000000523 sample Substances 0.000 claims abstract description 25
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- 239000000919 ceramic Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体測定装置に関し、
特に高周波帯用ＦＥＴのパルス応答特性をウェーハ状態
で測定する半導体測定装置に関するものである。
特に高周波帯用ＦＥＴのパルス応答特性をウェーハ状態
で測定する半導体測定装置に関するものである。
【０００２】
【従来の技術】従来技術による半導体測定装置について
、図２（ａ）〜（ｄ）を参照して説明する。
、図２（ａ）〜（ｄ）を参照して説明する。
【０００３】図２（ａ）に示すように、ゲート電極２、
ソース電極３、ドレイン電極４が形成されたＦＥＴチッ
プ１に、測定用の一対の裏面プローブ針８が一時的に接
続されている。
ソース電極３、ドレイン電極４が形成されたＦＥＴチッ
プ１に、測定用の一対の裏面プローブ針８が一時的に接
続されている。
【０００４】図２（ｃ）に示すように、裏面プローブ針
８はセラミック基板の裏面に形成されたコプレーナ型伝
送線路からなり、図２（ｂ）に示すように、ＦＦＴチッ
プ１の表面に形成された電極に一時的に接続されている
。ここではコプレーナ型伝送線路は中央の信号線５およ
びその両側の接地線６からなる。
８はセラミック基板の裏面に形成されたコプレーナ型伝
送線路からなり、図２（ｂ）に示すように、ＦＦＴチッ
プ１の表面に形成された電極に一時的に接続されている
。ここではコプレーナ型伝送線路は中央の信号線５およ
びその両側の接地線６からなる。
【０００５】さらに図２（ｄ）に示すように、パルス応
答測定系を構成している。
答測定系を構成している。
【０００６】ＦＥＴ１のドレイン電極は裏面コプレーナ
型プローブ針８と５０Ω同軸線を経て、接続点Ｂにおい
て５０Ω負荷抵抗９に接続されている。負荷抵抗９の一
端はドレインバイアス電源１１およびキャパシタ１２に
接続される。
型プローブ針８と５０Ω同軸線を経て、接続点Ｂにおい
て５０Ω負荷抵抗９に接続されている。負荷抵抗９の一
端はドレインバイアス電源１１およびキャパシタ１２に
接続される。
【０００７】接続点Ｂの電圧を観測するため、Ｂ点に４
５０Ωのプローブ抵抗１０が接続され、プローブ抵抗１
０の他の一端は入力インピーダンス５０Ωのオシロスコ
ープ１５に接続される。
５０Ωのプローブ抵抗１０が接続され、プローブ抵抗１
０の他の一端は入力インピーダンス５０Ωのオシロスコ
ープ１５に接続される。
【０００８】ＦＥＴ１のゲート電極は裏面コプレーナ型
プローブ針８によりＡ点に接続され、Ａ点は同軸線によ
りパルスパターンジェネレータ１３に接続され、５０Ω
終端抵抗１４を介して接地される。
プローブ針８によりＡ点に接続され、Ａ点は同軸線によ
りパルスパターンジェネレータ１３に接続され、５０Ω
終端抵抗１４を介して接地される。
【０００９】この測定系ではパルスパターンジェネレー
タ１３でパルス波を発生し、ＦＥＴ１のゲート電極にパ
ルス波を印加すると、ドレイン電流の応答が５０Ω負荷
抵抗９によりＢ点の電圧変化としてオシロスコープ１５
で観測される。
タ１３でパルス波を発生し、ＦＥＴ１のゲート電極にパ
ルス波を印加すると、ドレイン電流の応答が５０Ω負荷
抵抗９によりＢ点の電圧変化としてオシロスコープ１５
で観測される。
【００１０】Ｂ点には４５０Ωのプローブ抵抗１０と５
０Ωのオシロスコープ１５とが接続されているので、オ
シロスコープ１５では５００Ω：５０Ω＝１０：１の比
で観測することができる。
０Ωのオシロスコープ１５とが接続されているので、オ
シロスコープ１５では５００Ω：５０Ω＝１０：１の比
で観測することができる。
【００１１】
【発明が解決しようとする課題】ＦＥＴのゲート電極は
高インピーダンスなので、ゲート電極の近くに５０Ωの
終端抵抗を接続しなければインピーダンスが不整合にな
って反射波が発生して、パルス応答の正確な観測ができ
ない。
高インピーダンスなので、ゲート電極の近くに５０Ωの
終端抵抗を接続しなければインピーダンスが不整合にな
って反射波が発生して、パルス応答の正確な観測ができ
ない。
【００１２】従来の半導体測定装置では５０Ωの終端抵
抗が接続されているＡ点とＦＥＴのゲート電極とが裏面
コプレーナ型のプローブ針で接続されていて、この距離
が通常数ｍｍとなるので、反射波が発生するという問題
があった。
抗が接続されているＡ点とＦＥＴのゲート電極とが裏面
コプレーナ型のプローブ針で接続されていて、この距離
が通常数ｍｍとなるので、反射波が発生するという問題
があった。
【００１３】
【課題を解決するための手段】本発明の半導体測定装置
は、セラミック基板の両面に複数のコプレーナ型伝送線
路が形成されてなるプローブ針を用いるものである。
は、セラミック基板の両面に複数のコプレーナ型伝送線
路が形成されてなるプローブ針を用いるものである。
【００１４】また本発明の半導体測定装置は、セラミッ
ク基板の表面から端面を経て裏面に到る信号線および接
地線からなるコプレーナ型伝送線路が形成されたプロー
ブ針を用いるものである。
ク基板の表面から端面を経て裏面に到る信号線および接
地線からなるコプレーナ型伝送線路が形成されたプロー
ブ針を用いるものである。
【００１５】
【実施例】本発明の半導体測定装置について、図１（ａ
）〜（ｄ）を参照して説明する。
）〜（ｄ）を参照して説明する。
【００１６】図１（ａ），（ｂ）に示すように、ＦＥＴ
チップ１のドレイン電極４に対しては従来と同様に裏面
プローブ針８を用いる。
チップ１のドレイン電極４に対しては従来と同様に裏面
プローブ針８を用いる。
【００１７】一方ゲート電極２およびソース電極３に対
しては、図１（ｃ）に示すようなセラミック基板の両面
にコプレーナ型伝送線路を形成した両面プローブ針８を
用いる。コプレーナ型伝送線路はセラミック基板の表面
から端面を経て裏面に到る信号線５および接地線６から
なる。信号線５を図１（ａ）のゲート電極２に、接地線
６を図１（ａ）のソース電極３に、図１（ｂ）に示すよ
うに一時的に接続する。
しては、図１（ｃ）に示すようなセラミック基板の両面
にコプレーナ型伝送線路を形成した両面プローブ針８を
用いる。コプレーナ型伝送線路はセラミック基板の表面
から端面を経て裏面に到る信号線５および接地線６から
なる。信号線５を図１（ａ）のゲート電極２に、接地線
６を図１（ａ）のソース電極３に、図１（ｂ）に示すよ
うに一時的に接続する。
【００１８】図１（ｄ）に示すパルス応答測定系におい
て、ＦＥＴ１のゲート電極は両面コプレーナ型のプロー
ブ針により、Ａ１点およびＡ２点に一時的に接続する。
て、ＦＥＴ１のゲート電極は両面コプレーナ型のプロー
ブ針により、Ａ１点およびＡ２点に一時的に接続する。
【００１９】Ａ１点は同軸線によりパルスパターンジェ
ネレータ１３に接続され、Ａ２点は同軸線を介して５０
Ω終端抵抗１４に接続される。
ネレータ１３に接続され、Ａ２点は同軸線を介して５０
Ω終端抵抗１４に接続される。
【００２０】パルスパターンジェネレータ１３で発生し
たパルス波を、ＦＥＴ１のゲート電極に印加すると、ド
レイン電流の応答が５０Ω負荷抵抗９によりＢ点の電圧
変化として１０：１の比でオシロスコープ１５に観測さ
れる。
たパルス波を、ＦＥＴ１のゲート電極に印加すると、ド
レイン電流の応答が５０Ω負荷抵抗９によりＢ点の電圧
変化として１０：１の比でオシロスコープ１５に観測さ
れる。
【００２１】本実施例では入力信号の折り返しをプロー
ブ針の先端で行なうので、インピーダンス不整合による
反射波はほとんど発生しない。
ブ針の先端で行なうので、インピーダンス不整合による
反射波はほとんど発生しない。
【００２２】
【発明の効果】両面コプレーナ型プローブ針を用いるこ
とにより、入力信号をＦＥＴのゲート電極の直上で折り
返し終端することができる。インピーダンス不整合によ
る入力信号の反射を抑えることで、パルス応答波形の測
定精度が飛躍的に向上する。
とにより、入力信号をＦＥＴのゲート電極の直上で折り
返し終端することができる。インピーダンス不整合によ
る入力信号の反射を抑えることで、パルス応答波形の測
定精度が飛躍的に向上する。
【図１】（ａ）は本発明の一実施例を示す平面図である
。 （ｂ）は本発明の一実施例を示す断面図である。 （ｃ）は本発明の一実施例における両面プローブ針を示
す斜視図である。 （ｄ）は本発明の一実施例におけるパルス応答測定系の
等価回路図である。
。 （ｂ）は本発明の一実施例を示す断面図である。 （ｃ）は本発明の一実施例における両面プローブ針を示
す斜視図である。 （ｄ）は本発明の一実施例におけるパルス応答測定系の
等価回路図である。
【図２】（ａ）は従来技術による測定装置を示す平面図
である。 （ｂ）は従来技術による測定装置を示す断面図である。 （ｃ）は従来技術による裏面プローブ針を示す斜視図で
ある。 （ｄ）は従来技術によるパルス応答測定系の等価回路図
である。
である。 （ｂ）は従来技術による測定装置を示す断面図である。 （ｃ）は従来技術による裏面プローブ針を示す斜視図で
ある。 （ｄ）は従来技術によるパルス応答測定系の等価回路図
である。
１ ＦＥＴチップ
２ ゲート電極
３ ソース電極
４ ドレイン電極
５ 信号線
６ 接地線
７ 両面プローブ針
８ 裏面プローブ針
９ 負荷抵抗
１０ プローブ抵抗
１１ パルス電源
１２ キャパシタ
１３ パルスジェネレータ
１４ 終端抵抗
１５ オシロスコープ
Claims (2)
- 【請求項１】 セラミック基板の両面に複数のコプレ
ーナ型伝送線路が形成されてなるプローブ針を用いた半
導体測定装置。 - 【請求項２】 セラミック基板の表面から端面を経て
裏面に到る信号線および接地線からなるコプレーナ型伝
送線路が形成されたプローブ針を用いた半導体測定装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6421391A JPH04299548A (ja) | 1991-03-28 | 1991-03-28 | 半導体測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6421391A JPH04299548A (ja) | 1991-03-28 | 1991-03-28 | 半導体測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04299548A true JPH04299548A (ja) | 1992-10-22 |
Family
ID=13251586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6421391A Pending JPH04299548A (ja) | 1991-03-28 | 1991-03-28 | 半導体測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04299548A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244263A (ja) * | 1992-12-14 | 1994-09-02 | Hughes Aircraft Co | マイクロ波モノリシック集積回路の試験方法及び回路 |
-
1991
- 1991-03-28 JP JP6421391A patent/JPH04299548A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244263A (ja) * | 1992-12-14 | 1994-09-02 | Hughes Aircraft Co | マイクロ波モノリシック集積回路の試験方法及び回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764723A (en) | Wafer probe | |
| JP3565893B2 (ja) | プローブ装置及び電気回路素子計測装置 | |
| US7019544B1 (en) | Transmission line input structure test probe | |
| JP2007517231A (ja) | アクティブ・ウェハプローブ | |
| JP2007502429A (ja) | デバイス試験用のプローブ | |
| JP4866995B2 (ja) | プロービング方法及び装置 | |
| JP2013096998A (ja) | Ｄｃ−ａｃプローブ・カード | |
| JPH04299548A (ja) | 半導体測定装置 | |
| JPH11258274A (ja) | プロ―ブ・チップ及びケ―ブル損失補償方法 | |
| JPH04342152A (ja) | 半導体測定装置 | |
| JP2847309B2 (ja) | プローブ装置 | |
| JPS623906B2 (ja) | ||
| US7855544B1 (en) | AC low current probe card | |
| JP6299308B2 (ja) | 高周波プローブおよび測定装置 | |
| JPH04206845A (ja) | 高周波プローブ針 | |
| JP2568495B2 (ja) | 半導体装置 | |
| KR102582403B1 (ko) | 고주파 펄스 측정 시스템 | |
| JPH07122602A (ja) | 高周波プローブ及びプローブカード | |
| Grund et al. | VF-TLP systems using TDT and TDRT for kelvin wafer measurements and package level testing | |
| JPH0864643A (ja) | 高周波集積回路装置および高周波測定システム | |
| JPH10300778A (ja) | 高周波デバイスの高周波特性を測定する方法 | |
| JPH05218780A (ja) | プローブ減衰器 | |
| JPS594134A (ja) | プロ−ブカ−ド | |
| JP2668423B2 (ja) | 高周波回路の測定装置 | |
| JPH09102521A (ja) | プローブカード |