JPH04298118A - 電圧レベル調節回路 - Google Patents
電圧レベル調節回路Info
- Publication number
- JPH04298118A JPH04298118A JP3062790A JP6279091A JPH04298118A JP H04298118 A JPH04298118 A JP H04298118A JP 3062790 A JP3062790 A JP 3062790A JP 6279091 A JP6279091 A JP 6279091A JP H04298118 A JPH04298118 A JP H04298118A
- Authority
- JP
- Japan
- Prior art keywords
- load
- bias
- circuit
- voltage level
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- 230000005669 field effect Effects 0.000 claims 1
- 101150079361 fet5 gene Proteins 0.000 abstract description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101710162453 Replication factor A Proteins 0.000 description 1
- 102100035729 Replication protein A 70 kDa DNA-binding subunit Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電圧レベル調節回路に関
する。
する。
【０００２】
【従来の技術】従来の技術としては、図２に示す如く、
ソースフォロアＦＥＴ１、レベルシフトダイオード２、
定電流源ＦＥＴ５が直列に接続されており、レベルシフ
トダイオード２の下側から出力端子ＯＵＴが取り出され
、次段の回路、例えば差動論理回路（図系せず）の入力
に接続されている。
ソースフォロアＦＥＴ１、レベルシフトダイオード２、
定電流源ＦＥＴ５が直列に接続されており、レベルシフ
トダイオード２の下側から出力端子ＯＵＴが取り出され
、次段の回路、例えば差動論理回路（図系せず）の入力
に接続されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来のレベル調節回路では定電流源ＦＥＴ５がソース
フォロアＦＥＴ１の負荷になっており、かつ利得が最大
になるように該定電流源ＦＥＴ５のドレイン電流−電圧
特性の飽和領域に動作点が来るようにバイアスされるた
めに、高インピーダンス状態になっており、少しの電流
変化によっても出力電圧が大きくずれてしまうことにな
る。このことは本回路への入力信号のＤＣバイアス（入
力オフセット電圧）がずれると、ソースフォロアＦＥＴ
１を流れる電流が変化し、その結果出力信号のＤＣバイ
アスが大きく変動し次段回路を十分に動作させることが
出来なくなるという欠点があった。
た従来のレベル調節回路では定電流源ＦＥＴ５がソース
フォロアＦＥＴ１の負荷になっており、かつ利得が最大
になるように該定電流源ＦＥＴ５のドレイン電流−電圧
特性の飽和領域に動作点が来るようにバイアスされるた
めに、高インピーダンス状態になっており、少しの電流
変化によっても出力電圧が大きくずれてしまうことにな
る。このことは本回路への入力信号のＤＣバイアス（入
力オフセット電圧）がずれると、ソースフォロアＦＥＴ
１を流れる電流が変化し、その結果出力信号のＤＣバイ
アスが大きく変動し次段回路を十分に動作させることが
出来なくなるという欠点があった。
【０００４】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記欠点を解消することを可能とした新規な電圧レ
ベル調節回路を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記欠点を解消することを可能とした新規な電圧レ
ベル調節回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明によれば、ドレイ
ン電極がプラス電源に接続され、ゲート電極に入力信号
が印加されるソースフォロア型ＦＥＴにおいて、該ソー
スフォロア型ＦＥＴのソース電極にレベルシフトダイオ
ードのアノード電極が接続され、他端のカソード電極に
バイアスＴｅｅ回路のＲＦ、ＤＣ出力端子が接続され、
かつ該バイアスＴｅｅ回路のＲＦ入力端子にＲＦ利得を
決定するＲＦ負荷がまたＤＣ入力端子に出力信号のＤＣ
バイアス値を決定するＤＣ負荷が接続され、更に該ＲＦ
負荷及びＤＣ負荷の他端がＧＮＤに接続されていること
を特徴とする電圧レベル調節回路が得られる。
ン電極がプラス電源に接続され、ゲート電極に入力信号
が印加されるソースフォロア型ＦＥＴにおいて、該ソー
スフォロア型ＦＥＴのソース電極にレベルシフトダイオ
ードのアノード電極が接続され、他端のカソード電極に
バイアスＴｅｅ回路のＲＦ、ＤＣ出力端子が接続され、
かつ該バイアスＴｅｅ回路のＲＦ入力端子にＲＦ利得を
決定するＲＦ負荷がまたＤＣ入力端子に出力信号のＤＣ
バイアス値を決定するＤＣ負荷が接続され、更に該ＲＦ
負荷及びＤＣ負荷の他端がＧＮＤに接続されていること
を特徴とする電圧レベル調節回路が得られる。
【０００６】
【実施例】次に本発明をその好ましい一実施例について
図面を用いて具体的に説明する。
図面を用いて具体的に説明する。
【０００７】図１は本発明の一実施例を示す回路構成図
である。
である。
【０００８】図１を参照するに、ソースフォロアＦＥＴ
１のドレイン電極はＶＤＤ電源に接続され、ソース電極
はレベルシフトダイオード２のアノード電極に接続され
ている。レベルシフトダイオード２のカソード電極は出
力端子ＯＵＴ、直流阻止用コンデンサ３、交流阻止用コ
イル４に接続されている。コンデンサ３とコイル４でバ
イアスＴｅｅ回路を構成している。コンデンサ３の他端
は定電流源ＦＥＴ５に、又コイル４の他端は負荷抵抗６
にそれぞれ接続されている。
１のドレイン電極はＶＤＤ電源に接続され、ソース電極
はレベルシフトダイオード２のアノード電極に接続され
ている。レベルシフトダイオード２のカソード電極は出
力端子ＯＵＴ、直流阻止用コンデンサ３、交流阻止用コ
イル４に接続されている。コンデンサ３とコイル４でバ
イアスＴｅｅ回路を構成している。コンデンサ３の他端
は定電流源ＦＥＴ５に、又コイル４の他端は負荷抵抗６
にそれぞれ接続されている。
【０００９】本発明において、入力端子ＩＮから印加さ
れる入力信号のうちＲＦ交流成分は、ソースフォロアＦ
ＥＴ１、ダイオード２、コンデンサ３を通って定電流源
ＦＥＴ５を流れるが、チョークコイル４が設けられてい
るために、負荷抵抗６には流れない。従って、図２の従
来例と同じ信号の流れとなるから、使用ＦＥＴ、ダイオ
ードのサイズを変えなければＲＦ利得は同じとなる。
れる入力信号のうちＲＦ交流成分は、ソースフォロアＦ
ＥＴ１、ダイオード２、コンデンサ３を通って定電流源
ＦＥＴ５を流れるが、チョークコイル４が設けられてい
るために、負荷抵抗６には流れない。従って、図２の従
来例と同じ信号の流れとなるから、使用ＦＥＴ、ダイオ
ードのサイズを変えなければＲＦ利得は同じとなる。
【００１０】一方、出力端子ＯＵＴで得られる出力電圧
のＤＣバイアス値はＤＣ電流が流れるソースフォロアＦ
ＥＴ１、ダイオード２、コイル４、負荷抵抗６の回路構
成で決まる。チョークコンデンサ３により定電流源ＦＥ
Ｔ６にはＤＣ電流は流れない。
のＤＣバイアス値はＤＣ電流が流れるソースフォロアＦ
ＥＴ１、ダイオード２、コイル４、負荷抵抗６の回路構
成で決まる。チョークコンデンサ３により定電流源ＦＥ
Ｔ６にはＤＣ電流は流れない。
【００１１】従って、従来例（図２）における定電流源
ＦＥＴ５のドレイン電流−電圧特性の飽和領域上の動作
点でのインピースダンスより大きくならない様に留意し
ながら負荷抵抗６の値を決めて、出力電圧のＤＣバイア
ス値を決定することが出来る。例えば、図３に示すよう
に動作点と原点を結んで得られる直線の傾きと等しい値
を抵抗値とすれば、明らかに、動作点における定電流源
ＦＥＴ５にインピーダンスより小さい抵抗値が実現でき
る。
ＦＥＴ５のドレイン電流−電圧特性の飽和領域上の動作
点でのインピースダンスより大きくならない様に留意し
ながら負荷抵抗６の値を決めて、出力電圧のＤＣバイア
ス値を決定することが出来る。例えば、図３に示すよう
に動作点と原点を結んで得られる直線の傾きと等しい値
を抵抗値とすれば、明らかに、動作点における定電流源
ＦＥＴ５にインピーダンスより小さい抵抗値が実現でき
る。
【００１２】
【発明の効果】以上の説明より明らかな様に、本発明に
よれば、出力信号のＲＦ利得を決める負荷とＤＣバイア
ス値を決める負荷を分離して独立に用意したことから、
ＤＣバイアス値を決める負荷抵抗をＲＦ利得を考慮せず
に小さくすることが可能になり、（１）、入力信号オフ
セット値が変動しても出力信号オフセット値（ＤＣバイ
アス値）は大きく変動しない、（２）、ＲＦ利得は従来
例と比較して低下しない、という効果が得られる。
よれば、出力信号のＲＦ利得を決める負荷とＤＣバイア
ス値を決める負荷を分離して独立に用意したことから、
ＤＣバイアス値を決める負荷抵抗をＲＦ利得を考慮せず
に小さくすることが可能になり、（１）、入力信号オフ
セット値が変動しても出力信号オフセット値（ＤＣバイ
アス値）は大きく変動しない、（２）、ＲＦ利得は従来
例と比較して低下しない、という効果が得られる。
【図１】本発明の一実施例を示す回路構成図である。
【図２】従来におけるこの種の回路の回路図である。
【図３】定電流源ＦＥＴの電流−電圧Ｉ−Ｖ特性図であ
る。
る。
１…ソースフォロアＦＥＴ
２…レベルシフトダイオード
３…直流阻止コンデンサ
４…交流阻止コイル
５…定電流源ＦＥＴ
６…負荷抵抗
ＶＤＤ…プラス電源
ＧＮＤ…接地
ＩＮ…入力端子
ＯＵＴ…出力端子
Claims (2)
- 【請求項１】 ドレイン電極がプラス電源に接続され
、ゲート電極に入力信号が印加されるソースフォロア型
電界効果トランジスタ（以下ＦＥＴと略記する）におい
て、該ソースフォロア型ＦＥＴのソース電極に電圧レベ
ル調節用ダイオード（レベルシフトダイオード）のアノ
ード電極が接続され、他端であるカソード電極にバイア
スＴｅｅ回路のＲＦ、ＤＣ出力端子が接続され、かつ該
バイアスＴｅｅ回路のＲＦ入力端子にＲＦ利得用ＲＦ負
荷が接続されると共に、ＤＣ入力端子にＤＣバイアス用
ＤＣ負荷が接続され、該ＲＦ負荷、ＤＣ負荷の他端がＧ
ＮＤに接続されていることを特徴とする電圧レベル調節
回路。 - 【請求項２】 前記バイアスＴｅｅ回路はコンデンサ
とコイルにより形成されることを更に特徴とする請求項
１に記載の電圧レベル調節回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062790A JPH04298118A (ja) | 1991-03-27 | 1991-03-27 | 電圧レベル調節回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062790A JPH04298118A (ja) | 1991-03-27 | 1991-03-27 | 電圧レベル調節回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04298118A true JPH04298118A (ja) | 1992-10-21 |
Family
ID=13210495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3062790A Pending JPH04298118A (ja) | 1991-03-27 | 1991-03-27 | 電圧レベル調節回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04298118A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009002895A (ja) * | 2007-06-25 | 2009-01-08 | Hitachi Ltd | 発振回路およびトルクセンサ |
-
1991
- 1991-03-27 JP JP3062790A patent/JPH04298118A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009002895A (ja) * | 2007-06-25 | 2009-01-08 | Hitachi Ltd | 発振回路およびトルクセンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4274014A (en) | Switched current source for current limiting complementary symmetry inverter | |
| US6215356B1 (en) | Power amplifier arrangement | |
| JPS59186410A (ja) | 帰還型増幅器 | |
| US5216381A (en) | Unitary-gain final stage particularly for monolithically integratable power amplifiers | |
| JPH0823266A (ja) | 電圧制御発振装置 | |
| US5124586A (en) | Impedance multiplier | |
| JPH04298118A (ja) | 電圧レベル調節回路 | |
| US4651113A (en) | Amplitude stabilized crystal oscillator | |
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
| US6369641B1 (en) | Biasing circuits | |
| JPH0321927B2 (ja) | ||
| JPH05175747A (ja) | 高出力ｆｅｔ増幅器 | |
| JP2000047738A (ja) | シリーズレギュレータ回路 | |
| EP0665638B1 (en) | Voltage controlled oscillator with low operating supply voltage | |
| EP0853837B1 (en) | Oscillator comprising a starting circuit | |
| US5821828A (en) | An oscillator having a voltage controlled amplitude | |
| US5063343A (en) | Current pump structure | |
| JP2001156552A (ja) | 伝送経路切替回路 | |
| JPH03228409A (ja) | 高周波電力増幅器 | |
| JP2867432B2 (ja) | 電界効果トランジスタ増幅器 | |
| JP2589577Y2 (ja) | スイッチ回路 | |
| JPH02151109A (ja) | 半導体増幅回路 | |
| JP2947998B2 (ja) | スイッチング回路 | |
| JPH0724808Y2 (ja) | 自動利得制御回路 | |
| JPH05343923A (ja) | 半導体装置 |