JPH04296B2 - - Google Patents
Info
- Publication number
- JPH04296B2 JPH04296B2 JP18751685A JP18751685A JPH04296B2 JP H04296 B2 JPH04296 B2 JP H04296B2 JP 18751685 A JP18751685 A JP 18751685A JP 18751685 A JP18751685 A JP 18751685A JP H04296 B2 JPH04296 B2 JP H04296B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated value
- processing device
- interface section
- input
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、入力用パルスを計数するカウンタ
と、カウンタ計数値を所定の周期をもつてサンプ
リングしその都度の変化分を順次積算するローカ
ル処理装置とからなり、マスタ処理装置の入力部
として用いられる入力用パルス積算装置に関す
る。なお、かかる装置は、物体の回転または移動
に応じて発せられるパルスを計数、積算してその
位置を検出し、その制御を行なう場合等に用いら
れる。
と、カウンタ計数値を所定の周期をもつてサンプ
リングしその都度の変化分を順次積算するローカ
ル処理装置とからなり、マスタ処理装置の入力部
として用いられる入力用パルス積算装置に関す
る。なお、かかる装置は、物体の回転または移動
に応じて発せられるパルスを計数、積算してその
位置を検出し、その制御を行なう場合等に用いら
れる。
第３図は入力用パルス積算装置の従来例を示す
ブロツク図である。同図において、１はインタフ
エイス部、４は積算部、５はカウンタ、６はマス
タ処理装置（マスタCPU）、７はローカル処理装
置（ローカルCPU）、９は電源バツクアツプ装置
である。
ブロツク図である。同図において、１はインタフ
エイス部、４は積算部、５はカウンタ、６はマス
タ処理装置（マスタCPU）、７はローカル処理装
置（ローカルCPU）、９は電源バツクアツプ装置
である。
カウンタ５は物体の回転または移動等に応じて
発せられるパルスを計数し、積算部４はカウンタ
計数値を所定の周期をもつてサンプリングし、そ
の都度計数変化分を取り出してその積算を行な
い、積算値はインタフエイス部１を介してマスタ
CPU６へ入力される。なお、積算部５はローカ
ルCPU７の機能を部分的に取り出して示した程
度のものにすぎない。また、電源バツクアツプ装
置９は、積算値が電源断等によつて消失しないよ
うにするために設けられる。
発せられるパルスを計数し、積算部４はカウンタ
計数値を所定の周期をもつてサンプリングし、そ
の都度計数変化分を取り出してその積算を行な
い、積算値はインタフエイス部１を介してマスタ
CPU６へ入力される。なお、積算部５はローカ
ルCPU７の機能を部分的に取り出して示した程
度のものにすぎない。また、電源バツクアツプ装
置９は、積算値が電源断等によつて消失しないよ
うにするために設けられる。
ところで、上記の如き装置において積算値をリ
セツトするに当たり、そのリセツト条件が複雑な
場合があるが、その場合は専用のロジツク回路が
必要となつてコスト高になるという問題がある。
また、上記のような装置では、電源断に備えて積
算値のバツクアツプを行なう電源を必要とすると
いう難点もある。
セツトするに当たり、そのリセツト条件が複雑な
場合があるが、その場合は専用のロジツク回路が
必要となつてコスト高になるという問題がある。
また、上記のような装置では、電源断に備えて積
算値のバツクアツプを行なう電源を必要とすると
いう難点もある。
したがつて、この発明はパルス積算装置内に電
源バツクアツプ装置が無くても積算値の保存が可
能で、しかも積算値のリセツト条件が複雑な場合
でも専用のハードウエアを必要としない入力用パ
ルス積算装置を提供することを目的とする。
源バツクアツプ装置が無くても積算値の保存が可
能で、しかも積算値のリセツト条件が複雑な場合
でも専用のハードウエアを必要としない入力用パ
ルス積算装置を提供することを目的とする。
パルス積算装置をマスタCPUに接続するとと
もに、積算値をマスタCPUに転送するための第
１のインタフエイス部と、積算値をリセツトすべ
く外部から入力されるリセツト信号をマスタ
CPUへ与えるための第２のインタフエイス部と、
マスタCPUから積算値リセツト信号を受けとる
ための第３のインタフエイス部とを設ける。
もに、積算値をマスタCPUに転送するための第
１のインタフエイス部と、積算値をリセツトすべ
く外部から入力されるリセツト信号をマスタ
CPUへ与えるための第２のインタフエイス部と、
マスタCPUから積算値リセツト信号を受けとる
ための第３のインタフエイス部とを設ける。
マスタCPUでは、上記第１インタフエイス部
を介して積算値を読み込む一方、第２インタフエ
イス部を介して外部からのハードウエアリセツト
信号を監視し、マスタCPUに電源バツクアツプ
機能を持たせておくことにより、マスタCPU側
で積算値を保存する一方、パルス積算装置内の積
算値をリセツトできるようにし、パルス積算装置
内に電源バツクアツプ機能が無くても済むように
する。また、リセツト条件が複雑な場合でもマス
タCPUのソフトウエア処理にてリセツト条件を
決定し、上記第３のインタフエイスを介して積算
値をリセツトし得るようにすることにより、専用
のロジツク回路を不要とするものである。
を介して積算値を読み込む一方、第２インタフエ
イス部を介して外部からのハードウエアリセツト
信号を監視し、マスタCPUに電源バツクアツプ
機能を持たせておくことにより、マスタCPU側
で積算値を保存する一方、パルス積算装置内の積
算値をリセツトできるようにし、パルス積算装置
内に電源バツクアツプ機能が無くても済むように
する。また、リセツト条件が複雑な場合でもマス
タCPUのソフトウエア処理にてリセツト条件を
決定し、上記第３のインタフエイスを介して積算
値をリセツトし得るようにすることにより、専用
のロジツク回路を不要とするものである。
第１図はこの発明の実施例を示す構成図であ
る。同図において、２，３はインタフエイス部、
６は少なくとも電源バツクアツプ機能をもつマス
タ処理装置（CPU）、８はデイジタル入力（Di）
ユニツトであり、その他は第３図と同様である。
る。同図において、２，３はインタフエイス部、
６は少なくとも電源バツクアツプ機能をもつマス
タ処理装置（CPU）、８はデイジタル入力（Di）
ユニツトであり、その他は第３図と同様である。
インタフエイス部１は積算値をマスタCPU６
へ転送し、インタフエイス部２はマスタCPUか
らのリセツト信号をオアゲートORを介して積算
部４に与え、インタフエイス部３は外部Diからの
リセツト信号をマスタCPUに出力する。したが
つて、マスタCPU６はインタフエイス部１を介
して積算値を受信するとともに、インタフエイス
部３を介して外部Diからのリセツト信号を監視
し、インタフエイス部２を介して積算値のリセツ
トを行なう。
へ転送し、インタフエイス部２はマスタCPUか
らのリセツト信号をオアゲートORを介して積算
部４に与え、インタフエイス部３は外部Diからの
リセツト信号をマスタCPUに出力する。したが
つて、マスタCPU６はインタフエイス部１を介
して積算値を受信するとともに、インタフエイス
部３を介して外部Diからのリセツト信号を監視
し、インタフエイス部２を介して積算値のリセツ
トを行なう。
第２図はマスタCPUの機能を説明するための
機能ブロツク図である。
機能ブロツク図である。
まず、マスタCPU６は、積算部４からの積算
値○イをインタフエイス部１を介して読み込み、そ
の値に基準積算値○ロを加算して積算値○ハを得る。
なお、この積算値○ハはマスタCPU６の電源バツ
クアツプ機能により、電源断時にも保存される。
また、基準値○ロは電源投入時および積算値リセツ
ト時には、積算値○ハにリセツト値「０」が加算さ
れた値となる。
値○イをインタフエイス部１を介して読み込み、そ
の値に基準積算値○ロを加算して積算値○ハを得る。
なお、この積算値○ハはマスタCPU６の電源バツ
クアツプ機能により、電源断時にも保存される。
また、基準値○ロは電源投入時および積算値リセツ
ト時には、積算値○ハにリセツト値「０」が加算さ
れた値となる。
積算値のリセツト条件が複難な場合は、マスタ
CPU６では他のDiユニツト８からその各種条件
を読み込んで適宜に判断、処理をし、インタフエ
イス部２を介して積算値のリセツトを行なうよう
にする。
CPU６では他のDiユニツト８からその各種条件
を読み込んで適宜に判断、処理をし、インタフエ
イス部２を介して積算値のリセツトを行なうよう
にする。
この発明によれば、パルス積算装置とマスタ
CPUとの間で各種のインタフエイスを図るよう
にしたので、マスタCPU側で積算値のリセツト
およびリセツト信号の監視ができるようになるだ
けでなく、パルス積算装置内に電源バツクアツプ
機能が無くても積算値の保存が可能で、かつ積算
値のリセツト条件が複難な場合でも専用のロジツ
ク回路を必要とせずに対処し得る等の種々の利点
がもたらされるものである。
CPUとの間で各種のインタフエイスを図るよう
にしたので、マスタCPU側で積算値のリセツト
およびリセツト信号の監視ができるようになるだ
けでなく、パルス積算装置内に電源バツクアツプ
機能が無くても積算値の保存が可能で、かつ積算
値のリセツト条件が複難な場合でも専用のロジツ
ク回路を必要とせずに対処し得る等の種々の利点
がもたらされるものである。
第１図はこの発明の実施例を示す構成図、第２
図はマスタCPUの機能を説明するための機能ブ
ロツク図、第３図はパルス積算装置の従来例を示
すブロツク図である。 符号説明、１，２，３……インタフエイス部、
４……積算部、５……カウンタ、６……マスタ
CPU、７……ローカルCPU、８……デイジタル
入力ユニツト、９……電源バツクアツプ装置、
OR……オアゲート。
図はマスタCPUの機能を説明するための機能ブ
ロツク図、第３図はパルス積算装置の従来例を示
すブロツク図である。 符号説明、１，２，３……インタフエイス部、
４……積算部、５……カウンタ、６……マスタ
CPU、７……ローカルCPU、８……デイジタル
入力ユニツト、９……電源バツクアツプ装置、
OR……オアゲート。
Claims (1)
- １ 入力パルスを計数するカウンタと、該計数値
を所定の周期をもつてサンプリングしその都度の
変化分を順次積算するローカル処理装置とからな
り、少なくとも電源バツクアツプ機能をもつマス
タ処理装置の入力部として機能する入力用パルス
積算装置であつて、該積算値をマスタ処理装置に
転送するための第１のインタフエイス部と、積算
値をリセツトすべく外部から入力されるリセツト
信号をマスタ処理装置へ与えるための第２のイン
タフエイス部と、マスタ処理装置から積算値リセ
ツト信号を受けとるための第３のインタフエイス
部とを備えてなることを特徴とする入力用パルス
積算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18751685A JPS6249432A (ja) | 1985-08-28 | 1985-08-28 | 入力用パルス積算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18751685A JPS6249432A (ja) | 1985-08-28 | 1985-08-28 | 入力用パルス積算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6249432A JPS6249432A (ja) | 1987-03-04 |
| JPH04296B2 true JPH04296B2 (ja) | 1992-01-07 |
Family
ID=16207440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18751685A Granted JPS6249432A (ja) | 1985-08-28 | 1985-08-28 | 入力用パルス積算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6249432A (ja) |
-
1985
- 1985-08-28 JP JP18751685A patent/JPS6249432A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6249432A (ja) | 1987-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04296B2 (ja) | ||
| JPS58181211A (ja) | 誤操作防止回路 | |
| EP0657791A3 (en) | Dynamically programmable timer-counter | |
| US4636770A (en) | Display terminal | |
| JPH01305416A (ja) | データ記憶装置 | |
| JPH0290284A (ja) | 情報処理装置 | |
| JPS626302A (ja) | ｎ：１バツクアツプシステム | |
| JPH087701Y2 (ja) | カウンタ計数用のクロック信号入力回路 | |
| JPS596202U (ja) | シ−ケンス制御装置 | |
| JP2752814B2 (ja) | ウォッチドッグ断アラーム処理装置 | |
| JPS62172442A (ja) | マイクロコンピユ−タの暴走検出装置 | |
| JPS6332392A (ja) | タイマ装置 | |
| JPS6053090U (ja) | 報時時計 | |
| JPS5815206U (ja) | 異常状態予告装置 | |
| JPH0322446U (ja) | ||
| JPS5881655U (ja) | 比較回路 | |
| JPH02158210A (ja) | パルス異常検出回路 | |
| JPS58150184U (ja) | 車両用異常警報装置 | |
| JPH01263709A (ja) | リセット制御装置 | |
| JPS5881657U (ja) | 計算機システムの異常検知装置 | |
| JPS5822050U (ja) | サ−ボ電動機の保護装置 | |
| JPS5621250A (en) | Instruction retrial system | |
| JPH01192217A (ja) | クロック信号断検出回路 | |
| JPS63157284A (ja) | 状態変化検出装置 | |
| JPS62175356U (ja) |