JPH04296678A - 半導体集積回路の設計段階における検証方法 - Google Patents
半導体集積回路の設計段階における検証方法Info
- Publication number
- JPH04296678A JPH04296678A JP3087510A JP8751091A JPH04296678A JP H04296678 A JPH04296678 A JP H04296678A JP 3087510 A JP3087510 A JP 3087510A JP 8751091 A JP8751091 A JP 8751091A JP H04296678 A JPH04296678 A JP H04296678A
- Authority
- JP
- Japan
- Prior art keywords
- verification
- semiconductor integrated
- simulator
- tester
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000013461 design Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000012795 verification Methods 0.000 claims abstract description 53
- 238000012360 testing method Methods 0.000 claims abstract description 41
- 238000012790 confirmation Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の設計
段階において、設計した半導体集積回路が正しく作動す
るか否かを検証する方法に関する。
段階において、設計した半導体集積回路が正しく作動す
るか否かを検証する方法に関する。
【０００２】
【従来の技術】従来の半導体集積回路の設計段階におけ
る検証方法について図２を参照しつつ説明する。半導体
集積回路の設計段階における検証は、シミュレータとテ
スタとを用いて行う。
る検証方法について図２を参照しつつ説明する。半導体
集積回路の設計段階における検証は、シミュレータとテ
スタとを用いて行う。
【０００３】シミュレータは、設計データに基づいて半
導体集積回路の検証を行うものであって、設計した半導
体集積回路の設計データ（図２のＳ１ 及びＳ２ 参照
） と、検証に用いるテストパターン （図２のＳ３参
照） とが入力され、これらに基づいて検証が行われる
（図２のＳ４ 参照） 。シミュレータから出力され
た検証結果が、設計データとテストパターンとから予想
された結果と等しいか否かをオペレータが人手で確認す
る （図２のＳ５ 参照） 。検証結果が予想された結
果と異なれば、設計が正しくなかったとして半導体集積
回路の設計変更を行う。一方、シミュレータによる検証
結果が予想結果と等しければ、設計が正しかったとして
前記設計データに基づいて半導体集積回路を試作する
（図２のＳ６ 参照。
導体集積回路の検証を行うものであって、設計した半導
体集積回路の設計データ（図２のＳ１ 及びＳ２ 参照
） と、検証に用いるテストパターン （図２のＳ３参
照） とが入力され、これらに基づいて検証が行われる
（図２のＳ４ 参照） 。シミュレータから出力され
た検証結果が、設計データとテストパターンとから予想
された結果と等しいか否かをオペレータが人手で確認す
る （図２のＳ５ 参照） 。検証結果が予想された結
果と異なれば、設計が正しくなかったとして半導体集積
回路の設計変更を行う。一方、シミュレータによる検証
結果が予想結果と等しければ、設計が正しかったとして
前記設計データに基づいて半導体集積回路を試作する
（図２のＳ６ 参照。
【０００４】試作された半導体集積回路の動作をテスタ
で検証する （図２のＳ７ 参照） 。テスタには、前
記テストパターンと同等のテストパターンが入力される
。半導体集積回路が、予想した動作と異なる動作をした
場合には、設計が正しくなかったとして設計変更を行い
、半導体集積回路が予想した動作を示したならば、シミ
ュレータとテスタとの検証結果の整合性の確認を行う
（図２のＳ８ 及びＳ９ 参照） 。この整合性が確認
されたならば、前記設計データに基づいて半導体集積回
路の量産を開始する （図２のＳ１０参照） 。なお、
整合性がとれない場合において、その原因が半導体集積
回路が正しくない時には半導体集積回路の設計変更を行
い、テストパターンが正しくない時にはテストパターン
の修正を行う。
で検証する （図２のＳ７ 参照） 。テスタには、前
記テストパターンと同等のテストパターンが入力される
。半導体集積回路が、予想した動作と異なる動作をした
場合には、設計が正しくなかったとして設計変更を行い
、半導体集積回路が予想した動作を示したならば、シミ
ュレータとテスタとの検証結果の整合性の確認を行う
（図２のＳ８ 及びＳ９ 参照） 。この整合性が確認
されたならば、前記設計データに基づいて半導体集積回
路の量産を開始する （図２のＳ１０参照） 。なお、
整合性がとれない場合において、その原因が半導体集積
回路が正しくない時には半導体集積回路の設計変更を行
い、テストパターンが正しくない時にはテストパターン
の修正を行う。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体集積回路の設計段階における検証方法に
は以下のような問題点がある。すなわち、前記検証結果
の整合性の確認は、設計者がマニュアルで行うため、回
路規模の増大とともに検証に必要とされる時間が長くな
り、人為的な誤りが発生しやすくなる。また、検証項目
によっては、テスタの方がシミュレータより制約が厳し
いので、シミュレータによる検証結果が予想と等しくて
も、テスタによる検証結果が予想した動作結果と異なる
場合がある。かかる場合には、不必要な設計変更を行う
ことになる。
た従来の半導体集積回路の設計段階における検証方法に
は以下のような問題点がある。すなわち、前記検証結果
の整合性の確認は、設計者がマニュアルで行うため、回
路規模の増大とともに検証に必要とされる時間が長くな
り、人為的な誤りが発生しやすくなる。また、検証項目
によっては、テスタの方がシミュレータより制約が厳し
いので、シミュレータによる検証結果が予想と等しくて
も、テスタによる検証結果が予想した動作結果と異なる
場合がある。かかる場合には、不必要な設計変更を行う
ことになる。
【０００６】本発明は上記事情に鑑みて創案されたもの
で、信頼性の高い検証を短時間で完了することができ、
人為的な誤りが発生せず、しかもテスタとシミュレータ
との制約事項の相違による不必要な設計変更が生じない
半導体集積回路の設計段階における検証方法を提供する
ことを目的としている。
で、信頼性の高い検証を短時間で完了することができ、
人為的な誤りが発生せず、しかもテスタとシミュレータ
との制約事項の相違による不必要な設計変更が生じない
半導体集積回路の設計段階における検証方法を提供する
ことを目的としている。
【０００７】
【課題を解決するための手段】本発明に係る半導体集積
回路の設計段階における検証方法は、設計された半導体
集積回路が所望の動作をするか否かをシミュレータとテ
スタとを用いて検証する半導体集積回路の設計段階にお
ける検証方法であって、シミュレータによる検証の後に
、シミュレータの検証に用いたテストパターンが、テス
タの制約項目を満たしているか否かを確認し、この確認
の結果に応じて前記テストパターンを修正し、当該修正
後のテストパターンによってテスタによる検証を行うよ
うになっている。
回路の設計段階における検証方法は、設計された半導体
集積回路が所望の動作をするか否かをシミュレータとテ
スタとを用いて検証する半導体集積回路の設計段階にお
ける検証方法であって、シミュレータによる検証の後に
、シミュレータの検証に用いたテストパターンが、テス
タの制約項目を満たしているか否かを確認し、この確認
の結果に応じて前記テストパターンを修正し、当該修正
後のテストパターンによってテスタによる検証を行うよ
うになっている。
【０００８】
【実施例】図１は本発明の一実施例に係る半導体集積回
路の設計段階における検証方法を示すフローチャートで
ある。
路の設計段階における検証方法を示すフローチャートで
ある。
【０００９】本実施例に係る半導体集積回路の設計段階
における検証方法は、設計された半導体集積回路が所望
の動作をするか否かをシミュレータとテスタとを用いて
検証する半導体集積回路の設計段階における検証方法で
あって、シミュレータによる検証の後に、シミュレータ
の検証に用いたテストパターンが、テスタの制約項目を
満たしているか否かを確認し、この確認の結果に応じて
前記テストパターンを修正し、当該修正後のテストパタ
ーンによってテスタによる検証を行うようになっている
。
における検証方法は、設計された半導体集積回路が所望
の動作をするか否かをシミュレータとテスタとを用いて
検証する半導体集積回路の設計段階における検証方法で
あって、シミュレータによる検証の後に、シミュレータ
の検証に用いたテストパターンが、テスタの制約項目を
満たしているか否かを確認し、この確認の結果に応じて
前記テストパターンを修正し、当該修正後のテストパタ
ーンによってテスタによる検証を行うようになっている
。
【００１０】設計者がＣＡＤ等を用いて半導体集積回路
を設計し （図１のＳ１ 参照） 、その半導体集積回
路の設計データをシミュレータに入力する （図１のＳ
２ 参照） 。このシミュレータには、検証の対象とな
っている半導体集積回路に適合するものとして、半導体
集積回路と同時に設計されたテストパターンが入力され
（図１のＳ３ 及びＳ４ 参照） 、当該テストパタ
ーンに基づいて半導体集積回路の検証が行われる （図
１のＳ５ 参照） 。
を設計し （図１のＳ１ 参照） 、その半導体集積回
路の設計データをシミュレータに入力する （図１のＳ
２ 参照） 。このシミュレータには、検証の対象とな
っている半導体集積回路に適合するものとして、半導体
集積回路と同時に設計されたテストパターンが入力され
（図１のＳ３ 及びＳ４ 参照） 、当該テストパタ
ーンに基づいて半導体集積回路の検証が行われる （図
１のＳ５ 参照） 。
【００１１】シミュレータによる検証結果と、予想され
た検証結果とを比較する （図１のＳ６ 参照） 。こ
こで、シミュレータによる検証結果が予想した結果と等
しくなければ、半導体集積回路が正しくないものとして
設計変更を行う。一方、シミュレータによる検証結果が
予想した結果と等しければ、前記テストパターンがテス
タの制約項目を満たしているか否か、すなわち整合性が
取れているか否かを確認する（図１のＳ７ 参照） 。
た検証結果とを比較する （図１のＳ６ 参照） 。こ
こで、シミュレータによる検証結果が予想した結果と等
しくなければ、半導体集積回路が正しくないものとして
設計変更を行う。一方、シミュレータによる検証結果が
予想した結果と等しければ、前記テストパターンがテス
タの制約項目を満たしているか否か、すなわち整合性が
取れているか否かを確認する（図１のＳ７ 参照） 。
【００１２】ここで、シミュレータとテスタとの整合性
の確認事項の例を挙げる。 （１） テストパターンの入力信号の入力タイミングは
テスタに適合しているか。 （２） テストパターンにおける同一信号において入力
タイミングが変化していないか。 （３） テストパターンのすべての入力信号が初期化さ
れているか。 （４） テストパターンのクロックモード信号の初期値
は１又は０であるか。 （５） テストパターンのデータモード信号の初期値は
、１、０又はＺのいずれかであるか。 （６） テストパターン中のクロックモード信号が変化
する場合において、１周期内において２回となっている
か。 （７） テストパターンの データモード信号が変化
する場合において、１周期内において１回となっている
か。 （８） テストパターンにおける 出力ストローブタ
イミングは、１周期の最初と最後との一定時間を除いた
範囲内にあるか。 （９） テストパターンにおける出力ストローブタイミ
ングは、２種類以内であるか。 （１０）テストパターンの長さはテスタの制約範囲内に
あるか。
の確認事項の例を挙げる。 （１） テストパターンの入力信号の入力タイミングは
テスタに適合しているか。 （２） テストパターンにおける同一信号において入力
タイミングが変化していないか。 （３） テストパターンのすべての入力信号が初期化さ
れているか。 （４） テストパターンのクロックモード信号の初期値
は１又は０であるか。 （５） テストパターンのデータモード信号の初期値は
、１、０又はＺのいずれかであるか。 （６） テストパターン中のクロックモード信号が変化
する場合において、１周期内において２回となっている
か。 （７） テストパターンの データモード信号が変化
する場合において、１周期内において１回となっている
か。 （８） テストパターンにおける 出力ストローブタ
イミングは、１周期の最初と最後との一定時間を除いた
範囲内にあるか。 （９） テストパターンにおける出力ストローブタイミ
ングは、２種類以内であるか。 （１０）テストパターンの長さはテスタの制約範囲内に
あるか。
【００１３】上述したような確認事項がすべて充足され
ているならば、前記設計データに基づいて半導体集積回
路を試作する （図１のＳ８ 参照） 。一方、テスト
パターンがテスタの制約項目を満たしていない部分があ
れば、制約項目を充足するようなものに修正し （図１
のＳ９ 参照） 、修正されたテストパターンに基づい
てシミュレータでの再検証を行う（図１のＳ５ 参照）
。
ているならば、前記設計データに基づいて半導体集積回
路を試作する （図１のＳ８ 参照） 。一方、テスト
パターンがテスタの制約項目を満たしていない部分があ
れば、制約項目を充足するようなものに修正し （図１
のＳ９ 参照） 、修正されたテストパターンに基づい
てシミュレータでの再検証を行う（図１のＳ５ 参照）
。
【００１４】試作された半導体集積回路をテスタで検証
する （図１のＳ１０参照） 。ここで、テスタに入力
されるテストパターンは、テスタのすべての制約を充足
しているであることは勿論である。従って、Ｓ７ にお
いて、制約項目を満たしていないと判断されたならば、
修正後のテストパターンが入力される。試作された半導
体集積回路が予想されたのとは違った動作をしたならば
（図１のＳ１１参照） 、設計された半導体集積回路
が正しくないとして、設計変更を行い、設計変更された
設計データに基づいて再度のシミュレータによる検証を
行う。試作された半導体集積回路が予想されたのと同様
の動作をしたならば、その半導体集積回路の試作の際に
用いられた設計データによる半導体集積回路の量産を開
始する （図１のＳ１２参照）。
する （図１のＳ１０参照） 。ここで、テスタに入力
されるテストパターンは、テスタのすべての制約を充足
しているであることは勿論である。従って、Ｓ７ にお
いて、制約項目を満たしていないと判断されたならば、
修正後のテストパターンが入力される。試作された半導
体集積回路が予想されたのとは違った動作をしたならば
（図１のＳ１１参照） 、設計された半導体集積回路
が正しくないとして、設計変更を行い、設計変更された
設計データに基づいて再度のシミュレータによる検証を
行う。試作された半導体集積回路が予想されたのと同様
の動作をしたならば、その半導体集積回路の試作の際に
用いられた設計データによる半導体集積回路の量産を開
始する （図１のＳ１２参照）。
【００１５】
【発明の効果】本発明に係る半導体集積回路の設計段階
における検証方法は、設計された半導体集積回路が所望
の動作をするか否かをシミュレータとテスタとを用いて
検証する半導体集積回路の設計段階における検証方法で
あり、シミュレータによる検証の後に、シミュレータの
検証に用いたテストパターンが、テスタの制約項目を満
たしているか否かを確認し、この確認の結果に応じて前
記テストパターンを修正し、当該修正後のテストパター
ンによってテスタによる検証を行うようになっているの
で、シミュレータとテスタとの検証結果の整合性を自動
的に確認することができる。従って、整合性の確認に要
する時間を短縮することができるとともに、人為的な誤
りを皆無とすることができる。また、テスタに入力され
るテストパターンは、テスタの制約項目に適合したもの
となるので、テスタとシミュレータとの制約事項の相違
による不必要な設計変更を行うことがなくなる。
における検証方法は、設計された半導体集積回路が所望
の動作をするか否かをシミュレータとテスタとを用いて
検証する半導体集積回路の設計段階における検証方法で
あり、シミュレータによる検証の後に、シミュレータの
検証に用いたテストパターンが、テスタの制約項目を満
たしているか否かを確認し、この確認の結果に応じて前
記テストパターンを修正し、当該修正後のテストパター
ンによってテスタによる検証を行うようになっているの
で、シミュレータとテスタとの検証結果の整合性を自動
的に確認することができる。従って、整合性の確認に要
する時間を短縮することができるとともに、人為的な誤
りを皆無とすることができる。また、テスタに入力され
るテストパターンは、テスタの制約項目に適合したもの
となるので、テスタとシミュレータとの制約事項の相違
による不必要な設計変更を行うことがなくなる。
【図１】本発明の一実施例に係る半導体集積回路の設計
段階における検証方法を示すフローチャートである。
段階における検証方法を示すフローチャートである。
【図２】従来の半導体集積回路の設計段階における検証
方法を示すフローチャートである。
方法を示すフローチャートである。
Claims (1)
- 【請求項１】 設計された半導体集積回路が所望の動
作をするか否かをシミュレータとテスタとを用いて検証
する半導体集積回路の設計段階における検証方法におい
て、シミュレータによる検証の後に、シミュレータの検
証に用いたテストパターンが、テスタの制約項目を満た
しているか否かを確認し、この確認の結果に応じて前記
テストパターンを修正し、当該修正後のテストパターン
によってテスタによる検証を行うことを特徴とする半導
体集積回路の設計段階における検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3087510A JPH04296678A (ja) | 1991-03-26 | 1991-03-26 | 半導体集積回路の設計段階における検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3087510A JPH04296678A (ja) | 1991-03-26 | 1991-03-26 | 半導体集積回路の設計段階における検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04296678A true JPH04296678A (ja) | 1992-10-21 |
Family
ID=13916985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3087510A Pending JPH04296678A (ja) | 1991-03-26 | 1991-03-26 | 半導体集積回路の設計段階における検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04296678A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001007791A1 (fr) | 1999-07-23 | 2001-02-01 | Hitachi, Ltd. | Machine hydraulique turbo et joint a gaz a sec destine a cette machine |
| CN1306408C (zh) * | 2003-12-24 | 2007-03-21 | 上海华虹集成电路有限责任公司 | 实现片内eeprom仿真功能的方法 |
-
1991
- 1991-03-26 JP JP3087510A patent/JPH04296678A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001007791A1 (fr) | 1999-07-23 | 2001-02-01 | Hitachi, Ltd. | Machine hydraulique turbo et joint a gaz a sec destine a cette machine |
| CN1306408C (zh) * | 2003-12-24 | 2007-03-21 | 上海华虹集成电路有限责任公司 | 实现片内eeprom仿真功能的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6083269A (en) | Digital integrated circuit design system and methodology with hardware | |
| US5974248A (en) | Intermediate test file conversion and comparison | |
| US5926622A (en) | Efficient regression verification | |
| US6185726B1 (en) | System and method for efficiently designing integrated circuit devices | |
| JPH04296678A (ja) | 半導体集積回路の設計段階における検証方法 | |
| US7100127B2 (en) | Impedance matching circuit design method | |
| US7072821B1 (en) | Device and method for synchronizing an asynchronous signal in synthesis and simulation of a clocked circuit | |
| US7047173B1 (en) | Analog signal verification using digital signatures | |
| US7213222B2 (en) | Method of HDL simulation considering hard macro core with negative setup/hold time | |
| JP2863779B2 (ja) | タイミング検証方法及び検証装置及びテストパターン生成方法 | |
| JP2806646B2 (ja) | 論理設計検証システム | |
| JPH0590912A (ja) | セツトアツプおよびホールド時間補正装置 | |
| JP2964746B2 (ja) | プリント板回路の自動検証処理方法 | |
| JP2962232B2 (ja) | スキャンパス回路の自動配置配線方法 | |
| JP3123982B2 (ja) | 論理シミュレーション方法 | |
| JP2004272312A (ja) | テスト装置及びテスト方法 | |
| JPH05120369A (ja) | 回路シミユレータ用ライブラリーの動作検証方法 | |
| US7590954B2 (en) | Test solution development method | |
| JPH06186293A (ja) | ディジタルｌｓｉシミュレーション結果の判定方法 | |
| JPH08314994A (ja) | 論理シミュレーション方法および論理ライブラリ | |
| JPH06236414A (ja) | スキャンパス論理検証方法及びその装置 | |
| JP2002311101A (ja) | 半導体集積回路 | |
| JP2002257902A (ja) | Ｌｓｉ診断方式 | |
| JPH06215060A (ja) | 論理シミュレーション装置 | |
| JPH05324755A (ja) | テストパターン作成検証装置 |