JPH0429587Y2 - - Google Patents
Info
- Publication number
- JPH0429587Y2 JPH0429587Y2 JP1985056606U JP5660685U JPH0429587Y2 JP H0429587 Y2 JPH0429587 Y2 JP H0429587Y2 JP 1985056606 U JP1985056606 U JP 1985056606U JP 5660685 U JP5660685 U JP 5660685U JP H0429587 Y2 JPH0429587 Y2 JP H0429587Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- delay line
- chip
- chip components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005476 soldering Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、プリント基板上にチツプ部品及びデ
イレーラインが設けられた実装プリント基板に関
するものである。[Detailed Description of the Invention] Industrial Application Field The present invention relates to a mounted printed circuit board in which chip components and delay lines are provided on the printed circuit board.
従来の技術
図面を参照しながら、従来の実装プリント基板
について説明する。BACKGROUND ART A conventional mounted printed circuit board will be described with reference to the drawings.
第３図は、従来のプリント基板を示した平面
図、第４図は同側面図を示すものである。第３図
及び第４図において、２１は信号を遅延するデイ
レーラインである。２２はプリント基板で、２３
はプリント基板２２と電気的に接続する為デイレ
ーライン２１に形成された足部である。デイレー
ライン２１の一平面とプリント基板２２とは密接
して取り付けられている。 FIG. 3 is a plan view of a conventional printed circuit board, and FIG. 4 is a side view of the same. In FIGS. 3 and 4, 21 is a delay line for delaying signals. 22 is a printed circuit board, 23
are legs formed on the delay line 21 for electrical connection with the printed circuit board 22. One plane of the delay line 21 and the printed circuit board 22 are attached in close contact with each other.
考案が解決しようとする問題点
しかしながら上記のような構成では、プリント
基板２２とデイレーライン２１とが密接している
ため、プリント基板２２と足部２３とを接続する
為のデイツプハンダ付け時の熱がプリント基板２
２を介し、直接デイレーライン２１に加わる。そ
してデイレーライン２１の性能低下をまねくとい
う問題点を有していた。Problems to be Solved by the Invention However, in the above configuration, since the printed circuit board 22 and the delay line 21 are in close contact with each other, the heat generated during dip soldering to connect the printed circuit board 22 and the foot portion 23 is is printed circuit board 2
2, directly joins the delay line 21. Moreover, there is a problem in that the performance of the delay line 21 is deteriorated.
本考案は上記問題点に鑑み、プリント基板とデ
イレーラインとの電気的接続時、熱がデイレーラ
インに影響を与えない実装プリント基板を提供す
るものである。 In view of the above problems, the present invention provides a mounted printed circuit board in which heat does not affect the delay line during electrical connection between the printed circuit board and the delay line.
問題点を解決するための手段
本考案の実装プリント基板は、複数のチツプ部
品が配設されたプリント基板と、そのプリント基
板と電気的に接続する足部を一方の側部にのみ有
する矩形状のデイレーラインと、プリント基板と
電気的に接続されデイレーラインの底面四隅と当
接することによりデイレーラインをプリント基板
上に支持するように配されたチツプ部品とを備
え、デイレーラインを、そのプリント基板と対向
する面部の大部分がプリント基板より離間するよ
うに複数のチツプ部品でプリント基板上に支持す
る構成である。Means for Solving the Problems The mounted printed circuit board of the present invention has a rectangular shape that has a printed circuit board on which a plurality of chip components are arranged, and a foot portion electrically connected to the printed circuit board on only one side. The delay line is equipped with a chip component that is electrically connected to the printed circuit board and arranged so as to support the delay line on the printed circuit board by coming into contact with the four corners of the bottom of the delay line. The chip is supported on the printed circuit board by a plurality of chip components so that most of the surface facing the printed circuit board is spaced apart from the printed circuit board.
作 用
本考案は上記した構成によつて、デイレーライ
ンとプリント基板とが離間していることにより、
プリント基板とデイレーラインとの半田付け等の
電気的接続時、熱がデイレーラインに影響を与え
ないものである。Function The present invention has the above-mentioned configuration, and since the delay line and the printed circuit board are separated,
Heat does not affect the delay line during electrical connection such as soldering between the printed circuit board and the delay line.
実施例
以下、本考案の実施例の実装プリント基板につ
いて図面を参照しながら説明する。Embodiment Hereinafter, a mounted printed circuit board according to an embodiment of the present invention will be described with reference to the drawings.
第１図は、本考案の一実施例の実装プリント基
板を示す側面図、第２図は同平面図である。第１
図及び第２図において１１はデイレーライン、１
２はプリント基板である。１３はトランジスタ
ー、抵抗、コンデンサー等のチツプ部品であり、
プリント基板１２上に配設されている。１５はプ
リント基板１２と電気的に接続する為にデイレー
ライン１１に設けられた足部である。デイレーラ
イン１１はチツプ部品１３上に載置され、足部１
５によりプリント基板１２と接続されている。従
つて、プリント基板１２とデイレーライン１１と
はチツプ部品の大きさだけ離間されることにな
る。 FIG. 1 is a side view showing a mounted printed circuit board according to an embodiment of the present invention, and FIG. 2 is a plan view thereof. 1st
In the figure and Fig. 2, 11 is the delay line, 1
2 is a printed circuit board. 13 is chip parts such as transistors, resistors, capacitors, etc.
It is arranged on the printed circuit board 12. Reference numeral 15 denotes a foot portion provided on the delay line 11 for electrical connection with the printed circuit board 12. The delay line 11 is placed on the chip part 13 and the foot part 1
5, it is connected to the printed circuit board 12. Therefore, the printed circuit board 12 and the delay line 11 are separated by the size of the chip component.
以上のように本実施例によれば、プリント基板
１２とデイレーライン１１との間にチツプ部品を
配することにより、プリント基板１２とデイレー
ライン１１との間に空間が形成され、その空間に
より、デイツプハンダ仕上げの際の熱の影響を低
減し、デイレーライン１１の性能の低下を防ぐこ
とができる。 As described above, according to this embodiment, by arranging the chip parts between the printed circuit board 12 and the delay line 11, a space is formed between the printed circuit board 12 and the delay line 11, and the space is As a result, the influence of heat during dip soldering can be reduced and the performance of the delay line 11 can be prevented from deteriorating.
考案の効果
以上のように本考案によれば、複数のチツプ部
品でデイレーラインをプリント基板上に支持する
ことにより、従来に比べデイレーラインをチツプ
部品の厚み分だけプリント基板面から離すことが
でき、さらに、デイレーラインのプリント基板と
対向する面部の大部分がプリント基板より空間を
介して離間することにより、半田付けを行う際に
熱に対して敏感なデイレーラインが受ける熱の影
響が大幅に低減でき、デイレーラインの性能低下
を防ぐことができる。Effects of the invention As described above, according to the invention, by supporting the delay line on the printed circuit board with multiple chip components, the delay line can be separated from the printed circuit board surface by the thickness of the chip components compared to the conventional method. Furthermore, since most of the surface of the delay line facing the printed circuit board is spaced apart from the printed circuit board, the delay line, which is sensitive to heat, receives less heat during soldering. The influence can be significantly reduced, and deterioration in the performance of the delay line can be prevented.
第１図は、本考案の一実施例の実装プリント基
板を示す側面図、第２図は同平面図、第３図は従
来の実装プリント基板を示す平面図、第４図は同
側面図である。
１１……デイレーライン、１２……プリント基
板、１３……チツプ部品、１５……足部。
Fig. 1 is a side view showing a mounted printed circuit board according to an embodiment of the present invention, Fig. 2 is a plan view of the same, Fig. 3 is a plan view showing a conventional mounted printed board, and Fig. 4 is a side view of the same. be. 11...Delay line, 12...Printed circuit board, 13...chip parts, 15...leg.
Claims (1)
と、そのプリント基板と電気的に接続する足部を
一方の側部にのみ有する矩形状のデイレーライン
と、前記プリント基板と電気的に接続され前記デ
イレーラインの底面四隅と当接することにより前
記デイレーラインを前記プリント基板上に支持す
るように配されたチツプ部品とを備え、前記デイ
レーラインを、そのプリント基板と対向する面部
の大部分がプリント基板より離間するように複数
の前記チツプ部品でプリント基板上に支持するこ
とを特徴とする実装プリント基板。 A printed circuit board on which a plurality of chip components are disposed, a rectangular delay line having a leg portion on only one side that is electrically connected to the printed circuit board, and a rectangular delay line that is electrically connected to the printed circuit board and has a chip parts disposed so as to support the delay line on the printed circuit board by contacting the four corners of the bottom surface of the delay line; 1. A mounted printed circuit board, characterized in that the chip components are supported on the printed circuit board by a plurality of the chip components so as to be spaced apart from the printed circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985056606U JPH0429587Y2 (en) | 1985-04-16 | 1985-04-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985056606U JPH0429587Y2 (en) | 1985-04-16 | 1985-04-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61173172U JPS61173172U (en) | 1986-10-28 |
| JPH0429587Y2 true JPH0429587Y2 (en) | 1992-07-17 |
Family
ID=30580362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985056606U Expired JPH0429587Y2 (en) | 1985-04-16 | 1985-04-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0429587Y2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5755644U (en) * | 1980-09-18 | 1982-04-01 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158350U (en) * | 1983-04-07 | 1984-10-24 | 三菱電機株式会社 | Mounting structure of electronic components on printed circuit board |
-
1985
- 1985-04-16 JP JP1985056606U patent/JPH0429587Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5755644U (en) * | 1980-09-18 | 1982-04-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61173172U (en) | 1986-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0429587Y2 (en) | ||
| JPH0331092Y2 (en) | ||
| JPS6392265U (en) | ||
| JPS6447079U (en) | ||
| JPH0463676U (en) | ||
| JPS6320497U (en) | ||
| JPS58175690U (en) | Board fixing device | |
| JPS6338368U (en) | ||
| JPS62196377U (en) | ||
| JPS6379677U (en) | ||
| JPS63115235U (en) | ||
| JPS63115256U (en) | ||
| JPH03102764U (en) | ||
| JPS60187560U (en) | Assembly structure of electronic circuit package | |
| JPH04133475U (en) | Mounting structure for surface mount components | |
| JPS6076058U (en) | Electronic component mounting structure | |
| JPH0459182U (en) | ||
| JPS6298271U (en) | ||
| JPS61156266U (en) | ||
| JPS6454383U (en) | ||
| JPH01162274U (en) | ||
| JPS62135368U (en) | ||
| JPS63201351U (en) | ||
| JPS6448068U (en) | ||
| JPS6355592U (en) |