JPH04291094A

JPH04291094A - 半導体メモリ

Info

Publication number: JPH04291094A
Application number: JP3055294A
Authority: JP
Inventors: Kan Nakamura; 冠中村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-03-20
Filing date: 1991-03-20
Publication date: 1992-10-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データをブロック単位
にセルに書き込む半導体メモリであって、紫外線消去Ｐ
ＲＯＭや電気的に消去書き替え可能な不揮発性メモリに
高速にデータを書き込む半導体メモリに関するものであ
る。

【０００２】

【従来の技術】従来、紫外線消去ＰＲＯＭなどの書き込
み速度の遅い半導体メモリを、半導体ファイルとして使
用する場合、書き込み速度が制約となって、実質上使用
に耐えない。この書き込み速度を速くするため、外部Ｉ
／Ｏ端子に直結するページレジースタをチップ内に内蔵
し、このページレジスタにデータをため込んだ後、当該
ページレジスタのデータをメモリセルへ一括して、同時
一斉に書き込みを行い、高速化を図るようにしていた。

【０００３】

【発明が解決しようとする課題】この際、ページレジス
タの容量を増大させ、同時一斉に書き込む容量を増やし
、高速化を図ることができる。しかし、書き込み電流も
比例して増えてしまい、チップの電流限界に達してしま
い、高速化もこの点から制限を受けてしまうという問題
があった。また、ページレジスタからデータを同時一斉
にメモリセルに書き込めたか否かの確認作業する際に、
当該メモリセルからデータを読み出してチップの外部に
出力し、書き込んだデータと比較していたのでは、外部
で複雑な書き込めたか否かをチェックする回路が必要に
なってしまうという問題もあった。

【０００４】本発明は、ページレジスタのデータを分割
してメモリセルに順次書き込み、読み出して比較して不
一致ブロックのみ再書き込みを行い、電流限界を越えな
い範囲で書き込みの高速化を図ると共にチップ内で書込
確認を可能にすることを目的としている。

【０００５】

【課題を解決するための手段】図１を参照して課題を解
決するための手段を説明する。図１において、ページレ
ジスタ１は、大容量のデータを外部から書き込むレジス
タである。メモリセルアレイ２は、ページレジスタ１が
保持するデータをブロック単位に書込んで保持するもの
である。

【０００６】センスアンプ３は、メモリセルアレイ２か
らデータを読み出し保持するものである。比較器５は、
ページレジスタ１が保持するデータとセンスアンプ３が
保持するデータとを一括して比較あるいはブロック単位
に分けて順次比較するものである。

【０００７】比較結果保持レジスタ６は、比較器４によ
って比較した結果を保持するものである。

【０００８】

【作用】本発明は、図１に示すように、ページレジスタ
１がチップ外から入力された大容量のデータを保持し、
この保持したデータをブロック単位に連続してメモリセ
ルアレイ２に書き込んだ後、センスアンプ３がメモリセ
ルアレイ２からデータを読み出して保持し、比較器５が
この保持したデータとページレジスタ１が保持するデー
タとを一括して比較あるいはブロック単位に分けて順次
比較し、その結果を比較結果保持レジスタ６が保持する
。そして、この保持した比較結果のうち、不一致のブロ
ックについて、再度、書き込み、読み出し確認を繰り返
し行う。

【０００９】従って、ページレジスタ１のデータを全部
あるいは分割してメモリセルアレイ２に順次書き込み、
読み出し比較して不一致のブロックについて繰り返し行
うことにより、電流限界を越えない範囲で書き込みの高
速化を図ると共にチップ内で書込確認を行うことが可能
となる。

【００１０】

【実施例】次に、図１ないし図３を用いて本発明の実施
例の構成および動作を順次詳細に説明する。図１におい
て、ページレジスタ１は、チップの外部からメモリセル
アレイ２に書き込もうとして入力されたデータを一時的
に保持する高速に書き込み可能なレジスタであるメモリ
セルアレイ２は、紫外線消去ＰＲＯＭや電気的に消去書
き替え可能なＥＰＲＯＭなどの不揮発性メモリのセルの
アレイである。このメモリセルアレイ２は、書き込み速
度が遅いので、ページレジスタ１に一時的にデータを保
持し、ブロック単位に書き込むようにしている。

【００１１】センスアンプ３は、データの書き込まれた
メモリセルアレイ２から読み出して保持する、ラッチ付
きのセンスアンプである。セレクト回路４は、ページレ
ジスタ１およびセンスアンプ３にそれぞれ保持されてい
る該当するデータをブロック単位に順次選択して取り出
し、比較器５に入力するものである。

【００１２】比較器５は、セレクト回路４から入力され
た、ページレジスタ１が保持する書き込み前のデータと
、メモリセルアレイ２から読み出したデータとを比較し
、一致あるいは不一致を判定するものである。比較結果
保持レジスタ６は、比較器５で比較したブロック単位の
一致、不一致を保持するものである。一連の比較を終了
した後、不一致のブロックについて、再度、ページレジ
スタ１が保持するデータをメモリセルアレイ２に書き込
む、メモリセルアレイ２から読み出してセンスアンプ３
に保持、比較器５で両者を比較し、一致するまで繰り返
す。

【００１３】データＩ／Ｏ７は、チップの外部との間で
データの授受を行う入出力回路である。図２は、本発明
の動作説明図を示す。図２の（イ）は、概念図を示す。これは、外部からデータをページレジスタ１にまとめて
書き込み、ページレジスタ１からブロック単位（例えば
１６バイト単位）にメモリセルアレイ２に順次書き込む
様子を示す。

【００１４】図２の（ロ）は、書き込みおよび確認の様
子を示す。これは、（１）　　図２の（イ）で説明した、例えば１６バイト
単位にページレジスタ１からメモリセルアレイ２に書き
込むことを繰り返し、全てのデータを書き込む。（２）　　次に、メモリセルアレイ２などの確認用の内
部電圧に切り替えて安定するまで待機する（図中の点線
の部分■）。

【００１５】（３）　　（２）の内部電圧切替え安定時
間だけ待機した後、メモリセルアレイ２からデータを読
み出してセンスアンプ３が保持する。（４）　　センスアンプ３が保持するデータと、ページ
レジスタ１が保持するデータとを例えば１６バイト単位
に順次取り出して比較器５が比較し、一致、不一致を判
別する（図中の１６バイト×１６回の判別を行う）。

【００１６】（５）　　（４）で判別して不一致のブロ
ックについて、（１）ないし（４）を繰り返し、再書き
込み、確認を行う。以上によって、ページレジスタ１から電流限界を越えな
い範囲内でブロック単位にメモリセルアレイ２にデータ
を順次書き込み、書き込みを終了した後に確認用の電圧
に切り替えて安定した後、読み出してページレジスタ１
のデータと比較し、不一致のブロックのみ再書き込み、
再確認を行うことにより、フロッピィのセクタなどに対
応する大きな容量のデータを高速に不揮発性メモリに書
き込むことが可能となる。

【００１７】次に、図３のフローチャートに示す順序に
従い、図１の構成の動作を詳細に説明する。図３におい
て、Ｓ１は、ページレジスタ１へのデータ書き込みを行
う。これは、チップの外部から図１のデータＩ／Ｏ７を
介してページレジスタ１にデータ（フロッピィやハード
ディスクのセクタと同じ容量、例えば２５６バイト、５
１２バイト、１０２４バイトなどのデータ）を書き込む
。

【００１８】Ｓ２は、所定バイト数単位でメモリセルへ
書き込む。これは、図１でページレジスタ１から所定バ
イト数単位（例えば１６バイト単位）にメモリセルアレ
イ２に書き込む。Ｓ３は、最終ブロックまで書き込んだ
か否かを判別する。ＹＥＳの場合には、Ｓ４に進む。Ｎ
Ｏの場合には、次のブロックについて、Ｓ２を繰り返し
行う。

【００１９】Ｓ４は、書き込み確認用の内部電圧（通常
の電圧よりも若干低い電圧）に切り替える。Ｓ５は、Ｓ
４で書き込み確認用の内部電圧を切替え、内部電圧が安
定する時間だけ待つ。Ｓ６は、メモリセル書き込みデー
タのセンスと保持する。これは、図１のセンスアンプ３
がメモリセルアレイ２からデータを読み出すと共に保持
する。

【００２０】Ｓ７は、ブロック単位に外部よりセットさ
れているページレジスタ内のデータおよびセンスされた
データを、セレクト回路４を通して比較する。これは、
図１でブロック単位に、セレクト回路４によってページ
レジスタ１およびセンスアンプ３からデータをそれぞれ
取り出して比較器５に入力し、比較器５が両者について
一致するか否かを判別する。

【００２１】Ｓ８は、比較結果を比較結果保持レジスタ
６に保持する。Ｓ９は、最終ブロックまで比較したか否
かを判別する。ＹＥＳの場合には、Ｓ１０に進み、ＮＯ
の場合には、Ｓ７、Ｓ８を繰り返し行う。Ｓ１０は、比
較結果としてＥＲＲＯＲ（エラー）発生ブロックが有る
か否かを判別する。ＹＥＳの場合には、Ｓ１１でＥＲＲ
ＯＲ発生ブロックのみ、Ｓ２以降を繰り返し、再書き込
み、再確認を行う。

【００２２】以上のように、外部からフロッピィなどの
セクタと同じ容量のデータをページレジスタ１に書き込
んだことに対応して、このページレジスタ１からブロッ
ク単位（例えば電流限界を越えない１６バイト単位）に
データをメモリセルアレイ２に連続して順次書き込み、
確認用の内部電圧に切り替えて安定した後に、内部セン
スアンプ３がメモリセルアレイ２からこれらデータを読
み出して保持し、比較器５がページレジスタ１が保持す
るデータとセンスアンプ３が保持するデータとを取り出
して両者が一致するか否かを比較してその結果を比較結
果保持レジスタ６に順次格納しておき、不一致のブロッ
クについてのみ、再書き込み、再確認を行うことにより
、メモリセルアレイ２に多量のデータを高速に書き込む
ことが可能となる。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
ページレジスタ１のデータを全部あるいは分割してメモ
リセルアレイ２に順次書き込み、読み出し比較して不一
致のブロックについて繰り返し行う構成を採用している
ため、電流限界を越えない範囲で書き込みの高速化を図
ると共にチップ内で書込確認を行うことができる。具体
的に言えば、フロッピィなどのセクタに対応する容量（
例えば２５６バイト）のデータを外部からチップ内のペ
ージレジスタ１に書き込み、これらデータを電流限界を
越えない範囲のブロック単位（例えば１６バイト単位）
に分割してメモリセルアレイ２に連続して書き込んだ後
、確認用の内部電圧に切り替えて安定時間を経過した後
、これらデータを読み出して確認し、不一致のブロック
があったときにこのブロックのみを再書き込み、再確認
を行うことにより、ファイルを格納するフロッピィと同
様に意識し、書き込み速度の遅い不揮発性の半導体メモ
リに対して、高速に書き込むことが可能となる。

【図面の簡単な説明】

【図１】本発明の１実施例構成図である。

【図２】本発明の動作説明図である。

【図３】本発明の動作説明フローチャートである。

【符号の説明】

１：ページレジスタ２：メモリセルアレイ３：センスアンプ４：セレクト回路５：比較器６：比較結果保持レジスタ７：データＩ／Ｏ

Claims

【特許請求の範囲】

【請求項１】　　データをブロック単位にセルに書き込
む半導体メモリにおいて、複数のデータを外部から書き
込むページレジスタ（１）と、このページレジスタ（１
）が保持するデータをブロック単位に書込んで保持する
メモリセルアレイ（２）と、これらメモリセルアレイ（
２）からデータを読み出し保持するセンスアンプ（３）
と、上記ページレジスタ（１）が保持するデータとこの
センスアンプ（３）が保持するデータとを一括して比較
あるいはブロック単位に分けて順次比較する比較器（５
）とをチップ内に設け、この比較器（５）によってデー
タ書込み確認を行うように構成したことを特徴とする半
導体メモリ。
【請求項２】　　上記比較器（５）によってブロック単
位に分けて順次比較した結果を保持する比較結果保持レ
ジスタ（６）をチップ内に設け、比較終了後にこの比較
結果保持レジスタ（５）に保持された不一致のブロック
のみ再書き込み、書込み確認を繰り返すように構成した
ことを特徴とする請求項第１項記載の半導体メモリ。
【請求項３】　　上記ページレジスタ（１）が保持する
データをブロック単位に連続して上記メモリセルアレイ
（２）に書き込んだ後、当該メモリセルアレイ（２）か
らデータを読み出して上記センスアンプ（３）が保持し
、この保持したデータを全部あるいはブロック単位に繰
り返して上記比較器（６）が比較するように構成したこ
とを特徴とする請求項第１項および第２項記載の半導体
メモリ。