JPH04290468A - 半導体メモリ及びその製造方法 - Google Patents
半導体メモリ及びその製造方法Info
- Publication number
- JPH04290468A JPH04290468A JP3080835A JP8083591A JPH04290468A JP H04290468 A JPH04290468 A JP H04290468A JP 3080835 A JP3080835 A JP 3080835A JP 8083591 A JP8083591 A JP 8083591A JP H04290468 A JPH04290468 A JP H04290468A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- capacitor
- columnar
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000003860 storage Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 27
- 230000010354 integration Effects 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 64
- 229910052681 coesite Inorganic materials 0.000 description 32
- 229910052906 cristobalite Inorganic materials 0.000 description 32
- 239000000377 silicon dioxide Substances 0.000 description 32
- 235000012239 silicon dioxide Nutrition 0.000 description 32
- 229910052682 stishovite Inorganic materials 0.000 description 32
- 229910052905 tridymite Inorganic materials 0.000 description 32
- 238000000034 method Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本願の発明は、ＤＲＡＭと称され
ている半導体メモリ及びその製造方法に関するものであ
る。
ている半導体メモリ及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】ＤＲＡＭではトランジスタとキャパシタ
とでメモリセルが構成されているが、従来は、これらの
トランジスタとキャパシタとが平面的に配置されていた
。
とでメモリセルが構成されているが、従来は、これらの
トランジスタとキャパシタとが平面的に配置されていた
。
【０００３】
【発明が解決しようとする課題】ところが、この様な平
面的な配置では、リソグラフィによる微細加工の限界に
制限されて、メモリセル面積の縮小が難しい。従って、
上述の様な従来のＤＲＡＭでは、高集積化が難しかった
。
面的な配置では、リソグラフィによる微細加工の限界に
制限されて、メモリセル面積の縮小が難しい。従って、
上述の様な従来のＤＲＡＭでは、高集積化が難しかった
。
【０００４】
【課題を解決するための手段】請求項１の半導体メモリ
では、半導体基板１１の柱状部１２の先端部に形成され
ている第１の不純物領域１５と前記柱状部１２の基端部
の周囲の前記半導体基板１１に形成されている第２の不
純物領域１６とがトランジスタ２１のソース・ドレイン
になっており、ワード線１７は前記柱状部１２を乗り越
えて延在しており、前記柱状部１２の周囲の側壁を形成
すると共に前記第２の不純物領域１６にコンタクトして
いる第１の導電膜２４がキャパシタ２７の記憶ノードに
なっており、複数の前記柱状部１２同士の間の溝を埋め
ている第２の導電膜２６が前記キャパシタ２７の対向電
極になっており、ビット線３２が前記第１の不純物領域
１５にコンタクトしている。
では、半導体基板１１の柱状部１２の先端部に形成され
ている第１の不純物領域１５と前記柱状部１２の基端部
の周囲の前記半導体基板１１に形成されている第２の不
純物領域１６とがトランジスタ２１のソース・ドレイン
になっており、ワード線１７は前記柱状部１２を乗り越
えて延在しており、前記柱状部１２の周囲の側壁を形成
すると共に前記第２の不純物領域１６にコンタクトして
いる第１の導電膜２４がキャパシタ２７の記憶ノードに
なっており、複数の前記柱状部１２同士の間の溝を埋め
ている第２の導電膜２６が前記キャパシタ２７の対向電
極になっており、ビット線３２が前記第１の不純物領域
１５にコンタクトしている。
【０００５】請求項２の半導体メモリの製造方法は、前
記半導体基板１１に塀状の突起部３３を形成し、この突
起部３３の延在方向と交わる方向へこの突起部３３を乗
り越えて前記ワード線１７を延在させ、このワード線１
７のパターン以外の部分の前記突起部３３を除去して前
記柱状部１２を形成する。
記半導体基板１１に塀状の突起部３３を形成し、この突
起部３３の延在方向と交わる方向へこの突起部３３を乗
り越えて前記ワード線１７を延在させ、このワード線１
７のパターン以外の部分の前記突起部３３を除去して前
記柱状部１２を形成する。
【０００６】
【作用】請求項１の半導体メモリでは、トランジスタ２
１とキャパシタ２７との何れもが立体的である。
１とキャパシタ２７との何れもが立体的である。
【０００７】しかも、キャパシタ２７の記憶ノード２４
は柱状部１２の側壁を形成しており、対向電極２６は柱
状部１２同士の間の溝を埋めているので、何れも導電膜
の堆積とエッチバックとで自己整合的に、つまりマスク
工程を経ずに、形成することができる。
は柱状部１２の側壁を形成しており、対向電極２６は柱
状部１２同士の間の溝を埋めているので、何れも導電膜
の堆積とエッチバックとで自己整合的に、つまりマスク
工程を経ずに、形成することができる。
【０００８】また、ビット線３２は柱状部１２の先端部
の第１の不純物領域１５にコンタクトしているので、ビ
ット線３２のコンタクト孔３１が浅い。
の第１の不純物領域１５にコンタクトしているので、ビ
ット線３２のコンタクト孔３１が浅い。
【０００９】請求項１の半導体メモリの製造方法では、
柱状部１２をワード線１７に対して自己整合的に、つま
りマスク工程を経ずに、形成することができる。
柱状部１２をワード線１７に対して自己整合的に、つま
りマスク工程を経ずに、形成することができる。
【００１０】
【実施例】以下、本願の発明の第１及び第２実施例を、
図１〜４を参照しながら説明する。
図１〜４を参照しながら説明する。
【００１１】図１、２が、第１実施例の製造工程を示し
ている。この製造工程では、図１（ａ）及び図２（ａ）
に示す様に、Ｓｉ基板１１の表面を選択的にエッチング
して、高さが１〜２μｍ程度の柱状部１２をまず掘り残
す。そして、柱状部１２の基端部から所定の距離だけ離
間した状態で柱状部１２を取り囲み且つ複数の柱状部１
２同士の間を広がっている素子分離用のＳｉＯ２ 膜１
３を、ＬＯＣＯＳ法によって形成する。
ている。この製造工程では、図１（ａ）及び図２（ａ）
に示す様に、Ｓｉ基板１１の表面を選択的にエッチング
して、高さが１〜２μｍ程度の柱状部１２をまず掘り残
す。そして、柱状部１２の基端部から所定の距離だけ離
間した状態で柱状部１２を取り囲み且つ複数の柱状部１
２同士の間を広がっている素子分離用のＳｉＯ２ 膜１
３を、ＬＯＣＯＳ法によって形成する。
【００１２】次に、図１（ｂ）及び図２（ｂ）に示す様
に、柱状部１２の表面とＳｉＯ２ 膜１３に囲まれてい
るＳｉ基板１１の露出部の表面とに、ゲート酸化膜であ
るＳｉＯ２ 膜１４を形成する。そして、ＳｉＯ２膜１
３をマスクにして不純物をイオン注入することによって
、柱状部１２の先端部と基端部の周囲とに、不純物領域
１５、１６を形成する。これらの不純物領域１５、１６
は、トランジスタのソース・ドレインになる。
に、柱状部１２の表面とＳｉＯ２ 膜１３に囲まれてい
るＳｉ基板１１の露出部の表面とに、ゲート酸化膜であ
るＳｉＯ２ 膜１４を形成する。そして、ＳｉＯ２膜１
３をマスクにして不純物をイオン注入することによって
、柱状部１２の先端部と基端部の周囲とに、不純物領域
１５、１６を形成する。これらの不純物領域１５、１６
は、トランジスタのソース・ドレインになる。
【００１３】その後、不純物をドープした多結晶Ｓｉ膜
１７とＳｉＯ２ 膜１８とを順次に全面に堆積させ、柱
状部１２を乗り越えて延在するワード線のパターンに、
ＳｉＯ２ 膜１８と多結晶Ｓｉ膜１７とを加工する。こ
の加工は、異方性エッチングとその後の等方性エッチン
グとによって行う。
１７とＳｉＯ２ 膜１８とを順次に全面に堆積させ、柱
状部１２を乗り越えて延在するワード線のパターンに、
ＳｉＯ２ 膜１８と多結晶Ｓｉ膜１７とを加工する。こ
の加工は、異方性エッチングとその後の等方性エッチン
グとによって行う。
【００１４】多結晶Ｓｉ膜１７及びＳｉＯ２ 膜１８の
幅は、柱状部１２に対するマスクずれも考慮して、ワー
ド線の延在方向とは垂直な方向における柱状部１２の辺
の長さよりも広い。このため多結晶Ｓｉ膜１７は、一般
には、柱状部１２の全側面を覆っている。従って、ここ
までの工程でトランジスタ２１が完成するが、柱状部１
２の全側面がトランジスタ２１のチャネルになっている
。
幅は、柱状部１２に対するマスクずれも考慮して、ワー
ド線の延在方向とは垂直な方向における柱状部１２の辺
の長さよりも広い。このため多結晶Ｓｉ膜１７は、一般
には、柱状部１２の全側面を覆っている。従って、ここ
までの工程でトランジスタ２１が完成するが、柱状部１
２の全側面がトランジスタ２１のチャネルになっている
。
【００１５】そして、ＳｉＯ２ 膜２２をＣＶＤで全面
に堆積させた後、このＳｉＯ２ 膜２２の全面をエッチ
バックする。この結果、多結晶Ｓｉ膜１７及びＳｉＯ２
膜１８に、ＳｉＯ２ 膜２２から成る側壁が自己整合
的に形成される。またこの時、ＳｉＯ２ 膜１４のうち
でＳｉＯ２ 膜２２等に覆われていない部分もエッチン
グされ、不純物領域１６に対するコンタクト孔２３も自
己整合的に開孔される。
に堆積させた後、このＳｉＯ２ 膜２２の全面をエッチ
バックする。この結果、多結晶Ｓｉ膜１７及びＳｉＯ２
膜１８に、ＳｉＯ２ 膜２２から成る側壁が自己整合
的に形成される。またこの時、ＳｉＯ２ 膜１４のうち
でＳｉＯ２ 膜２２等に覆われていない部分もエッチン
グされ、不純物領域１６に対するコンタクト孔２３も自
己整合的に開孔される。
【００１６】次に、図１（ｃ）及び図２（ｃ）に示す様
に、不純物をドープした多結晶Ｓｉ膜２４を全面に堆積
させた後、この多結晶Ｓｉ膜２４の全面をエッチバック
する。この結果、柱状部１２の周囲に、多結晶Ｓｉ膜２
４から成る側壁が自己整合的に形成される。この多結晶
Ｓｉ膜２４は、コンタクト孔２３を介して不純物領域１
６にコンタクトしており、キャパシタの記憶ノードにな
る。
に、不純物をドープした多結晶Ｓｉ膜２４を全面に堆積
させた後、この多結晶Ｓｉ膜２４の全面をエッチバック
する。この結果、柱状部１２の周囲に、多結晶Ｓｉ膜２
４から成る側壁が自己整合的に形成される。この多結晶
Ｓｉ膜２４は、コンタクト孔２３を介して不純物領域１
６にコンタクトしており、キャパシタの記憶ノードにな
る。
【００１７】その後、ＳｉＯ２ 膜とＳｉＮ膜とＳｉＯ
２ 膜との３層膜であるＯＮＯ膜２５を全面に堆積させ
る。 このＯＮＯ膜２５は、キャパシタ絶縁膜になる。そして
、複数の柱状部１２同士の間の溝を埋め更に柱状部１２
の先端部をも覆う様に、不純物をドープした多結晶Ｓｉ
膜２６を全面に堆積させる。なお、図２（ｃ）において
は、多結晶Ｓｉ膜２６の図示を省略した。
２ 膜との３層膜であるＯＮＯ膜２５を全面に堆積させ
る。 このＯＮＯ膜２５は、キャパシタ絶縁膜になる。そして
、複数の柱状部１２同士の間の溝を埋め更に柱状部１２
の先端部をも覆う様に、不純物をドープした多結晶Ｓｉ
膜２６を全面に堆積させる。なお、図２（ｃ）において
は、多結晶Ｓｉ膜２６の図示を省略した。
【００１８】次に、図１（ｄ）及び図２（ｄ）に示す様
に、柱状部１２の先端部上のＯＮＯ膜２５が露出するま
で、多結晶Ｓｉ膜２６の全面をエッチバックする。ここ
までの工程でキャパシタ２７が完成し、多結晶Ｓｉ膜２
６がキャパシタ２７の対向電極になっている。
に、柱状部１２の先端部上のＯＮＯ膜２５が露出するま
で、多結晶Ｓｉ膜２６の全面をエッチバックする。ここ
までの工程でキャパシタ２７が完成し、多結晶Ｓｉ膜２
６がキャパシタ２７の対向電極になっている。
【００１９】その後、層間絶縁膜２８を全面に堆積させ
、不純物領域１５に達するコンタクト孔３１を層間絶縁
膜２８等に開孔する。なお、コンタクト孔３１は多結晶
Ｓｉ膜１７をも貫通しているので、コンタクト孔３１に
臨む多結晶Ｓｉ膜１７の端面を酸化等によって絶縁化す
る。そして、ビット線３２用の導電膜の堆積及びパター
ニングによって、コンタクト孔３１を介して不純物領域
１５にコンタクトするビット線３２を形成する。なお、
図２（ｄ）においては、多結晶Ｓｉ膜２６と層間絶縁膜
２８との図示を省略した。
、不純物領域１５に達するコンタクト孔３１を層間絶縁
膜２８等に開孔する。なお、コンタクト孔３１は多結晶
Ｓｉ膜１７をも貫通しているので、コンタクト孔３１に
臨む多結晶Ｓｉ膜１７の端面を酸化等によって絶縁化す
る。そして、ビット線３２用の導電膜の堆積及びパター
ニングによって、コンタクト孔３１を介して不純物領域
１５にコンタクトするビット線３２を形成する。なお、
図２（ｄ）においては、多結晶Ｓｉ膜２６と層間絶縁膜
２８との図示を省略した。
【００２０】以上の様にして製造した第１実施例では、
メモリセルを構成しているトランジスタ２１とキャパシ
タ２７との何れもが立体的であり、所謂クロスポイント
セルに近い構成である。従って、メモリセル面積を縮小
して高集積化を実現することができる。
メモリセルを構成しているトランジスタ２１とキャパシ
タ２７との何れもが立体的であり、所謂クロスポイント
セルに近い構成である。従って、メモリセル面積を縮小
して高集積化を実現することができる。
【００２１】また、この様にトランジスタ２１が立体的
であるので、集積度を低下させることなく、ゲート長を
自由に設定することができる。従って、ゲート長を長く
し、サブスレッショルド電流を抑制して、メモリセルの
データ保持特性を向上させることができる。
であるので、集積度を低下させることなく、ゲート長を
自由に設定することができる。従って、ゲート長を長く
し、サブスレッショルド電流を抑制して、メモリセルの
データ保持特性を向上させることができる。
【００２２】図３、４は、第２実施例の製造工程の一部
を示している。この製造工程では、図３（ａ）及び図４
（ａ）に示す様に、第１実施例における柱状部１２の代
りに、塀状の突起部３３をＳｉ基板１１にまず形成する
。そして、素子分離用のＳｉＯ２ 膜膜１３を、突起部
３３を取り囲んではいるが、突起部３３の延在方向の一
部において両側から突起部３３の下へバーズビークが潜
り込む様に形成する。
を示している。この製造工程では、図３（ａ）及び図４
（ａ）に示す様に、第１実施例における柱状部１２の代
りに、塀状の突起部３３をＳｉ基板１１にまず形成する
。そして、素子分離用のＳｉＯ２ 膜膜１３を、突起部
３３を取り囲んではいるが、突起部３３の延在方向の一
部において両側から突起部３３の下へバーズビークが潜
り込む様に形成する。
【００２３】その後、ＳｉＯ２ 膜１３をマスクにして
不純物をイオン注入することによって、突起部３３の先
端部と基端部の周囲とに、第１実施例と同様の不純物領
域１５、１６を形成する。従って、ＳｉＯ２ 膜１３の
バーズビークが突起部３３の下へ潜り込んでいる部分に
は、不純物領域１６が形成されない。
不純物をイオン注入することによって、突起部３３の先
端部と基端部の周囲とに、第１実施例と同様の不純物領
域１５、１６を形成する。従って、ＳｉＯ２ 膜１３の
バーズビークが突起部３３の下へ潜り込んでいる部分に
は、不純物領域１６が形成されない。
【００２４】その後、突起部３３の表面とＳｉＯ２ 膜
１３に囲まれているＳｉ基板１１の露出部の表面とに、
ゲート酸化膜であるＳｉＯ２ 膜１４を形成する。そし
て、不純物をドープした多結晶Ｓｉ膜１７とＳｉＯ２
膜１８とを順次に全面に堆積させ、突起部３３を乗り越
えて延在する複数のワード線のパターンに、ＳｉＯ２
膜１８と多結晶Ｓｉ膜１７とを加工する。
１３に囲まれているＳｉ基板１１の露出部の表面とに、
ゲート酸化膜であるＳｉＯ２ 膜１４を形成する。そし
て、不純物をドープした多結晶Ｓｉ膜１７とＳｉＯ２
膜１８とを順次に全面に堆積させ、突起部３３を乗り越
えて延在する複数のワード線のパターンに、ＳｉＯ２
膜１８と多結晶Ｓｉ膜１７とを加工する。
【００２５】その後、レジスト（図示せず）を全面に塗
布し、Ｏ２ プラズマによる灰化によって、突起部３３
の先端部が露出するまでレジストをエッチバックする。 そして、突起部３３の先端部上のＳｉＯ２ 膜１４をエ
ッチングによって除去する。この時、突起部３３の先端
部上のＳｉＯ２ 膜１８もエッチングされる。しかし、
ＳｉＯ２ 膜１８はＳｉＯ２ 膜１４よりも膜厚が厚い
ので、ＳｉＯ２ 膜１８は膜厚が僅かに薄くなるだけで
ある。
布し、Ｏ２ プラズマによる灰化によって、突起部３３
の先端部が露出するまでレジストをエッチバックする。 そして、突起部３３の先端部上のＳｉＯ２ 膜１４をエ
ッチングによって除去する。この時、突起部３３の先端
部上のＳｉＯ２ 膜１８もエッチングされる。しかし、
ＳｉＯ２ 膜１８はＳｉＯ２ 膜１４よりも膜厚が厚い
ので、ＳｉＯ２ 膜１８は膜厚が僅かに薄くなるだけで
ある。
【００２６】次に、レジストを残したまま、このレジス
トとＳｉＯ２ 膜１８とをマスクにして、突起部３３を
形成しているＳｉをエッチングする。そして、レジスト
を除去すると、図３（ｂ）及び図４（ｂ）に示す様に、
突起部３３が多結晶Ｓｉ膜１７及びＳｉＯ２ 膜１８に
対して自己整合的に切断されて、第１実施例と同様の柱
状部１２が形成される。
トとＳｉＯ２ 膜１８とをマスクにして、突起部３３を
形成しているＳｉをエッチングする。そして、レジスト
を除去すると、図３（ｂ）及び図４（ｂ）に示す様に、
突起部３３が多結晶Ｓｉ膜１７及びＳｉＯ２ 膜１８に
対して自己整合的に切断されて、第１実施例と同様の柱
状部１２が形成される。
【００２７】ここまでの工程でトランジスタ２１が完成
するが、突起部３３が延在していた方向に隣接している
トランジスタ２１同士はＳｉＯ２ 膜１３によっては電
気的に分離されていない。そこで、ＳｉＯ２ 膜１３、
１８をマスクにした不純物のイオン注入によって、トラ
ンジスタ２１同士の間のＳｉ基板１１中にチャネルスト
ッパ３４を形成する。
するが、突起部３３が延在していた方向に隣接している
トランジスタ２１同士はＳｉＯ２ 膜１３によっては電
気的に分離されていない。そこで、ＳｉＯ２ 膜１３、
１８をマスクにした不純物のイオン注入によって、トラ
ンジスタ２１同士の間のＳｉ基板１１中にチャネルスト
ッパ３４を形成する。
【００２８】なお、チャネルストッパ３４の不純物濃度
が１０１３〜１０１４ｃｍ−２程度であるのに対して、
不純物領域１６の不純物濃度は５×１０１５ｃｍ−２程
度である。 従って、チャネルストッパ３４を形成しても、不純物領
域１６のうちでＳｉＯ２ 膜１８等に覆われていない部
分が完全に不純物補償されることはない。
が１０１３〜１０１４ｃｍ−２程度であるのに対して、
不純物領域１６の不純物濃度は５×１０１５ｃｍ−２程
度である。 従って、チャネルストッパ３４を形成しても、不純物領
域１６のうちでＳｉＯ２ 膜１８等に覆われていない部
分が完全に不純物補償されることはない。
【００２９】また、この第２実施例では、上述の第１実
施例と異なり、多結晶Ｓｉ膜１７は柱状部１２の四側面
のうちの二側面しか覆っておらず、残りの二側面はトラ
ンジスタ２１のチャネルにはならない。このため、この
残りの二側面をチャネルとする寄生ＭＯＳトランジスタ
の閾値電圧を高めるために、この残りの二側面にもチャ
ネルストッパ３４を形成してもよい。
施例と異なり、多結晶Ｓｉ膜１７は柱状部１２の四側面
のうちの二側面しか覆っておらず、残りの二側面はトラ
ンジスタ２１のチャネルにはならない。このため、この
残りの二側面をチャネルとする寄生ＭＯＳトランジスタ
の閾値電圧を高めるために、この残りの二側面にもチャ
ネルストッパ３４を形成してもよい。
【００３０】なお、ＤＲＡＭのメモリセルが扱う電荷量
は少ないので、トランジスタ２１は大きな電流駆動能力
を必要としない。従って、この第２実施例の様に柱状部
１２の二側面しかトランジスタ２１のチャネルになって
いなくても、問題はない。
は少ないので、トランジスタ２１は大きな電流駆動能力
を必要としない。従って、この第２実施例の様に柱状部
１２の二側面しかトランジスタ２１のチャネルになって
いなくても、問題はない。
【００３１】その後、多結晶Ｓｉ膜１７、ＳｉＯ２ 膜
１８及び柱状部１２に、ＳｉＯ２ 膜２２から成る側壁
を形成するが、これ以降の工程は上述の第１実施例の場
合と同様に行う。
１８及び柱状部１２に、ＳｉＯ２ 膜２２から成る側壁
を形成するが、これ以降の工程は上述の第１実施例の場
合と同様に行う。
【００３２】
【発明の効果】請求項１の半導体メモリでは、トランジ
スタとキャパシタとの何れもが立体的であり且つキャパ
シタを自己整合的に、つまりマスク工程を経ずに、形成
することができるので、高集積化が可能である。
スタとキャパシタとの何れもが立体的であり且つキャパ
シタを自己整合的に、つまりマスク工程を経ずに、形成
することができるので、高集積化が可能である。
【００３３】また、ビット線のコンタクト孔が浅いので
、ビット線の段差被覆性が良く、信頼性が高い。
、ビット線の段差被覆性が良く、信頼性が高い。
【００３４】請求項２の半導体メモリの製造方法では、
柱状部をワード線に対して自己整合的に、つまりマスク
工程を経ずに、形成することができるので、請求項１の
半導体メモリを更に高集積化することができる。
柱状部をワード線に対して自己整合的に、つまりマスク
工程を経ずに、形成することができるので、請求項１の
半導体メモリを更に高集積化することができる。
【図１】本願の発明の第１実施例の製造工程を順次に示
しており、図２のＩ−Ｉ線に沿う側断面図である。
しており、図２のＩ−Ｉ線に沿う側断面図である。
【図２】第１実施例の製造工程を順次に示す斜視図であ
る。
る。
【図３】第２実施例の製造工程の一部を順次に示す側断
面図である。
面図である。
【図４】第２実施例の製造工程の一部を順次に示す平面
図である。
図である。
１１ Ｓｉ基板
１２ 柱状部
１５ 不純物領域
１６ 不純物領域
１７ 多結晶Ｓｉ膜
２１ トランジスタ
２４ 多結晶Ｓｉ膜
２６ 多結晶Ｓｉ膜
２７ キャパシタ
３２ ビット線
３３ 突起部
Claims (2)
- 【請求項１】トランジスタとキャパシタとでメモリセル
が構成されている半導体メモリにおいて、半導体基板の
柱状部の先端部に形成されている第１の不純物領域と前
記柱状部の基端部の周囲の前記半導体基板に形成されて
いる第２の不純物領域とが前記トランジスタのソース・
ドレインになっており、ワード線は前記柱状部を乗り越
えて延在しており、前記柱状部の周囲の側壁を形成する
と共に前記第２の不純物領域にコンタクトしている第１
の導電膜が前記キャパシタの記憶ノードになっており、
複数の前記柱状部同士の間の溝を埋めている第２の導電
膜が前記キャパシタの対向電極になっており、ビット線
が前記第１の不純物領域にコンタクトしている半導体メ
モリ。 - 【請求項２】前記半導体基板に塀状の突起部を形成し、
この突起部の延在方向と交わる方向へこの突起部を乗り
越えて前記ワード線を延在させ、このワード線のパター
ン以外の部分の前記突起部を除去して前記柱状部を形成
する請求項１記載の半導体メモリの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080835A JP3063203B2 (ja) | 1991-03-19 | 1991-03-19 | 半導体メモリ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080835A JP3063203B2 (ja) | 1991-03-19 | 1991-03-19 | 半導体メモリ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04290468A true JPH04290468A (ja) | 1992-10-15 |
| JP3063203B2 JP3063203B2 (ja) | 2000-07-12 |
Family
ID=13729444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3080835A Expired - Fee Related JP3063203B2 (ja) | 1991-03-19 | 1991-03-19 | 半導体メモリ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063203B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100253295B1 (ko) * | 1997-05-24 | 2000-04-15 | 김영환 | 반도체 소자의 제조방법 |
-
1991
- 1991-03-19 JP JP3080835A patent/JP3063203B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100253295B1 (ko) * | 1997-05-24 | 2000-04-15 | 김영환 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3063203B2 (ja) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2673952B2 (ja) | メモリセル製造方法 | |
| US6204140B1 (en) | Dynamic random access memory | |
| KR100673133B1 (ko) | 반도체 소자의 제조 방법 | |
| US5006910A (en) | Semiconductor memory device and method for producing the same | |
| US6420228B1 (en) | Method for the production of a DRAM cell configuration | |
| US5290726A (en) | DRAM cells having stacked capacitors of fin structures and method of making thereof | |
| JP2000164833A (ja) | メモリセル及びメモリセルを形成するための方法 | |
| KR100673673B1 (ko) | Ｄｒａｍ 셀 장치 및 그 제조 방법 | |
| US20070032033A1 (en) | Connecting structure and method for manufacturing the same | |
| US5843819A (en) | Semiconductor memory device with trench capacitor and method for the production thereof | |
| US6872629B2 (en) | Method of forming a memory cell with a single sided buried strap | |
| KR100335121B1 (ko) | 반도체 메모리 소자 및 그의 제조 방법 | |
| JP3665614B2 (ja) | Ｄｒａｍセル装置の製法 | |
| US7241659B2 (en) | Volatile memory devices and methods for forming same | |
| JP2001185704A (ja) | Ｄｒａｍセルアレイおよびその製造方法 | |
| JPH05218329A (ja) | 半導体装置とその製造方法 | |
| JP3190659B2 (ja) | 半導体メモリ及びその製造方法 | |
| JP3063203B2 (ja) | 半導体メモリ及びその製造方法 | |
| JPH05110019A (ja) | 半導体メモリ装置 | |
| JPH05211312A (ja) | Ｄｒａｍセルの製造方法 | |
| JPH0834303B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH08274275A (ja) | 半導体装置およびその製造方法 | |
| JP3685997B2 (ja) | 集積回路装置に適した凹部を備えた基板及びその製造方法 | |
| CN117529103B (zh) | 半导体结构及其形成方法 | |
| JPH05226603A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |