JPH04287997A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH04287997A JPH04287997A JP1528891A JP1528891A JPH04287997A JP H04287997 A JPH04287997 A JP H04287997A JP 1528891 A JP1528891 A JP 1528891A JP 1528891 A JP1528891 A JP 1528891A JP H04287997 A JPH04287997 A JP H04287997A
- Authority
- JP
- Japan
- Prior art keywords
- board
- substrate
- integrated circuit
- hybrid integrated
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 36
- 239000003990 capacitor Substances 0.000 abstract description 13
- 239000004020 conductor Substances 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【産業上の利用分野】本発明は、回路部品の増設を可能
とした混成集積回路に関するものである。
とした混成集積回路に関するものである。
【０００２】
【従来の技術】図６は従来の混成集積回路の外観を示す
上面図、図７は、図６の一部分を示す等価回路図である
。これらの図において、１は放熱板、２はこの放熱板１
上に載置された本体基板（第１の基板）、４〜１６はこ
の第１の基板２上に形成された回路部品で、４はコンデ
ンサ、５は抵抗体、８は導体パタ−ン、９はコンデンサ
、１０はトランジスタ、１１はワイヤ、１２，１３はコ
ンデンサ、１４は抵抗体、１５，１６はリ−ドである。
上面図、図７は、図６の一部分を示す等価回路図である
。これらの図において、１は放熱板、２はこの放熱板１
上に載置された本体基板（第１の基板）、４〜１６はこ
の第１の基板２上に形成された回路部品で、４はコンデ
ンサ、５は抵抗体、８は導体パタ−ン、９はコンデンサ
、１０はトランジスタ、１１はワイヤ、１２，１３はコ
ンデンサ、１４は抵抗体、１５，１６はリ−ドである。
【０００３】次に、動作について説明する。図７に示す
等価回路は、図６に示すように、第１の基板２上にトラ
ンジスタ１０がダイボンドされ、さらにワイヤ１１によ
り第１の基板２上の導体パタ−ン８にワイヤボンドされ
る。次に、コンデンサ９，１２，１３がはんだ付けされ
る。次に、放熱板１上に各部品の搭載の終了した第１の
基板２が半田により融着される。最後に、リ−ド１５，
１６が第１の基板２上にはんだ付けされる。第１の基板
２のパタ−ンは、あらかじめ決められたサイズ内に導体
により構成されている。
等価回路は、図６に示すように、第１の基板２上にトラ
ンジスタ１０がダイボンドされ、さらにワイヤ１１によ
り第１の基板２上の導体パタ−ン８にワイヤボンドされ
る。次に、コンデンサ９，１２，１３がはんだ付けされ
る。次に、放熱板１上に各部品の搭載の終了した第１の
基板２が半田により融着される。最後に、リ−ド１５，
１６が第１の基板２上にはんだ付けされる。第１の基板
２のパタ−ンは、あらかじめ決められたサイズ内に導体
により構成されている。
【０００４】
【発明が解決しようとする課題】従来の混成集積回路は
、以上のように構成されており、図７に一点鎖線で示す
ように、コンデンサ４，抵抗体５からなるフィ−ドバッ
ク回路の追加が必要となった場合、図６の上面図から見
て、第１の基板２上に配線および部品を搭載することは
種々の制約から困難であり、これには第１の基板２の面
積を大きくしなければならないなどの問題点があった。
、以上のように構成されており、図７に一点鎖線で示す
ように、コンデンサ４，抵抗体５からなるフィ−ドバッ
ク回路の追加が必要となった場合、図６の上面図から見
て、第１の基板２上に配線および部品を搭載することは
種々の制約から困難であり、これには第１の基板２の面
積を大きくしなければならないなどの問題点があった。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、第１の基板の面積を増加するこ
となく、搭載部品を増加することができる混成集積回路
を得ることを目的とする。
ためになされたもので、第１の基板の面積を増加するこ
となく、搭載部品を増加することができる混成集積回路
を得ることを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る混成集積回
路は、母体となる第１の基板上に、この第１の基板上に
形成された回路部品の上部空間に所定の電極部を備えた
第２の基板を配置し、この第２の基板上に所要の回路部
品を搭載するとともに、前記電極部を前記第１の基板上
の所要パタ−ンに接続して構成したものである。
路は、母体となる第１の基板上に、この第１の基板上に
形成された回路部品の上部空間に所定の電極部を備えた
第２の基板を配置し、この第２の基板上に所要の回路部
品を搭載するとともに、前記電極部を前記第１の基板上
の所要パタ−ンに接続して構成したものである。
【０００７】
【作用】本発明においては、母体となる第１の基板上の
上部空間を利用して第２の基板を配置し、この第２の基
板上に回路部品の一部を搭載するようにしたことから、
基板サイズを大きくすることなく、搭載部品を増加する
ことができる。
上部空間を利用して第２の基板を配置し、この第２の基
板上に回路部品の一部を搭載するようにしたことから、
基板サイズを大きくすることなく、搭載部品を増加する
ことができる。
【０００８】
【実施例】以下、本発明の一実施例を図について説明す
る。図１〜図４は本発明の一実施例を示すもので、図１
（ａ）は本発明の混成集積回路の外観を示す上面図、図
１（ｂ）は、図１（ａ）のＸ−Ｘ線による断面図である
。また、図２（ａ），（ｂ），および（ｃ）は、第２の
基板の上面図，正面図，および側面図、図３は、図１の
外観を示す斜視図、図４は、図１の等価回路図である。
る。図１〜図４は本発明の一実施例を示すもので、図１
（ａ）は本発明の混成集積回路の外観を示す上面図、図
１（ｂ）は、図１（ａ）のＸ−Ｘ線による断面図である
。また、図２（ａ），（ｂ），および（ｃ）は、第２の
基板の上面図，正面図，および側面図、図３は、図１の
外観を示す斜視図、図４は、図１の等価回路図である。
【０００９】これらの図において、１は放熱板、２はこ
の放熱板１上に載置された本体基板（以下、第１の基板
という）で、所要のパタ−ンが形成されている。３はこ
の第１の基板２上に融着された回路部品の上部空間に配
設された第２の基板、４，５，および６はこの第２の基
板３上に形成されたコンデンサ，印刷された抵抗体，お
よび導体パタ−ンである。７は前記第２の基板３に図２
のように設けられた２対の電極部、８は導体パタ−ン、
９，１２，１３はコンデンサ、１０はトランジスタ、１
４は抵抗体、１５，１６はリ−ドである。
の放熱板１上に載置された本体基板（以下、第１の基板
という）で、所要のパタ−ンが形成されている。３はこ
の第１の基板２上に融着された回路部品の上部空間に配
設された第２の基板、４，５，および６はこの第２の基
板３上に形成されたコンデンサ，印刷された抵抗体，お
よび導体パタ−ンである。７は前記第２の基板３に図２
のように設けられた２対の電極部、８は導体パタ−ン、
９，１２，１３はコンデンサ、１０はトランジスタ、１
４は抵抗体、１５，１６はリ−ドである。
【００１０】図４の等価回路は、図１の外観を示す上面
図におにて、あらかじめ導体パタ−ン８が印刷された第
１の基板２上にトランジスタ１０がダイボンドおよびワ
イヤボンドされる。次に、コンデンサ９，１２，１３が
はんだ付けされ、さらに、放熱板１上に第１の基板２が
はんだにより融着される。
図におにて、あらかじめ導体パタ−ン８が印刷された第
１の基板２上にトランジスタ１０がダイボンドおよびワ
イヤボンドされる。次に、コンデンサ９，１２，１３が
はんだ付けされ、さらに、放熱板１上に第１の基板２が
はんだにより融着される。
【００１１】図４の等価回路上のコンデンサ４と抵抗体
５からなるフィ−ドバック回路は、図２に示すように、
第２の基板３上に印刷された導体パタ−ン６上にコンデ
ンサ４がはんだ付けされ、あらかじめ第２の基板３上に
印刷された抵抗体５とにより構成されている。第２の基
板３は、第１の基板２上のトランジスタ１０の上部空間
に構成され、第２の基板３の両側の電極部７は、第１の
基板２上の導体パタ−ン８とはんだ付けされ、最後にリ
−ド１５，１６が第１の基板２上の導体パタ−ン８には
んだ付けされている。
５からなるフィ−ドバック回路は、図２に示すように、
第２の基板３上に印刷された導体パタ−ン６上にコンデ
ンサ４がはんだ付けされ、あらかじめ第２の基板３上に
印刷された抵抗体５とにより構成されている。第２の基
板３は、第１の基板２上のトランジスタ１０の上部空間
に構成され、第２の基板３の両側の電極部７は、第１の
基板２上の導体パタ−ン８とはんだ付けされ、最後にリ
−ド１５，１６が第１の基板２上の導体パタ−ン８には
んだ付けされている。
【００１２】なお、上記実施例では、第２の基板３の上
面にコンデンサ４と抵抗体５を構成したが、図５（ａ）
〜（ｄ）に示すように、第２の基板３の裏面側に構成し
ても、上記実施例と同様の効果を奏する。
面にコンデンサ４と抵抗体５を構成したが、図５（ａ）
〜（ｄ）に示すように、第２の基板３の裏面側に構成し
ても、上記実施例と同様の効果を奏する。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
混成集積回路を構成する回路部品の一部を、本体基板上
に形成された回路部品の上部空間に配置された第２の基
板上に形成したので、基板サイズを大きくすることなく
、所望の回路部品の配線が可能となる効果が得られる。
混成集積回路を構成する回路部品の一部を、本体基板上
に形成された回路部品の上部空間に配置された第２の基
板上に形成したので、基板サイズを大きくすることなく
、所望の回路部品の配線が可能となる効果が得られる。
【図１】本発明の一実施例による混成集積回路を示す図
である。
である。
【図２】本発明の第２の基板の詳細を示す図である。
【図３】図１の斜視図である。
【図４】図１の等価回路図である。
【図５】本発明の他の実施例を示す第２の基板の詳細図
である。
である。
【図６】従来の混成集積回路を示す上面図である。
【図７】図６の等価回路図である。
１ 放熱板
２ 第１の基板
３ 第２の基板
４ コンデンサ
５ 抵抗体
６ 導体パタ−ン
８ 導体パタ−ン
９ コンデンサ
１０ トランジスタ
Claims (1)
- 【請求項１】 放熱板上に載置された本体基板上に多
数の回路部品を融着してなる混成集積回路において、前
記本体基板上の回路部品の上部空間に所定の電極部を備
えた第２の基板を配置し、前記第２の基板上に所要の回
路部品を搭載するとともに、前記電極部と前記本体基板
の所要のパタ−ンとを接続したことを特徴とする混成集
積回路。 【０００１】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1528891A JPH04287997A (ja) | 1991-02-06 | 1991-02-06 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1528891A JPH04287997A (ja) | 1991-02-06 | 1991-02-06 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287997A true JPH04287997A (ja) | 1992-10-13 |
Family
ID=11884665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1528891A Pending JPH04287997A (ja) | 1991-02-06 | 1991-02-06 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287997A (ja) |
-
1991
- 1991-02-06 JP JP1528891A patent/JPH04287997A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1174433A (ja) | 半導体装置 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JP2570336B2 (ja) | ハイブリッド集積回路装置 | |
| JP2734318B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH04287997A (ja) | 混成集積回路 | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JP2641912B2 (ja) | 格子配列形半導体素子パッケージ | |
| JPH0582936A (ja) | リードレス部品搭載基板の電気回路 | |
| JP2646710B2 (ja) | Ｓｏｐ型ｓｍｄの両面実装プリント板 | |
| JPH05144996A (ja) | 表面実装型半導体装置 | |
| JPH0366101A (ja) | 電気回路部品 | |
| JPH0645494A (ja) | 半導体集積回路用パッケージ | |
| JPH0710516Y2 (ja) | 混成集積回路基板モジュール | |
| JPH0732054Y2 (ja) | サーマルヘッドの給電線接続構造 | |
| JPH0119395Y2 (ja) | ||
| JPS6457671U (ja) | ||
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPS6380543A (ja) | 集積回路装置 | |
| JP2000124576A (ja) | 回路基板 | |
| JPH0338845A (ja) | 混成集積回路 | |
| JPH07169904A (ja) | 回路部品付き表面実装形半導体パッケージ | |
| JPH04111460A (ja) | 混成集積回路装置 | |
| JPH0575003A (ja) | 半導体装置の実装構造 | |
| JPH01208874A (ja) | Ｌｅｄヘッド |