JPH04287025A - Thin-film transistor substrate and production thereof as well as liquid crystal display panel and liquid crystal display device - Google Patents

Thin-film transistor substrate and production thereof as well as liquid crystal display panel and liquid crystal display device

Info

Publication number
JPH04287025A
JPH04287025A JP3051585A JP5158591A JPH04287025A JP H04287025 A JPH04287025 A JP H04287025A JP 3051585 A JP3051585 A JP 3051585A JP 5158591 A JP5158591 A JP 5158591A JP H04287025 A JPH04287025 A JP H04287025A
Authority
JP
Japan
Prior art keywords
film
anodic
liquid crystal
crystal display
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3051585A
Other languages
Japanese (ja)
Inventor
Hideaki Yamamoto
英明 山本
Haruo Matsumaru
松丸 治男
Kazuo Shirohashi
白橋 和男
Yuka Matsukawa
松川 由佳
Akira Sasano
晃 笹野
Hideaki Taniguchi
秀明 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3051585A priority Critical patent/JPH04287025A/en
Publication of JPH04287025A publication Critical patent/JPH04287025A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To reduce the production cost and to surely form an anodic-oxidized film on a film to be anodic-oxidized as well as to prevent the disconnection of the anodic- oxidized film by gradually increasing the film thickness at the end between the terminals of the anodic-oxidized film. CONSTITUTION:The part to be anodic-oxidized of a lower transparent glass substrate SUB 1 formed with a 2nd conductive film g<2> is immersed into a anodic-oxidizing liquid AOL and an electrode ELC is provided opposite to the lower transparent glass substrate SUB 1. An anodic oxidation power source AOP is connected to the 2nd conductive film g<2> and the electrode ELC and an anodic oxidation voltage is impressed thereto, by which the part of the 2nd conductive film g<2> immersed in the anodic- oxidizing liquid AOL is anodic-oxidized and the anodic-oxidized film AOF is provided on a scanning signal line GL and a gate electrode. The anodic oxidation voltage is first increased from 0V in such a manner that the anodic oxidation current density attains 0.5A/cm<2>. The anodic-oxidizing liquid AOL is then removed from the bottom of the anodic oxidation tank AOV in such a manner that the liquid level LVL of the anodic-oxidizing liquid AOL falls at 0.25mm/min.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は信号線の端子部以外の
表面に陽極酸化膜を有する薄膜トランジスタ基板、特に
薄膜トランジスタを使用したアクティブ・マトリクス方
式の液晶表示装置等に使用する薄膜トランジスタ基板お
よびその製造方法ならびに液晶表示パネルおよび液晶表
示装置に関する。
[Industrial Application Field] This invention relates to a thin film transistor substrate having an anodic oxide film on the surface other than the terminal portion of a signal line, particularly a thin film transistor substrate used in an active matrix type liquid crystal display device using thin film transistors, and a method for manufacturing the same. and a liquid crystal display panel and a liquid crystal display device.

【0002】0002

【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子(スイッチング素子)を設
けたものである。各画素における液晶は理論的には常時
駆動(デューティ比1.0)されているので、時分割駆
動方式を採用している、いわゆる単純マトリクス方式と
比べてアクティブ方式はコントラストが良く、特にカラ
ー液晶表示装置では欠かせない技術となりつつある。ス
イッチング素子として代表的なものとしては薄膜トラン
ジスタ(TFT)がある。
2. Description of the Related Art An active matrix liquid crystal display device includes a nonlinear element (switching element) corresponding to each of a plurality of pixel electrodes arranged in a matrix. Theoretically, the liquid crystal in each pixel is constantly driven (duty ratio 1.0), so the active method has better contrast than the so-called simple matrix method, which uses a time-division drive method, especially for color LCDs. It is becoming an indispensable technology for display devices. A typical switching element is a thin film transistor (TFT).

【0003】図14は従来の走査信号線の端子部以外の
表面に陽極酸化膜を有する薄膜トランジスタ基板の製造
方法を説明するための概略図である。従来、液晶表示装
置の下部透明ガラス基板SUB1上に形成された走査信
号線GLを構成するアルミニウムからなる導電膜g2を
陽極酸化して、陽極酸化膜AOFを形成するには、まず
導電膜g2の陽極酸化しない部分すなわち端子部にホト
レジストRSTを設け、この下部透明ガラス基板SUB
1を陽極酸化槽AOVに入れられた陽極酸化液AOL中
に浸漬し、下部透明ガラス基板SUB1に対向して白金
からなる電極ELCを設け、導電膜g2と電極ELCと
に陽極酸化電源AOPを接続し、陽極酸化電圧を印加す
ることにより、導電膜g2のホトレジストRSTが形成
されていない部分を陽極酸化する。
FIG. 14 is a schematic diagram for explaining a conventional method of manufacturing a thin film transistor substrate having an anodic oxide film on the surface other than the terminal portion of the scanning signal line. Conventionally, in order to form an anodic oxide film AOF by anodizing the conductive film g2 made of aluminum forming the scanning signal line GL formed on the lower transparent glass substrate SUB1 of the liquid crystal display device, first the conductive film g2 is anodized. A photoresist RST is provided on the part that is not anodized, that is, the terminal part, and this lower transparent glass substrate SUB
1 is immersed in an anodizing solution AOL placed in an anodizing tank AOV, an electrode ELC made of platinum is provided facing the lower transparent glass substrate SUB1, and an anodizing power source AOP is connected to the conductive film g2 and the electrode ELC. Then, by applying an anodic oxidation voltage, the portion of the conductive film g2 where the photoresist RST is not formed is anodized.

【0004】図15は従来の他の薄膜トランジスタ基板
の製造方法を説明するための概略図である。この製造方
法においては、まず導電膜g2が形成された下部透明ガ
ラス基板SUB1の陽極酸化すべき部分のみを陽極酸化
液AOL中に浸漬し、下部透明ガラス基板SUB1に対
向して白金からなる電極ELCを設け、導電膜g2と電
極ELCとに陽極酸化電源AOPを接続し、陽極酸化電
圧を印加することにより、導電膜g2の陽極酸化液AO
L中に浸漬された部分を陽極酸化する。
FIG. 15 is a schematic diagram for explaining another conventional method of manufacturing a thin film transistor substrate. In this manufacturing method, first, only the portion to be anodized of the lower transparent glass substrate SUB1 on which the conductive film g2 is formed is immersed in an anodic oxidation solution AOL, and an electrode ELC made of platinum is placed opposite the lower transparent glass substrate SUB1. By connecting the anodizing power supply AOP to the conductive film g2 and the electrode ELC and applying an anodizing voltage, the anodic oxidation solution AO of the conductive film g2 is
Anodize the part immersed in L.

【0005】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、たとえば「冗
長構成を採用した12.5型アクティブ・マトリクス方
式カラー液晶ディスプレイ」、日経エレクトロニクス、
頁193〜210、1986年12月15日、日経マグ
ロウヒル社発行、で知られている。
[0005] An active matrix type liquid crystal display device using thin film transistors is, for example, ``12.5-inch active matrix type color liquid crystal display employing redundant configuration'', Nikkei Electronics, Inc.
Pages 193-210, December 15, 1986, published by Nikkei McGraw-Hill.

【0006】[0006]

【発明が解決しようとする課題】図14によって説明し
た薄膜トランジスタ基板の製造方法においては、ホトレ
ジストRSTを形成するから、ホトリソグラフィ工程が
必要であるから、製造コストが高価になる。また、導電
膜g2の陽極酸化すべき部分にホトレジストRSTが残
存しているときには、その部分の導電膜g2上には陽極
酸化膜AOFが形成されないから、もし走査信号線GL
のこの部分が映像信号線と交差すると、走査信号線GL
と映像信号線とが短絡することがある。さらに、陽極酸
化を行なっている間に導電膜g2の陽極酸化すべき部分
に残存していたホトレジストRSTが何らかの原因で除
去されると、その部分に大きな電流が流れるから、導電
膜g2がジュール熱のために断線することがある。
In the method for manufacturing a thin film transistor substrate explained with reference to FIG. 14, since a photoresist RST is formed, a photolithography process is required, resulting in high manufacturing costs. Further, when the photoresist RST remains in the portion of the conductive film g2 to be anodized, the anodic oxide film AOF is not formed on that portion of the conductive film g2.
When this part crosses the video signal line, the scanning signal line GL
and the video signal line may be short-circuited. Furthermore, if the photoresist RST remaining in the part of the conductive film g2 to be anodized is removed for some reason during the anodization, a large current will flow in that part, and the conductive film g2 will be heated by Joule heat. The wire may be disconnected due to

【0007】また、図15によって説明した薄膜トラン
ジスタ基板の製造方法においては、振動や風によって陽
極酸化液AOLの液面が揺らぐから、導電膜g2の陽極
酸化膜AOFが形成されていない部分に陽極酸化液AO
Lが触れることがあり、この場合にはその部分に大きな
電流が流れるから、導電膜g2がジュール熱のために断
線することがある。
In addition, in the method for manufacturing a thin film transistor substrate explained with reference to FIG. 15, since the liquid level of the anodic oxide liquid AOL fluctuates due to vibrations and wind, the anodic oxidation is performed on the part of the conductive film g2 where the anodic oxide film AOF is not formed. liquid AO
L may come into contact with the conductive film g2, and in this case, a large current flows through that portion, and the conductive film g2 may break due to Joule heat.

【0008】この発明は上述の課題を解決するためにな
されたもので、製造コストが安価であり、被陽極酸化膜
上に確実に陽極酸化膜を形成することができ、被陽極酸
化膜が断線することがない薄膜トランジスタ基板および
その製造方法ならびに液晶表示パネルおよび液晶表示装
置を提供することを目的とする。
The present invention was made to solve the above-mentioned problems, and the manufacturing cost is low, an anodized film can be reliably formed on a film to be anodized, and the film to be anodized is not disconnected. It is an object of the present invention to provide a thin film transistor substrate, a method for manufacturing the same, a liquid crystal display panel, and a liquid crystal display device that do not require the following steps.

【0009】[0009]

【課題を解決するための手段】この目的を達成するため
、この発明においては、基板上に形成された信号線の端
子部以外の表面に陽極酸化膜を設けた薄膜トランジスタ
基板において、上記陽極酸化膜の上記端子側の端部の膜
厚を徐々に増加する。
[Means for Solving the Problems] In order to achieve this object, the present invention provides a thin film transistor substrate in which an anodic oxide film is provided on a surface other than the terminal portion of a signal line formed on the substrate. Gradually increase the film thickness at the end on the terminal side.

【0010】また、基板上に形成された信号線の端子部
以外の表面に陽極酸化膜を設け、上記陽極酸化膜の上記
端子側の端部の膜厚を徐々に増加した薄膜トランジスタ
基板を製造する方法において、上記陽極酸化膜を形成す
る際に、陽極酸化液の液面を上記基板に対して相対的に
下げる。
[0010] Also, a thin film transistor substrate is manufactured in which an anodic oxide film is provided on the surface of the signal line formed on the substrate other than the terminal part, and the film thickness of the anodic oxide film is gradually increased at the end of the anodic oxide film on the terminal side. In the method, when forming the anodic oxide film, the liquid level of the anodic oxidation solution is lowered relative to the substrate.

【0011】さらに、液晶表示パネルにおいて、基板上
に形成された信号線の端子部以外の表面に陽極酸化膜を
設け、上記陽極酸化膜の上記端子側の端部の膜厚を徐々
に増加した薄膜トランジスタ基板を設ける。
Furthermore, in the liquid crystal display panel, an anodic oxide film is provided on the surface of the signal line formed on the substrate other than the terminal part, and the film thickness of the anodic oxide film at the end on the terminal side is gradually increased. A thin film transistor substrate is provided.

【0012】また、液晶表示装置において、基板上に形
成された信号線の端子部以外の表面に陽極酸化膜を設け
、上記陽極酸化膜の上記端子側の端部の膜厚を徐々に増
加した薄膜トランジスタ基板を有する液晶表示パネルと
、上記液晶表示パネルに映像信号を与えるための映像信
号駆動回路と、上記液晶表示パネルに走査信号を与える
ための走査回路と、上記映像信号駆動回路、上記走査回
路に上記液晶表示パネル用の情報を与えるための制御回
路とを設ける。
Furthermore, in the liquid crystal display device, an anodic oxide film is provided on the surface of the signal line formed on the substrate other than the terminal part, and the film thickness of the anodic oxide film at the end on the terminal side is gradually increased. A liquid crystal display panel having a thin film transistor substrate, a video signal drive circuit for providing a video signal to the liquid crystal display panel, a scanning circuit for providing a scanning signal to the liquid crystal display panel, the video signal drive circuit, and the scanning circuit. and a control circuit for providing information for the liquid crystal display panel.

【0013】[0013]

【作用】この薄膜トランジスタ基板およびその製造方法
ならびに液晶表示パネルおよび液晶表示装置においては
、ホトレジストを形成する必要がないから、ホトリソグ
ラフィ工程が不要であり、また被陽極酸化膜に確実に陽
極酸化膜を形成することができ、さらに陽極酸化液の液
面が揺らいだとしても、被陽極酸化膜の陽極酸化膜が形
成されていない部分に陽極酸化液が触れることがない。
[Function] In this thin film transistor substrate, its manufacturing method, liquid crystal display panel, and liquid crystal display device, there is no need to form a photoresist, so there is no need for a photolithography process, and the anodic oxide film is reliably formed on the film to be anodized. Furthermore, even if the liquid level of the anodic oxidation solution fluctuates, the anodic oxidation solution will not come into contact with the portion of the film to be anodized where the anodic oxide film is not formed.

【0014】[0014]

【実施例】以下、この発明の構成について、アクティブ
・マトリクス方式のカラー液晶表示装置の薄膜トランジ
スタ基板、液晶表示パネルにこの発明を適用した実施例
とともに説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of the present invention will be described below along with examples in which the present invention is applied to a thin film transistor substrate and a liquid crystal display panel of an active matrix color liquid crystal display device.

【0015】なお、液晶表示装置を説明するための全図
において、同一機能を有するものは同一符号を付け、そ
の繰り返しの説明は省略する。
In all the drawings for explaining the liquid crystal display device, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.

【0016】図2はこの発明が適用されるアクティブ・
マトリクス方式カラー液晶表示装置の一画素とその周辺
を示す平面図、図3は図2の3−3切断線における断面
と表示パネルのシール部付近の断面を示す図、図4は図
2の4−4切断線における断面図である。また、図7(
要部平面図)には図2に示す画素を複数配置したときの
平面図を示す。
FIG. 2 shows an active system to which this invention is applied.
A plan view showing one pixel and its surroundings of a matrix color liquid crystal display device. FIG. 3 is a cross-sectional view taken along section line 3-3 in FIG. 2 and a cross-sectional view near the seal portion of the display panel. FIG. It is a sectional view taken along the -4 cutting line. Also, Figure 7 (
2 shows a plan view when a plurality of pixels shown in FIG. 2 are arranged.

【0017】(画素配置)図2に示すように、各画素は
隣接する2本の走査信号線(ゲート信号線または水平信
号線)GLと、隣接する2本の映像信号線(ドレイン信
号線または垂直信号線)DLとの交差領域内(4本の信
号線で囲まれた領域内)に配置されている。各画素は薄
膜トランジスタTFT、透明画素電極ITO1および保
持容量素子Caddを含む。走査信号線GLは列方向に
延在し、行方向に複数本配置されている。映像信号線D
Lは行方向に延在し、列方向に複数本配置されている。
(Pixel Arrangement) As shown in FIG. 2, each pixel is connected to two adjacent scanning signal lines (gate signal lines or horizontal signal lines) GL and two adjacent video signal lines (drain signal lines or horizontal signal lines). (vertical signal line) DL (in the area surrounded by four signal lines). Each pixel includes a thin film transistor TFT, a transparent pixel electrode ITO1, and a storage capacitor element Cadd. The scanning signal lines GL extend in the column direction, and a plurality of scanning signal lines GL are arranged in the row direction. Video signal line D
L extends in the row direction, and a plurality of L's are arranged in the column direction.

【0018】(表示部断面全体構造)図3に示すように
、液晶LCを基準に下部透明ガラス基板SUB1側には
薄膜トランジスタTFTおよび透明画素電極ITO1が
形成され、上部透明ガラス基板SUB2側にはカラーフ
ィルタFIL、遮光用ブラックマトリクスパターンを形
成する遮光膜BMが形成されている。下部透明ガラス基
板SUB1はたとえば1.1mm程度の厚さで構成され
ている。また、透明ガラス基板SUB1、SUB2の両
面にはディップ処理等によって形成された酸化シリコン
膜SIOが設けられている。このため、透明ガラス基板
SUB1、SUB2の表面に鋭い傷があったとしても、
鋭い傷を酸化シリコン膜SIOで覆うことができるので
、走査信号線GL、カラーフィルタFILが損傷するの
を有効に防止することができる。
(Overall cross-sectional structure of display section) As shown in FIG. 3, a thin film transistor TFT and a transparent pixel electrode ITO1 are formed on the lower transparent glass substrate SUB1 side with respect to the liquid crystal LC, and a color electrode is formed on the upper transparent glass substrate SUB2 side. A filter FIL and a light shielding film BM forming a light shielding black matrix pattern are formed. The lower transparent glass substrate SUB1 has a thickness of, for example, about 1.1 mm. Further, silicon oxide films SIO formed by dipping treatment or the like are provided on both surfaces of the transparent glass substrates SUB1 and SUB2. Therefore, even if there are sharp scratches on the surface of the transparent glass substrates SUB1 and SUB2,
Since sharp scratches can be covered with the silicon oxide film SIO, damage to the scanning signal line GL and color filter FIL can be effectively prevented.

【0019】図3の中央部は一画素部分の断面を示して
いるが、左側は透明ガラス基板SUB1、SUB2の左
側縁部分で外部引出配線の存在する部分の断面を示して
おり、右側は透明ガラス基板SUB1、SUB2の右側
縁部分で外部引出配線の存在しない部分の断面を示して
いる。
The center part of FIG. 3 shows a cross section of one pixel, the left side shows a cross section of the left edge of the transparent glass substrates SUB1 and SUB2 where external lead wiring is present, and the right side shows a cross section of the transparent glass substrate SUB1, SUB2. A cross section of the right edge portion of the glass substrates SUB1 and SUB2 where no external lead wiring is present is shown.

【0020】図3の左側、右側のそれぞれに示すシール
材SLは液晶LCを封止するように構成されており、液
晶封入口(図示せず)を除く透明ガラス基板SUB1、
SUB2の縁周囲全体に沿って形成されている。シール
材SLはたとえばエポキシ樹脂で形成されている。
The sealing material SL shown on the left and right sides of FIG. 3 is configured to seal the liquid crystal LC, and includes the transparent glass substrate SUB1, excluding the liquid crystal sealing opening (not shown).
It is formed along the entire periphery of the SUB2. The sealing material SL is made of, for example, epoxy resin.

【0021】上部透明ガラス基板SUB2側の共通透明
画素電極ITO2は、少なくとも一個所において、銀ペ
ースト材SILによって下部透明ガラス基板SUB1側
に形成された外部引出配線に接続されている。この外部
引出配線はゲート電極GT、ソース電極SD1、ドレイ
ン電極SD2のそれぞれと同一製造工程で形成される。
The common transparent pixel electrode ITO2 on the side of the upper transparent glass substrate SUB2 is connected at least in one place to an external lead wiring formed on the side of the lower transparent glass substrate SUB1 by means of a silver paste material SIL. This external lead wiring is formed in the same manufacturing process as each of the gate electrode GT, source electrode SD1, and drain electrode SD2.

【0022】配向膜ORI1、ORI2、透明画素電極
ITO1、共通透明画素電極ITO2、保護膜PSV1
、PSV2、絶縁膜GIのそれぞれの層は、シール材S
Lの内側に形成される。偏光板POL1、POL2はそ
れぞれ下部透明ガラス基板SUB1、上部透明ガラス基
板SUB2の外側の表面に形成されている。
Orientation films ORI1, ORI2, transparent pixel electrode ITO1, common transparent pixel electrode ITO2, protective film PSV1
, PSV2, and the insulating film GI are each made of a sealing material S.
Formed inside L. The polarizing plates POL1 and POL2 are formed on the outer surfaces of the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2, respectively.

【0023】液晶LCは液晶分子の向きを設定する下部
配向膜ORI1と上部配向膜ORI2との間に封入され
、シール部SLによってシールされている。
The liquid crystal LC is sealed between a lower alignment film ORI1 and an upper alignment film ORI2 that set the orientation of liquid crystal molecules, and is sealed by a sealing portion SL.

【0024】下部配向膜ORI1は下部透明ガラス基板
SUB1側の保護膜PSV1の上部に形成される。
The lower alignment film ORI1 is formed on the protective film PSV1 on the lower transparent glass substrate SUB1 side.

【0025】上部透明ガラス基板SUB2の内側(液晶
LC側)の表面には、遮光膜BM、カラーフィルタFI
L、保護膜PSV2、共通透明画素電極ITO2(CO
M)および上部配向膜ORI2が順次積層して設けられ
ている。
A light shielding film BM and a color filter FI are provided on the inner surface (liquid crystal LC side) of the upper transparent glass substrate SUB2.
L, protective film PSV2, common transparent pixel electrode ITO2 (CO
M) and an upper alignment film ORI2 are sequentially stacked.

【0026】この液晶表示装置は下部透明ガラス基板S
UB1側、上部透明ガラス基板SUB2側のそれぞれの
層を別々に形成し、その後上下透明ガラス基板SUB1
、SUB2を重ね合わせ、両者間に液晶LCを封入する
ことによって組み立てられる。
This liquid crystal display device has a lower transparent glass substrate S.
The layers on the UB1 side and the upper transparent glass substrate SUB2 side are formed separately, and then the upper and lower transparent glass substrates SUB1 are formed.
, SUB2 are stacked on top of each other and a liquid crystal LC is sealed between them.

【0027】(薄膜トランジスタTFT)薄膜トランジ
スタTFTは、ゲート電極GTに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくなり
、バイアスを零にすると、チャネル抵抗は大きくなるよ
うに動作する。
(Thin Film Transistor TFT) The thin film transistor TFT operates such that when a positive bias is applied to the gate electrode GT, the channel resistance between the source and drain becomes small, and when the bias is reduced to zero, the channel resistance becomes large.

【0028】各画素の薄膜トランジスタTFTは、画素
内において2つ(複数)に分割され、薄膜トランジスタ
(分割薄膜トランジスタ)TFT1およびTFT2で構
成されている。薄膜トランジスタTFT1、TFT2の
それぞれは実質的に同一サイズ(チャネル長、幅が同じ
)で構成されている。この分割された薄膜トランジスタ
TFT1、TFT2のそれぞれは、主にゲート電極GT
、ゲート絶縁膜GI、i型(真性、intrinsic
、導電型決定不純物がドープされていない)非晶質シリ
コン(Si)からなるi型半導体層AS、一対のソース
電極SD1、ドレイン電極SD2で構成されている。な
お、ソース・ドレインは本来その間のバイアス極性によ
って決まり、この液晶表示装置の回路ではその極性は動
作中反転するので、ソース・ドレインは動作中入れ替わ
ると理解されたい。しかし、以下の説明でも、便宜上一
方をソース、他方をドレインと固定して表現する。
The thin film transistor TFT of each pixel is divided into two (plurality) within the pixel, and is composed of thin film transistors (divided thin film transistors) TFT1 and TFT2. Each of the thin film transistors TFT1 and TFT2 has substantially the same size (channel length and width are the same). Each of the divided thin film transistors TFT1 and TFT2 mainly has a gate electrode GT.
, gate insulating film GI, i-type (intrinsic)
, a pair of source electrodes SD1 and drain electrodes SD2. Note that the source and drain are originally determined by the bias polarity between them, and in the circuit of this liquid crystal display device, the polarity is reversed during operation, so it should be understood that the source and drain are interchanged during operation. However, in the following description, for convenience, one side is fixed as a source and the other side is fixed as a drain.

【0029】(ゲート電極GT)ゲート電極GTは図8
(図2の第2導電膜g2およびi型半導体層ASのみを
描いた平面図)に詳細に示すように、走査信号線GLか
ら垂直方向(図2および図8において上方向)に突出す
る形状で構成されている(T字形状に分岐されている)
。ゲート電極GTは薄膜トランジスタTFT1、TFT
2のそれぞれの形成領域まで突出するように構成されて
いる。薄膜トランジスタTFT1、TFT2のそれぞれ
のゲート電極GTは、一体に(共通ゲート電極として)
構成されており、走査信号線GLに連続して形成されて
いる。ゲート電極GTは、単層の第2導電膜g2で構成
する。第2導電膜g2はたとえばスパッタで形成された
アルミニウム膜を用い、1000〜5500Å程度の膜
厚で形成する。また、ゲート電極GT上にはアルミニウ
ムの陽極酸化膜AOFが設けられている。
(Gate electrode GT) The gate electrode GT is shown in FIG.
As shown in detail in (a plan view depicting only the second conductive film g2 and i-type semiconductor layer AS in FIG. 2), the shape projects vertically from the scanning signal line GL (upward in FIGS. 2 and 8). (branched into a T-shape)
. Gate electrode GT is thin film transistor TFT1, TFT
It is configured to protrude to the respective formation regions of 2. The respective gate electrodes GT of the thin film transistors TFT1 and TFT2 are integrated (as a common gate electrode).
It is formed continuously with the scanning signal line GL. The gate electrode GT is composed of a single-layer second conductive film g2. The second conductive film g2 is formed using, for example, an aluminum film formed by sputtering, and has a thickness of about 1000 to 5500 Å. Furthermore, an aluminum anodic oxide film AOF is provided on the gate electrode GT.

【0030】このゲート電極GTは図2、図3および図
8に示されているように、i型半導体層ASを完全に覆
うよう(下方からみて)それより大き目に形成される。 したがって、下部透明ガラス基板SUB1の下方に蛍光
灯等のバックライトBLを取り付けた場合、この不透明
なアルミニウムからなるゲート電極GTが影となって、
i型半導体層ASにはバックライト光が当たらず、光照
射による導電現象すなわち薄膜トランジスタTFTのオ
フ特性劣化は起きにくくなる。なお、ゲート電極GTの
本来の大きさは、ソース電極SD1とドレイン電極SD
2との間をまたがるに最低限必要な(ゲート電極GTと
ソース電極SD1、ドレイン電極SD2との位置合わせ
余裕分も含めて)幅を持ち、チャネル幅Wを決めるその
奥行き長さはソース電極SD1とドレイン電極SD2と
の間の距離(チャネル長)Lとの比、すなわち相互コン
ダクタンスgmを決定するファクタW/Lをいくつにす
るかによって決められる。
As shown in FIGS. 2, 3 and 8, this gate electrode GT is formed to be larger than the i-type semiconductor layer AS so as to completely cover it (as viewed from below). Therefore, when a backlight BL such as a fluorescent lamp is attached below the lower transparent glass substrate SUB1, the gate electrode GT made of opaque aluminum forms a shadow.
The i-type semiconductor layer AS is not irradiated with backlight light, making it difficult for a conductive phenomenon due to light irradiation, that is, deterioration of the off-characteristics of the thin film transistor TFT, to occur. Note that the original size of the gate electrode GT is the same as that of the source electrode SD1 and the drain electrode SD.
2 (including the alignment margin between the gate electrode GT, source electrode SD1, and drain electrode SD2), and the depth length that determines the channel width W is the width of the source electrode SD1. It is determined by the ratio of the distance (channel length) L between the gm and the drain electrode SD2, that is, the factor W/L that determines the mutual conductance gm.

【0031】この液晶表示装置におけるゲート電極GT
の大きさはもちろん、上述した本来の大きさよりも大き
くされる。
Gate electrode GT in this liquid crystal display device
Of course, the size is made larger than the original size mentioned above.

【0032】(走査信号線GL)走査信号線GLは第2
導電膜g2で構成されている。この走査信号線GLの第
2導電膜g2はゲート電極GTの第2導電膜g2と同一
製造工程で形成され、かつ一体に構成されている。また
、走査信号線GL上にはアルミニウムの陽極酸化膜AO
Fが設けられている。そして、図5にも示すように、陽
極酸化膜AOFのゲート端子部GTM側の端部の膜厚は
徐々に増加している。
(Scanning signal line GL) The scanning signal line GL is the second
It is composed of a conductive film g2. The second conductive film g2 of the scanning signal line GL is formed in the same manufacturing process as the second conductive film g2 of the gate electrode GT, and is configured integrally. Moreover, an aluminum anodic oxide film AO is formed on the scanning signal line GL.
F is provided. As shown in FIG. 5, the thickness of the anodic oxide film AOF at the end on the gate terminal portion GTM side gradually increases.

【0033】(絶縁膜GI)絶縁膜GIは薄膜トランジ
スタTFT1、TFT2のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜GIは陽極酸化膜AOFが形成さ
れたゲート電極GTおよび走査信号線GLの上層に形成
されている。絶縁膜GIはたとえばプラズマCVDで形
成された窒化シリコン膜を用い、3000Å程度の膜厚
で形成する。
(Insulating Film GI) The insulating film GI is used as a gate insulating film for each of the thin film transistors TFT1 and TFT2. The insulating film GI is formed over the gate electrode GT and the scanning signal line GL, on which the anodic oxide film AOF is formed. The insulating film GI is formed using, for example, a silicon nitride film formed by plasma CVD, and has a thickness of about 3000 Å.

【0034】(i型半導体層AS)i型半導体層ASは
、図8に示すように、複数に分割された薄膜トランジス
タTFT1、TFT2のそれぞれのチャネル形成領域と
して使用される。i型半導体層ASは非晶質シリコン膜
または多結晶シリコン膜で形成し、約1800Å程度の
膜厚で形成する。
(I-type semiconductor layer AS) As shown in FIG. 8, the i-type semiconductor layer AS is used as a channel forming region for each of thin film transistors TFT1 and TFT2 which are divided into a plurality of parts. The i-type semiconductor layer AS is formed of an amorphous silicon film or a polycrystalline silicon film and has a thickness of about 1800 Å.

【0035】このi型半導体層ASは、供給ガスの成分
を変えてSi3N4からなるゲート絶縁膜として使用さ
れる絶縁膜GIの形成に連続して、同じプラズマCVD
装置で、しかもそのプラズマCVD装置から外部に露出
することなく形成される。また、オーミックコンタクト
用のリン(P)をドープしたN(+)型半導体層d0(
図3)も同様に連続して約400Åの厚さに形成される
。 しかる後、下部透明ガラス基板SUB1はCVD装置か
ら外に取り出され、写真処理技術によりN(+)型半導
体層d0およびi型半導体層ASは図2、図3および図
8に示すように独立した島状にパターニングされる。
This i-type semiconductor layer AS was formed by the same plasma CVD process following the formation of the insulating film GI to be used as a gate insulating film made of Si3N4 by changing the composition of the supplied gas.
The plasma CVD device is formed without being exposed to the outside from the plasma CVD device. In addition, an N(+) type semiconductor layer d0(
3) is similarly formed continuously to a thickness of about 400 Å. Thereafter, the lower transparent glass substrate SUB1 was taken out from the CVD apparatus, and the N(+) type semiconductor layer d0 and the i-type semiconductor layer AS were separated into independent layers as shown in FIGS. 2, 3 and 8 using photo processing technology. Patterned into islands.

【0036】i型半導体層ASは、図2および図8に詳
細に示すように、走査信号線GLと映像信号線DLとの
交差部(クロスオーバ部)の両者間にも設けられている
。この交差部のi型半導体層ASは交差部における走査
信号線GLと映像信号線DLとの短絡を低減するように
構成されている。
As shown in detail in FIGS. 2 and 8, the i-type semiconductor layer AS is also provided between the scanning signal line GL and the video signal line DL at an intersection (crossover section). The i-type semiconductor layer AS at this intersection is configured to reduce short circuits between the scanning signal line GL and the video signal line DL at the intersection.

【0037】(ソース電極SD1、ドレイン電極SD2
)複数に分割された薄膜トランジスタTFT1、TFT
2のそれぞれのソース電極SD1とドレイン電極SD2
とは、図2、図3および図9(図2の第1〜第3導電膜
d1〜d3のみを描いた平面図)で詳細に示すように、
i型半導体層AS上にそれぞれ離隔して設けられている
(Source electrode SD1, drain electrode SD2
) Thin film transistors TFT1 and TFT divided into multiple parts
2, each of the source electrode SD1 and drain electrode SD2
As shown in detail in FIGS. 2, 3, and 9 (a plan view depicting only the first to third conductive films d1 to d3 in FIG. 2),
They are provided separately on the i-type semiconductor layer AS.

【0038】ソース電極SD1、ドレイン電極SD2の
それぞれは、N(+)型半導体層d0に接触する下層側
から、第1導電膜d1、第2導電膜d2、第3導電膜d
3を順次重ね合わせて構成されている。ソース電極SD
1の第1導電膜d1、第2導電膜d2および第3導電膜
d3は、ドレイン電極SD2の第1導電膜d1、第2導
電膜d2および第3導電膜d3と同一製造工程で形成さ
れる。
Each of the source electrode SD1 and the drain electrode SD2 includes a first conductive film d1, a second conductive film d2, and a third conductive film d, from the lower layer side contacting the N(+) type semiconductor layer d0.
3 are stacked one on top of the other in sequence. Source electrode SD
The first conductive film d1, the second conductive film d2, and the third conductive film d3 of No. 1 are formed in the same manufacturing process as the first conductive film d1, the second conductive film d2, and the third conductive film d3 of the drain electrode SD2. .

【0039】第1導電膜d1はスパッタで形成したクロ
ム膜を用い、500〜1000Åの膜厚(この液晶表示
装置では、600Å程度の膜厚)で形成する。クロム膜
は膜厚を厚く形成するとストレスが大きくなるので、2
000Å程度の膜厚を越えない範囲で形成する。クロム
膜はN(+)型半導体層d0との接触が良好である。ク
ロム膜は後述する第2導電膜d2のアルミニウムがN(
+)型半導体層d0に拡散することを防止するいわゆる
バリア層を構成する。第1導電膜d1としては、クロム
膜の他に高融点金属(Mo、Ti、Ta、W)膜、高融
点金属シリサイド(MoSi2、TiSi2、TaSi
2、WSi2)膜で形成してもよい。
The first conductive film d1 is a chromium film formed by sputtering, and is formed with a thickness of 500 to 1000 Å (in this liquid crystal display device, the thickness is about 600 Å). The thicker the chromium film is, the greater the stress will be.
The film thickness is formed within a range of approximately 000 Å. The chromium film has good contact with the N(+) type semiconductor layer d0. In the chromium film, the aluminum of the second conductive film d2, which will be described later, is N(
It constitutes a so-called barrier layer that prevents diffusion into the +) type semiconductor layer d0. As the first conductive film d1, in addition to a chromium film, a high melting point metal (Mo, Ti, Ta, W) film, a high melting point metal silicide (MoSi2, TiSi2, TaSi
2. It may be formed using a WSi2) film.

【0040】第1導電膜d1を写真処理でパターニング
した後、同じ写真処理用マスクを用いて、あるいは第1
導電膜d1をマスクとして、N(+)型半導体層d0が
除去される。つまり、i型半導体層AS上に残っていた
N(+)型半導体層d0は第1導電膜d1以外の部分が
セルフアラインで除去される。このとき、N(+)型半
導体層d0はその厚さ分は全て除去されるようエッチさ
れるので、i型半導体層ASも若干その表面部分でエッ
チされるが、その程度はエッチ時間で制御すればよい。
After patterning the first conductive film d1 by photoprocessing, using the same photoprocessing mask or patterning the first conductive film d1,
Using the conductive film d1 as a mask, the N(+) type semiconductor layer d0 is removed. That is, the portions of the N(+) type semiconductor layer d0 remaining on the i-type semiconductor layer AS other than the first conductive film d1 are removed by self-alignment. At this time, the N(+) type semiconductor layer d0 is etched so that its entire thickness is removed, so the i-type semiconductor layer AS is also slightly etched at its surface, but the extent is controlled by the etching time. do it.

【0041】しかる後、第2導電膜d2がアルミニウム
のスパッタリングで3000〜5500Åの膜厚(この
液晶表示装置では、3500Å程度の膜厚)に形成され
る。アルミニウム膜はクロム膜に比べてストレスが小さ
く、厚い膜厚に形成することが可能で、ソース電極SD
1、ドレイン電極SD2および映像信号線DLの抵抗値
を低減するように構成されている。第2導電膜d2とし
てはアルミニウム膜の他にシリコンや銅(Cu)を添加
物として含有させたアルミニウム膜で形成してもよい。
Thereafter, the second conductive film d2 is formed by aluminum sputtering to a thickness of 3000 to 5500 Å (in this liquid crystal display device, the thickness is approximately 3500 Å). The aluminum film has less stress than the chromium film, and can be formed to a thick film thickness, so that the source electrode SD
1. It is configured to reduce the resistance values of the drain electrode SD2 and the video signal line DL. The second conductive film d2 may be formed of an aluminum film containing silicon or copper (Cu) as an additive in addition to the aluminum film.

【0042】第2導電膜d2の写真処理技術によるパタ
ーニング後、第3導電膜d3が形成される。この第3導
電膜d3はスパッタリングで形成された透明導電膜(I
ndium−Tin−Oxide  ITO:ネサ膜)
からなり、1000〜2000Åの膜厚(この液晶表示
装置では、1200Å程度の膜厚)で形成される。この
第3導電膜d3はソース電極SD1、ドレイン電極SD
2および映像信号線DLを構成するとともに、透明画素
電極ITO1を構成するようになっている。
After patterning the second conductive film d2 using a photoprocessing technique, a third conductive film d3 is formed. This third conductive film d3 is a transparent conductive film (I) formed by sputtering.
ndium-Tin-Oxide ITO: Nesa film)
It is formed with a film thickness of 1000 to 2000 Å (in this liquid crystal display device, the film thickness is about 1200 Å). This third conductive film d3 includes a source electrode SD1 and a drain electrode SD.
2 and the video signal line DL, and also constitutes the transparent pixel electrode ITO1.

【0043】ソース電極SD1の第1導電膜d1、ドレ
イン電極SD2の第1導電膜d1のそれぞれは、上層の
第2導電膜d2および第3導電膜d3に比べて内側に(
チャネル領域内に)大きく入り込んでいる。つまり、こ
れらの部分における第1導電膜d1は第2導電膜d2、
第3導電膜d3とは無関係に薄膜トランジスタTFTの
チャネル長Lを規定できるように構成されている。
Each of the first conductive film d1 of the source electrode SD1 and the first conductive film d1 of the drain electrode SD2 is located inwardly (
(into the channel region). That is, the first conductive film d1 in these parts is the second conductive film d2,
The structure is such that the channel length L of the thin film transistor TFT can be defined independently of the third conductive film d3.

【0044】ソース電極SD1は透明画素電極ITO1
に接続されている。ソース電極SD1は、i型半導体層
ASの段差形状(第1導電膜g1の膜厚、N(+)型半
導体層d0の膜厚およびi型半導体層ASの膜厚を加算
した膜厚に相当する段差)に沿って構成されている。具
体的には、ソース電極SD1は、i型半導体層ASの段
差形状に沿って形成された第1導電膜d1と、この第1
導電膜d1の上部にそれに比べて透明画素電極ITO1
と接続される側を小さいサイズで形成した第2導電膜d
2と、この第2導電膜d2から露出する第1導電膜d1
に接続された第3導電膜d3とで構成されている。ソー
ス電極SD1の第2導電膜d2は第1導電膜d1のクロ
ム膜がストレスの増大から厚く形成できず、i型半導体
層ASの段差形状を乗り越えられないので、このi型半
導体層ASを乗り越えるために構成されている。つまり
、第2導電膜d2は厚く形成することでステップカバレ
ッジを向上している。第2導電膜d2は厚く形成できる
ので、ソース電極SD1の抵抗値(ドレイン電極SD2
や映像信号線DLについても同様)の低減に大きく寄与
している。第3導電膜d3は第2導電膜d2のi型半導
体層ASに起因する段差形状を乗り越えることができな
いので、第2導電膜d2のサイズを小さくすることで、
露出する第1導電膜d1に接続するように構成されてい
る。第1導電膜d1と第3導電膜d3とは接着性が良好
であるばかりか、両者間の接続部の段差形状が小さいの
で、ソース電極SD1と透明画素電極ITO1とを確実
に接続することができる。
Source electrode SD1 is transparent pixel electrode ITO1
It is connected to the. The source electrode SD1 has a stepped shape of the i-type semiconductor layer AS (corresponds to the sum of the thickness of the first conductive film g1, the thickness of the N(+)-type semiconductor layer d0, and the thickness of the i-type semiconductor layer AS). It is constructed along the steps (steps). Specifically, the source electrode SD1 includes a first conductive film d1 formed along the step shape of the i-type semiconductor layer AS, and a first conductive film d1 formed along the step shape of the i-type semiconductor layer AS.
In contrast, a transparent pixel electrode ITO1 is formed on the upper part of the conductive film d1.
a second conductive film d formed with a smaller size on the side connected to
2, and the first conductive film d1 exposed from the second conductive film d2.
and a third conductive film d3 connected to the third conductive film d3. The second conductive film d2 of the source electrode SD1 cannot overcome the step shape of the i-type semiconductor layer AS because the chromium film of the first conductive film d1 cannot be formed thickly due to increased stress, so the second conductive film d2 of the source electrode SD1 can overcome this i-type semiconductor layer AS. It is configured for. In other words, step coverage is improved by forming the second conductive film d2 thickly. Since the second conductive film d2 can be formed thickly, the resistance value of the source electrode SD1 (drain electrode SD2
(The same applies to the video signal line DL). Since the third conductive film d3 cannot overcome the step shape caused by the i-type semiconductor layer AS of the second conductive film d2, by reducing the size of the second conductive film d2,
It is configured to be connected to the exposed first conductive film d1. The first conductive film d1 and the third conductive film d3 not only have good adhesion, but also have a small step shape at the connection between them, so it is possible to reliably connect the source electrode SD1 and the transparent pixel electrode ITO1. can.

【0045】(透明画素電極ITO1)透明画素電極I
TO1は液晶表示部の画素電極の一方を構成する。
(Transparent pixel electrode ITO1) Transparent pixel electrode I
TO1 constitutes one of the pixel electrodes of the liquid crystal display section.

【0046】透明画素電極ITO1は薄膜トランジスタ
TFT1のソース電極SD1および薄膜トランジスタT
FT2のソース電極SD1に接続されている。このため
、薄膜トランジスタTFT1、TFT2のうちの1つた
とえば薄膜トランジスタTFT1に欠陥が発生したとき
には、製造工程においてレーザ光等によって、薄膜トラ
ンジスタTFT1と映像信号線DLとを切り離すととも
に、薄膜トランジスタTFT1と透明画素電極ITO1
とを切り離せば、点欠陥、線欠陥にはならず、しかも2
つの薄膜トランジスタTFT1、TFT2に同時に欠陥
が発生することはほとんどないから、点欠陥が発生する
確率を極めて小さくすることができる。
The transparent pixel electrode ITO1 is connected to the source electrode SD1 of the thin film transistor TFT1 and the thin film transistor T
It is connected to the source electrode SD1 of FT2. Therefore, when a defect occurs in one of the thin film transistors TFT1 and TFT2, for example, the thin film transistor TFT1, the thin film transistor TFT1 and the video signal line DL are separated by laser light or the like during the manufacturing process, and the thin film transistor TFT1 and the transparent pixel electrode ITO1 are separated from each other by laser light or the like during the manufacturing process.
If you separate them, there will be no point defects or line defects, and 2
Since defects rarely occur in the two thin film transistors TFT1 and TFT2 at the same time, the probability of point defects occurring can be extremely reduced.

【0047】(保護膜PSV1)薄膜トランジスタTF
Tおよび透明画素電極ITO1上には保護膜PSV1が
設けられている。保護膜PSV1は主に薄膜トランジス
タTFTを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜PSV1はたとえばプラズマCVD装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、80
00Å程度の膜厚で形成する。
(Protective film PSV1) Thin film transistor TF
A protective film PSV1 is provided on the T and transparent pixel electrode ITO1. The protective film PSV1 is formed mainly to protect the thin film transistor TFT from moisture etc.
Use a material that is highly transparent and has good moisture resistance. The protective film PSV1 is formed of, for example, a silicon oxide film or a silicon nitride film formed by a plasma CVD apparatus, and has a film thickness of 80%.
The film thickness is approximately 00 Å.

【0048】(ゲート端子GTM、ドレイン端子DTM
)図5に示すように、ゲート端子GTMは第1導電膜g
1と第3導電膜d3とで構成されている。
(Gate terminal GTM, drain terminal DTM
) As shown in FIG. 5, the gate terminal GTM is connected to the first conductive film g.
1 and a third conductive film d3.

【0049】また、図6に示すように、ドレイン端子D
TMは第1導電膜g1と第3導電膜d3とで構成されて
いる。
Furthermore, as shown in FIG. 6, the drain terminal D
TM is composed of a first conductive film g1 and a third conductive film d3.

【0050】第1導電膜g1はたとえばスパッタで形成
されたクロム(Cr)膜を用い、1000Å程度の膜厚
で形成する。
The first conductive film g1 is formed using, for example, a chromium (Cr) film formed by sputtering, and has a thickness of about 1000 Å.

【0051】(遮光膜BM)上部透明ガラス基板SUB
2側には、外部光(図3では上方からの光)がチャネル
形成領域として使用されるi型半導体層ASに入射され
ないように、遮光膜BMが設けられ、遮光膜BMは図1
0のハッチングに示すようなパターンとされている。な
お、図10は図2におけるITO膜からなる第3導電膜
d3、カラーフィルタFILおよび遮光膜BMのみを描
いた平面図である。遮光膜BMは光に対する遮蔽性が高
いたとえばアルミニウム膜やクロム膜等で形成されてお
り、この液晶表示装置ではクロム膜がスパッタリングで
1300Å程度の膜厚に形成される。
(Light-shielding film BM) Upper transparent glass substrate SUB
A light shielding film BM is provided on the 2 side to prevent external light (light from above in FIG. 3) from entering the i-type semiconductor layer AS used as a channel formation region.
The pattern is as shown by the zero hatching. Note that FIG. 10 is a plan view depicting only the third conductive film d3 made of an ITO film, the color filter FIL, and the light shielding film BM in FIG. The light shielding film BM is formed of, for example, an aluminum film or a chromium film having a high light shielding property, and in this liquid crystal display device, the chromium film is formed by sputtering to a thickness of about 1300 Å.

【0052】したがって、薄膜トランジスタTFT1、
TFT2のi型半導体層ASは上下にある遮光膜BMお
よび大き目のゲート電極GTによってサンドイッチにさ
れ、その部分は外部の自然光やバックライト光が当たら
なくなる。遮光膜BMは図10のハッチング部分で示す
ように、画素の周囲に形成され、つまり遮光膜BMは格
子状に形成され(ブラックマトリクス)、この格子で1
画素の有効表示領域が仕切られている。したがって、各
画素の輪郭が遮光膜BMによってはっきりとし、コント
ラストが向上する。つまり、遮光膜BMはi型半導体層
ASに対する遮光とブラックマトリクスとの2つの機能
をもつ。
Therefore, the thin film transistors TFT1,
The i-type semiconductor layer AS of the TFT2 is sandwiched between the upper and lower light-shielding films BM and the large gate electrode GT, and that portion is not exposed to external natural light or backlight light. The light shielding film BM is formed around the pixel as shown by the hatched area in FIG.
The effective display area of pixels is partitioned. Therefore, the outline of each pixel becomes clear due to the light shielding film BM, and the contrast is improved. In other words, the light shielding film BM has two functions: shielding the i-type semiconductor layer AS and serving as a black matrix.

【0053】また、透明画素電極ITO1のラビング方
向の根本側のエッジ部に対向する部分(図2右下部分)
が遮光膜BMによって遮光されているから、上記部分に
ドメインが発生したとしても、ドメインが見えないので
、表示特性が劣化することはない。
[0053] Also, a portion opposite to the edge portion on the root side in the rubbing direction of the transparent pixel electrode ITO1 (bottom right portion in FIG. 2)
is shielded from light by the light-shielding film BM, so even if a domain occurs in the above-mentioned portion, the domain will not be visible and the display characteristics will not deteriorate.

【0054】なお、バックライトを上部透明ガラス基板
SUB2側に取り付け、下部透明ガラス基板SUB1を
観察側(外部露出側)とすることもできる。
It is also possible to attach the backlight to the upper transparent glass substrate SUB2 side and make the lower transparent glass substrate SUB1 the viewing side (externally exposed side).

【0055】(共通透明画素電極ITO2)共通透明画
素電極ITO2は、下部透明ガラス基板SUB1側に画
素ごとに設けられた透明画素電極ITO1に対向し、液
晶LCの光学的な状態は各画素電極ITO1と共通透明
画素電極ITO2との間の電位差(電界)に応答して変
化する。この共通透明画素電極ITO2にはコモン電圧
Vcomが印加されるように構成されている。コモン電
圧Vcomは映像信号線DLに印加されるロウレベルの
駆動電圧Vdminとハイレベルの駆動電圧Vdmax
との中間電位である。
(Common Transparent Pixel Electrode ITO2) The common transparent pixel electrode ITO2 faces the transparent pixel electrode ITO1 provided for each pixel on the lower transparent glass substrate SUB1 side, and the optical state of the liquid crystal LC is determined by each pixel electrode ITO1. It changes in response to the potential difference (electric field) between the ITO2 and the common transparent pixel electrode ITO2. The configuration is such that a common voltage Vcom is applied to this common transparent pixel electrode ITO2. The common voltage Vcom is a low-level drive voltage Vdmin and a high-level drive voltage Vdmax applied to the video signal line DL.
It is the intermediate potential between

【0056】(カラーフィルタFIL)カラーフィルタ
FILはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタF
ILは画素に対向する位置にストライプ状に形成され(
図11)、染め分けられている(図11は図7の第3導
電膜層d3、遮光膜BMおよびカラーフィルタFILの
みを描いたもので、B、R、Gの各カラーフィルターF
ILはそれぞれ、45°、135°、クロスのハッチを
施してある)。カラーフィルタFILは図10に示すよ
うに透明画素電極ITO1の全てを覆うように大き目に
形成され、遮光膜BMはカラーフィルタFILおよび透
明画素電極ITO1のエッジ部分と重なるよう透明画素
電極ITO1の周縁部より内側に形成されている。
(Color Filter FIL) The color filter FIL is constructed by coloring a dyed base material made of a resin material such as acrylic resin with a dye. Color filter F
The IL is formed in a stripe shape at a position facing the pixel (
(Fig. 11) shows only the third conductive film layer d3, light shielding film BM, and color filter FIL in Fig. 7, and each of the B, R, and G color filters F
ILs are 45°, 135°, and cross hatched, respectively). As shown in FIG. 10, the color filter FIL is formed in a large size so as to cover the entire transparent pixel electrode ITO1, and the light shielding film BM is formed on the periphery of the transparent pixel electrode ITO1 so as to overlap with the edge portions of the color filter FIL and the transparent pixel electrode ITO1. It is formed more inward.

【0057】カラーフィルタFILは次のように形成す
ることができる。まず、上部透明ガラス基板SUB2の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この後
、染色基材を赤色染料で染め、固着処理を施し、赤色フ
ィルタRを形成する。つぎに、同様な工程を施すことに
よって、緑色フィルタG、青色フィルタBを順次形成す
る。
Color filter FIL can be formed as follows. First, a dyed base material is formed on the surface of the upper transparent glass substrate SUB2, and the dyed base material other than the red filter forming area is removed using photolithography technology. Thereafter, the dyed base material is dyed with a red dye and subjected to a fixing treatment to form a red filter R. Next, a green filter G and a blue filter B are sequentially formed by performing similar steps.

【0058】(保護膜PSV2)保護膜PSV2はカラ
ーフィルタFILを異なる色に染め分けた染料が液晶L
Cに漏れることを防止するために設けられている。保護
膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の
透明樹脂材料で形成されている。
(Protective film PSV2) The protective film PSV2 is made of dyes that dye the color filter FIL in different colors.
This is provided to prevent leakage to C. The protective film PSV2 is made of a transparent resin material such as acrylic resin or epoxy resin.

【0059】(表示装置全体等価回路)表示マトリクス
部の等価回路とその周辺回路の結線図を図12に示す。 同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ARは複数の画素を二次元状に配列し
たマトリクス・アレイである。
(Whole Equivalent Circuit of Display Device) FIG. 12 shows a wiring diagram of the equivalent circuit of the display matrix section and its peripheral circuits. Although this figure is a circuit diagram, it is drawn to correspond to the actual geometrical arrangement. AR is a matrix array in which a plurality of pixels are arranged two-dimensionally.

【0060】図中、Xは映像信号線DLを意味し、添字
G、BおよびRがそれぞれ緑、青および赤画素に対応し
て付加されている。Yは走査信号線GLを意味し、添字
1,2,3,…,endは走査タイミングの順序に従っ
て付加されている。
In the figure, X means a video signal line DL, and subscripts G, B, and R are added corresponding to green, blue, and red pixels, respectively. Y means the scanning signal line GL, and the subscripts 1, 2, 3, . . . , end are added according to the order of scanning timing.

【0061】映像信号線X(添字省略)は交互に上側(
または奇数)映像信号駆動回路He、下側(または偶数
)映像信号駆動回路Hoに接続されている。
Video signal lines X (subscript omitted) are arranged alternately on the upper side (
(or odd number) video signal drive circuit He, and is connected to the lower (or even number) video signal drive circuit Ho.

【0062】SUPは1つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト(上
位演算処理装置)からのCRT(陰極線管)用の情報を
TFT液晶表示装置用の情報に交換する回路を含む制御
回路である。
[0062] The SUP uses a power supply circuit to obtain a plurality of divided and stabilized voltage sources from one voltage source and information for a CRT (cathode ray tube) from a host (upper processing unit) to a TFT liquid crystal display device. This is a control circuit that includes a circuit that exchanges information for use.

【0063】(保持容量素子Caddの構造)透明画素
電極ITO1は、薄膜トランジスタTFTと接続される
端部と反対側の端部において、隣りの走査信号線GLと
重なるように形成されている。この重ね合わせは、図4
からも明らかなように、透明画素電極ITO1を一方の
電極PL2とし、隣りの走査信号線GLを他方の電極P
L1とする保持容量素子(静電容量素子)Caddを構
成する。この保持容量素子Caddの誘電体膜は、薄膜
トランジスタTFTのゲート絶縁膜として使用される絶
縁膜GIおよび陽極酸化膜AOFで構成されている。
(Structure of Storage Capacitor Element Cadd) The transparent pixel electrode ITO1 is formed so as to overlap the adjacent scanning signal line GL at the end opposite to the end connected to the thin film transistor TFT. This superposition is shown in Figure 4.
As is clear from the above, the transparent pixel electrode ITO1 is used as one electrode PL2, and the adjacent scanning signal line GL is used as the other electrode P.
A storage capacitance element (electrostatic capacitance element) Cadd designated as L1 is configured. The dielectric film of this storage capacitor element Cadd is composed of an insulating film GI used as a gate insulating film of the thin film transistor TFT and an anodic oxide film AOF.

【0064】保持容量素子Caddは、図8からも明ら
かなように、走査信号線GLの第2導電膜g2の幅を広
げた部分に形成されている。なお、映像信号線DLと交
差する部分の第2導電膜g2は映像信号線DLとの短絡
の確率を小さくするため細くされている。
As is clear from FIG. 8, the storage capacitor element Cadd is formed in the widened portion of the second conductive film g2 of the scanning signal line GL. Note that the second conductive film g2 at the portion intersecting with the video signal line DL is made thin in order to reduce the probability of short circuit with the video signal line DL.

【0065】保持容量素子Caddを構成するために重
ね合わされる透明画素電極ITO1と電極PL1との間
の一部には、ソース電極SD1と同様に、段差形状を乗
り越える際に透明画素電極ITO1が断線しないように
、第1導電膜d1および第2導電膜d2で構成された島
領域が設けられている。この島領域は、透明画素電極I
TO1の面積(開口率)を低下しないように、できる限
り小さく構成する。(保持容量素子Caddの等価回路
とその動作)図2に示される画素の等価回路を図13に
示す。図13において、Cgsは薄膜トランジスタTF
Tのゲート電極GTとソース電極SD1との間に形成さ
れる寄生容量である。寄生容量Cgsの誘電体膜は絶縁
膜GIである。Cpixは透明画素電極ITO1(PI
X)と共通透明画素電極ITO2(COM)との間に形
成される液晶容量である。液晶容量Cpixの誘電体膜
は液晶LC、保護膜PSV1および配向膜ORI1、O
RI2である。Vlcは中点電位である。
Similar to the source electrode SD1, the transparent pixel electrode ITO1 is disconnected when going over a step shape in a part between the transparent pixel electrode ITO1 and the electrode PL1 which are overlapped to form the storage capacitor element Cadd. An island region made up of the first conductive film d1 and the second conductive film d2 is provided to prevent this. This island area is the transparent pixel electrode I
The structure is made as small as possible so as not to reduce the area (aperture ratio) of TO1. (Equivalent circuit of storage capacitor element Cadd and its operation) An equivalent circuit of the pixel shown in FIG. 2 is shown in FIG. In FIG. 13, Cgs is a thin film transistor TF
This is a parasitic capacitance formed between the gate electrode GT and source electrode SD1 of T. The dielectric film of the parasitic capacitance Cgs is an insulating film GI. Cpix is the transparent pixel electrode ITO1 (PI
This is a liquid crystal capacitor formed between the common transparent pixel electrode ITO2 (COM) and the common transparent pixel electrode ITO2 (COM). The dielectric film of the liquid crystal capacitor Cpix includes the liquid crystal LC, the protective film PSV1, and the alignment films ORI1 and O.
It is RI2. Vlc is a midpoint potential.

【0066】保持容量素子Caddは、薄膜トランジス
タTFTがスイッチングするとき、中点電位(画素電極
電位)Vlcに対するゲート電位変化ΔVgの影響を低
減するように働く。この様子を式で表すと、次式のよう
になる。
The storage capacitor element Cadd functions to reduce the influence of the gate potential change ΔVg on the midpoint potential (pixel electrode potential) Vlc when the thin film transistor TFT switches. This situation can be expressed as the following formula.

【0067】 ΔVlc={Cgs/(Cgs+Cadd+Cpix)
}×ΔVgここで、ΔVlcはΔVgによる中点電位の
変化分を表わす。この変化分ΔVlcは液晶LCに加わ
る直流成分の原因となるが、保持容量Caddを大きく
すればする程、その値を小さくすることができる。また
、保持容量素子Caddは放電時間を長くする作用もあ
り、薄膜トランジスタTFTがオフした後の映像情報を
長く蓄積する。液晶LCに印加される直流成分の低減は
、液晶LCの寿命を向上し、液晶表示画面の切り替え時
に前の画像が残るいわゆる焼き付きを低減することがで
きる。
ΔVlc={Cgs/(Cgs+Cadd+Cpix)
}×ΔVg Here, ΔVlc represents a change in the midpoint potential due to ΔVg. This variation ΔVlc causes a direct current component applied to the liquid crystal LC, but the larger the holding capacitance Cadd is, the smaller its value can be. Furthermore, the storage capacitor element Cadd also has the effect of lengthening the discharge time, so that image information is stored for a long time after the thin film transistor TFT is turned off. Reducing the DC component applied to the liquid crystal LC can improve the life of the liquid crystal LC and reduce so-called burn-in, in which the previous image remains when switching between liquid crystal display screens.

【0068】前述したように、ゲート電極GTはi型半
導体層ASを完全に覆うよう大きくされている分、ソー
ス電極SD1、ドレイン電極SD2とのオーバラップ面
積が増え、したがって寄生容量Cgsが大きくなり、中
点電位Vlcはゲート(走査)信号Vgの影響を受け易
くなるという逆効果が生じる。しかし、保持容量素子C
addを設けることによりこのデメリットも解消するこ
とができる。
As described above, since the gate electrode GT is made large enough to completely cover the i-type semiconductor layer AS, the overlapping area with the source electrode SD1 and drain electrode SD2 increases, and therefore the parasitic capacitance Cgs increases. , the opposite effect occurs that the midpoint potential Vlc becomes more susceptible to the influence of the gate (scanning) signal Vg. However, the storage capacitor C
By providing add, this disadvantage can also be eliminated.

【0069】保持容量素子Caddの保持容量は、画素
の書込特性から、液晶容量Cpixに対して4〜8倍(
4・Cpix<Cadd<8・Cpix)、寄生容量C
gsに対して8〜32倍(8・Cgs<Cadd<32
・Cgs)程度の値に設定する。
The storage capacitance of the storage capacitance element Cadd is 4 to 8 times (
4・Cpix<Cadd<8・Cpix), parasitic capacitance C
8 to 32 times that of gs (8・Cgs<Cadd<32
・Set to a value of about Cgs).

【0070】(保持容量素子Cadd電極線の結線方法
)保持容量電極線としてのみ使用される初段の走査信号
線GL(Y0)は、図12に示すように、共通透明画素
電極ITO2(Vcom)に接続する。共通透明画素電
極ITO2は、図3に示すように、液晶表示装置の周縁
部において銀ペースト材SLによって外部引出配線に接
続されている。しかも、この外部引出配線の一部の導電
膜(g1およびg2)は走査信号線GLと同一製造工程
で構成されている。この結果、最終段の保持容量電極線
GLは、共通透明画素電極ITO2に簡単に接続するこ
とができる。
(Connection method of storage capacitor element Cadd electrode line) The first-stage scanning signal line GL (Y0), which is used only as a storage capacitor electrode line, is connected to the common transparent pixel electrode ITO2 (Vcom) as shown in FIG. Connecting. As shown in FIG. 3, the common transparent pixel electrode ITO2 is connected to an external wiring at the peripheral edge of the liquid crystal display device by a silver paste material SL. Furthermore, a part of the conductive film (g1 and g2) of this external wiring is formed in the same manufacturing process as the scanning signal line GL. As a result, the storage capacitor electrode line GL at the final stage can be easily connected to the common transparent pixel electrode ITO2.

【0071】初段の保持容量電極線Y0は最終段の走査
信号線Yendに接続、Vcom以外の直流電位点(交
流接地点)に接続するかまたは垂直走路回路Vから1つ
余分に走査パルスY0を受けるように接続してもよい。
The holding capacitor electrode line Y0 of the first stage is connected to the scanning signal line Yend of the final stage, or connected to a DC potential point (AC grounding point) other than Vcom, or one extra scanning pulse Y0 is applied from the vertical scanning path circuit V. You may also connect it so that it is received.

【0072】つぎに、この発明に係る薄膜トランジスタ
基板の製造方法について説明する。まず、7059ガラ
ス(商品名)からなる下部透明ガラス基板SUB1の両
面に酸化シリコン膜SIOをディップ処理により設けた
のち、500℃、60分間のベークを行なう。つぎに、
下部透明ガラス基板SUB1上に膜厚が1100Åのク
ロムからなる第1導電膜g1をスパッタリングにより設
ける。つぎに、エッチング液として硝酸第2セリウムア
ンモニウム溶液を使用した写真蝕刻技術で第1導電膜g
1を選択的にエッチングすることによって、ゲート端子
GTMおよびドレイン端子DTMを形成するとともに、
ゲート端子GTMを接続する陽極酸化バスライン(図示
せず)、陽極酸化バスラインに接続されたパッド(図示
せず)を形成する。つぎに、レジストを剥離液S502
(商品名)で除去したのち、O2アッシャーを1分間行
なう。つぎに、膜厚が2800Åのアルミニウム−パラ
ジウム(パラジウムの添加量0.1%)、アルミニウム
−シリコン、アルミニウム−シリコン−チタン、アルミ
ニウム−シリコン−銅等からなる第2導電膜g2をスパ
ッタリングにより設ける。つぎに、エッチング液として
リン酸と硝酸と酢酸との混酸を使用した写真蝕刻技術で
第2導電膜g2を選択的にエッチングすることにより、
走査信号線GL、ゲート電極GTおよび保持容量素子C
addの電極PL1を形成する。つぎに、ドライエッチ
ング装置にSF6ガスを導入して、シリコン等の残渣を
除去したのち、レジストを除去する。つぎに、図1に示
すように、第2導電膜g2が形成された下部透明ガラス
基板SUB1の陽極酸化すべき部分を陽極酸化液(3%
酒石酸をアンモニアによりpH7.0±0.5に調整し
た溶液をエチレングリコール液で1:9に稀釈した液)
AOL中に浸漬し、下部透明ガラス基板SUB1に対向
して電極ELCを設け、第2導電膜g2と電極ELCと
に陽極酸化電源AOPを接続し、陽極酸化電圧を印加す
ることにより、第2導電膜g2の陽極酸化液AOL中に
浸漬された部分を陽極酸化して、走査信号線GL上およ
びゲート電極GT上に陽極酸化膜AOFを設ける。この
場合、まず陽極酸化電流密度が0.5A/cm2になる
ように陽極酸化電圧を0Vから上昇する(定電流陽極酸
化)とともに、陽極酸化液AOLの液面LVLが0.2
5mm/分の速度で下がるように、陽極酸化槽AOVの
底から陽極酸化液AOLを抜き取る。このようにすると
、約10分で陽極酸化電圧が125Vに達するが、この
のちは陽極酸化液AOLの抜取を停止するとともに、数
分〜数十分間陽極酸化電圧を125Vに保つ(定電圧陽
極酸化)。これにより第2導電膜g2上に約1800Å
の陽極酸化膜AOFが形成される。つぎに、プラズマC
VD装置にアンモニアガス、シランガス、窒素ガスを導
入して、膜厚が2000Åの窒化シリコン膜を設け、プ
ラズマCVD装置にシランガス、水素ガスを導入して、
膜厚が2000Åのi型非晶質シリコン膜を設けたのち
、プラズマCVD装置に水素ガス、ホスフィンガスを導
入するとともに、基板温度を300℃にして、膜厚が3
00Åのリンを2.5%ドーピングしたN(+)型非晶
質シリコン膜を設ける。つぎに、ドライエッチングガス
としてSF6、CCl4を使用した写真蝕刻技術でN(
+)型非晶質シリコン膜、i型非晶質シリコン膜を選択
的にエッチングすることにより、i型半導体層ASを形
成する。つぎに、レジストを除去したのち、ドライエッ
チングガスとしてSF6を使用した写真蝕刻技術で、窒
化シリコン膜を選択的にエッチングすることによって、
絶縁膜GIを形成する。つぎに、レジストを除去したの
ち、膜厚が1000Åのクロムからなる第1導電膜d1
をスパッタリングにより設ける。つぎに、写真蝕刻技術
で第1導電膜d1を選択的にエッチングすることにより
、映像信号線DL、ソース電極SD1、ドレイン電極S
D2の第1層を形成する。つぎに、レジストを除去する
前に、ドライエッチング装置にCCl4、SF6を導入
して、N(+)型非晶質シリコン膜を選択的にエッチン
グすることにより、N(+)型半導体層d0を形成する
。つぎに、レジストを除去したのち、O2アッシャーを
1分間行なう。つぎに、膜厚が3500Åのアルミニウ
ム−パラジウム、アルミニウム−シリコン、アルミニウ
ム−シリコン−チタン、アルミニウム−シリコン−銅等
からなる第2導電膜d2をスパッタリングにより設ける
。つぎに、写真蝕刻技術で第2導電膜d2を選択的にエ
ッチングすることにより、映像信号線DL、ソース電極
SD1、ドレイン電極SD2の第2層を形成する。つぎ
に、レジストを除去したのち、O2アッシャーを1分間
行なう。つぎに、膜厚が1200ÅのITO膜からなる
第3導電膜d3をスパッタリングにより設ける。つぎに
、エッチング液として塩酸と硝酸との混酸を使用した写
真蝕刻技術で第3導電膜d3を選択的にエッチングする
ことにより、映像信号線DL、ソース電極SD1、ドレ
イン電極SD2の第3層、ゲート端子GTM、ドレイン
端子DTMの最上層および透明画素電極ITO1を形成
する。つぎに、レジストを除去したのち、プラズマCV
D装置にアンモニアガス、シランガス、窒素ガスを導入
して、膜厚が1μmの窒化シリコン膜を設ける。つぎに
、ドライエッチングガスとしてSF6を使用した写真蝕
刻技術で窒化シリコン膜を選択的にエッチングすること
によって、保護膜PSV1を形成する。
Next, a method for manufacturing a thin film transistor substrate according to the present invention will be explained. First, a silicon oxide film SIO is provided on both sides of a lower transparent glass substrate SUB1 made of 7059 glass (trade name) by dip treatment, and then baked at 500° C. for 60 minutes. next,
A first conductive film g1 made of chromium and having a film thickness of 1100 Å is provided on the lower transparent glass substrate SUB1 by sputtering. Next, the first conductive film g is etched by photolithography using a ceric ammonium nitrate solution as an etching solution.
By selectively etching 1, a gate terminal GTM and a drain terminal DTM are formed, and
An anodized bus line (not shown) connecting the gate terminal GTM and a pad (not shown) connected to the anodized bus line are formed. Next, remove the resist using stripping liquid S502.
(trade name) and then perform O2 ashing for 1 minute. Next, a second conductive film g2 having a thickness of 2800 Å and made of aluminum-palladium (palladium addition amount: 0.1%), aluminum-silicon, aluminum-silicon-titanium, aluminum-silicon-copper, etc. is provided by sputtering. Next, the second conductive film g2 is selectively etched by photolithography using a mixed acid of phosphoric acid, nitric acid, and acetic acid as an etching solution.
Scanning signal line GL, gate electrode GT and storage capacitor element C
Add electrode PL1 is formed. Next, SF6 gas is introduced into a dry etching apparatus to remove residues such as silicon, and then the resist is removed. Next, as shown in FIG. 1, the portion of the lower transparent glass substrate SUB1 on which the second conductive film g2 is formed is coated with an anodizing solution (3%
A solution of tartaric acid adjusted to pH 7.0 ± 0.5 with ammonia and diluted 1:9 with ethylene glycol solution)
The second conductive film g2 is immersed in AOL, an electrode ELC is provided facing the lower transparent glass substrate SUB1, an anodizing power source AOP is connected to the second conductive film g2 and the electrode ELC, and an anodizing voltage is applied. The portion of the film g2 immersed in the anodic oxide solution AOL is anodized to provide an anodic oxide film AOF on the scanning signal line GL and the gate electrode GT. In this case, first, the anodic oxidation voltage is increased from 0 V so that the anodic oxidation current density becomes 0.5 A/cm2 (constant current anodic oxidation), and the liquid level LVL of the anodic oxidation liquid AOL is 0.2
The anodic oxidizing solution AOL is drawn out from the bottom of the anodizing tank AOV so as to be lowered at a rate of 5 mm/min. In this way, the anodic oxidation voltage reaches 125V in about 10 minutes, but after this, the extraction of the anodic oxidation liquid AOL is stopped and the anodization voltage is kept at 125V for several minutes to several tens of minutes (constant voltage anode oxidation). As a result, about 1,800 Å is deposited on the second conductive film g2.
An anodic oxide film AOF is formed. Next, plasma C
Ammonia gas, silane gas, and nitrogen gas were introduced into the VD equipment to form a silicon nitride film with a film thickness of 2000 Å, and silane gas and hydrogen gas were introduced into the plasma CVD equipment.
After forming an i-type amorphous silicon film with a film thickness of 2000 Å, hydrogen gas and phosphine gas were introduced into the plasma CVD equipment, the substrate temperature was set to 300°C, and the film thickness was 300 Å.
An N(+) type amorphous silicon film doped with 2.5% phosphorus and having a thickness of 0.00 Å is provided. Next, N(
An i-type semiconductor layer AS is formed by selectively etching the +)-type amorphous silicon film and the i-type amorphous silicon film. Next, after removing the resist, the silicon nitride film is selectively etched using photolithography using SF6 as a dry etching gas.
An insulating film GI is formed. Next, after removing the resist, a first conductive film d1 made of chromium and having a film thickness of 1000 Å is formed.
is provided by sputtering. Next, by selectively etching the first conductive film d1 using photolithography, the video signal line DL, the source electrode SD1, and the drain electrode S are etched.
Form the first layer of D2. Next, before removing the resist, CCl4 and SF6 are introduced into a dry etching apparatus to selectively etch the N(+) type amorphous silicon film, thereby forming the N(+) type semiconductor layer d0. Form. Next, after removing the resist, O2 ashing is performed for 1 minute. Next, a second conductive film d2 made of aluminum-palladium, aluminum-silicon, aluminum-silicon-titanium, aluminum-silicon-copper, etc. and having a thickness of 3500 Å is provided by sputtering. Next, the second conductive film d2 is selectively etched using photolithography to form a second layer of the video signal line DL, the source electrode SD1, and the drain electrode SD2. Next, after removing the resist, O2 ashing is performed for 1 minute. Next, a third conductive film d3 made of an ITO film having a thickness of 1200 Å is provided by sputtering. Next, by selectively etching the third conductive film d3 using a photolithography technique using a mixed acid of hydrochloric acid and nitric acid as an etching solution, the third layer of the video signal line DL, the source electrode SD1, and the drain electrode SD2, The uppermost layer of the gate terminal GTM, the drain terminal DTM, and the transparent pixel electrode ITO1 are formed. Next, after removing the resist, plasma CV
Ammonia gas, silane gas, and nitrogen gas are introduced into apparatus D to provide a silicon nitride film with a thickness of 1 μm. Next, the silicon nitride film is selectively etched by photolithography using SF6 as a dry etching gas, thereby forming a protective film PSV1.

【0073】このような薄膜トランジスタ基板およびそ
の製造方法ならびに液晶表示パネルおよび液晶表示装置
においては、陽極酸化膜AOFを形成する際にホトレジ
ストを形成する必要がないから、ホトリソグラフィ工程
が不要であるので、製造コストが安価になり、また第2
導電膜g2に確実に陽極酸化膜AOFを形成することが
できるから、走査信号線GLと映像信号線DLとが短絡
することがない。さらに、定電流陽極酸化中に陽極酸化
液AOLの液面LVLを下げているから、陽極酸化液A
OLの液面LVLが揺らいだとしても、陽極酸化液AO
Lの陽極酸化膜AOFが形成されていない部分に陽極酸
化液AOLが触れることがないので、第2導電膜g2が
ジュール熱のために断線することはない。また、液面L
VLの揺らぎの高さwは0、4mm以下であるのに対し
て、陽極酸化液AOLの液面LVLを約10分間0.2
5mm/分の速度で下がるようしており、陽極酸化膜A
OFの膜厚が変化する長さaは約2.5mmとなるから
、第2導電膜g2が断線するのを確実に防止することが
できる。
In such a thin film transistor substrate, its manufacturing method, liquid crystal display panel, and liquid crystal display device, since it is not necessary to form a photoresist when forming the anodic oxide film AOF, a photolithography process is not necessary. Manufacturing costs are lower, and the second
Since the anodic oxide film AOF can be reliably formed on the conductive film g2, the scanning signal line GL and the video signal line DL will not be short-circuited. Furthermore, since the liquid level LVL of the anodic oxide liquid AOL is lowered during constant current anodic oxidation, the anodic oxidation liquid A
Even if the liquid level LVL of OL fluctuates, the anodic oxidation liquid AO
Since the anodic oxide liquid AOL does not touch the portion where the anodic oxide film AOF of L is not formed, the second conductive film g2 will not be disconnected due to Joule heat. Also, the liquid level L
The fluctuation height w of VL is 0.4 mm or less, while the liquid level LVL of the anodic oxidation liquid AOL is 0.2 for about 10 minutes.
The anodic oxide film A is lowered at a rate of 5 mm/min.
Since the length a over which the film thickness of the OF changes is approximately 2.5 mm, it is possible to reliably prevent the second conductive film g2 from being disconnected.

【0074】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、この発明は、
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲において種々変更可能であることは勿論であ
る。
[0074] As described above, the invention made by the present inventor is as follows.
Although this invention has been specifically explained based on the above embodiments,
It goes without saying that the invention is not limited to the embodiments described above, and that various changes can be made without departing from the spirit thereof.

【0075】たとえば、上述実施例においては、ゲート
電極形成→ゲート絶縁膜形成→半導体層形成→ソース・
ドレイン電極形成の逆スタガ構造を示したが、上下関係
または作る順番がそれと逆のスタガ構造でもこの発明は
有効である。また、上述実施例においては、被陽極酸化
膜がアルミニウムまたはアルミニウムを主成分とする第
2導電膜g2の場合について説明したが、被陽極酸化膜
がタンタル(Ta)、チタン(Ti)からなる膜または
タンタル、チタンを主成分とする膜の場合にもこの発明
を適用することができる。また、上述実施例においては
、陽極酸化膜AOFの膜厚が変化する長さaを約2.5
mmとしたが、長さaを2mm以上にするのが好ましい
。また、上述実施例においては、陽極酸化液AOLの液
面LVLを下部透明ガラス基板SUB1に対して相対的
に下げるために、陽極酸化槽AOVの底から陽極酸化液
AOLを抜き取ったが、下部透明ガラス基板SUB1を
上昇させてもよく、また陽極酸化槽AOVの底から陽極
酸化液AOLを抜き取るとともに、下部透明ガラス基板
SUB1を上昇させてもよい。また、上述実施例におい
ては、陽極酸化液AOLの液面LVLが下がる速度を0
.25mm/分としたが、この速度を0.2mm/分以
上とするのが好ましい。また、上述実施例においては、
クロム、アルミニウムからなる第1、第2導電膜d1、
d2を形成したのちにITOからなる第3導電膜d3を
形成したが、ITO膜を形成したのちにクロム膜、アル
ミニウム膜を形成してもよい。
For example, in the above embodiment, the steps are as follows: gate electrode formation→gate insulating film formation→semiconductor layer formation→source/
Although an inverted staggered structure in which the drain electrode is formed is shown, the present invention is also effective in a staggered structure in which the vertical relationship or the order of formation is reversed. Further, in the above embodiment, the case where the film to be anodized is aluminum or the second conductive film g2 mainly composed of aluminum has been described, but the film to be anodized is a film made of tantalum (Ta) or titanium (Ti). Alternatively, the present invention can also be applied to a film containing tantalum or titanium as a main component. Further, in the above embodiment, the length a over which the thickness of the anodic oxide film AOF changes is approximately 2.5
Although the length a is set to mm, it is preferable that the length a is 2 mm or more. In addition, in the above embodiment, the anodic oxide liquid AOL was extracted from the bottom of the anodizing tank AOV in order to lower the liquid level LVL of the anodic oxide liquid AOL relative to the lower transparent glass substrate SUB1. The glass substrate SUB1 may be raised, or the lower transparent glass substrate SUB1 may be raised while the anodic oxidation liquid AOL is extracted from the bottom of the anodization tank AOV. Further, in the above embodiment, the rate at which the liquid level LVL of the anodic oxidation liquid AOL decreases is set to 0.
.. Although the speed was set at 25 mm/min, it is preferable that this speed is 0.2 mm/min or more. Furthermore, in the above embodiment,
first and second conductive films d1 made of chromium and aluminum;
Although the third conductive film d3 made of ITO was formed after forming d2, a chromium film or an aluminum film may be formed after forming the ITO film.

【0076】[0076]

【発明の効果】以上説明したように、この発明に係る薄
膜トランジスタ基板およびその製造方法ならびに液晶表
示パネルおよび液晶表示装置においては、ホトリソグラ
フィ工程が不要であるから、製造コストが安価になり、
また被陽極酸化膜に確実に陽極酸化膜を形成することが
できるから、信号線が交差したとしても、信号線とが短
絡することがない。さらに、陽極酸化液の液面が揺らい
だとしても、被陽極酸化膜の陽極酸化膜が形成されてい
ない部分に陽極酸化液が触れることがないので、被陽極
酸化膜がジュール熱のために断線することはない。この
ように、この発明の効果は顕著である。
As explained above, the thin film transistor substrate, the manufacturing method thereof, the liquid crystal display panel, and the liquid crystal display device according to the present invention do not require a photolithography process, so the manufacturing cost is reduced.
Furthermore, since the anodic oxide film can be reliably formed on the film to be anodized, even if the signal lines cross, there will be no short circuit between the signal lines. Furthermore, even if the liquid level of the anodic oxidation solution fluctuates, the anodic oxidation solution will not touch the parts of the film to be anodized where no anodic oxide film is formed, so the film to be anodized will break due to Joule heat. There's nothing to do. As described above, the effects of this invention are remarkable.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明に係る薄膜トランジスタ基板の製造方
法の説明図である。
FIG. 1 is an explanatory diagram of a method for manufacturing a thin film transistor substrate according to the present invention.

【図2】この発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素を示
す要部平面図である。
FIG. 2 is a plan view of a main part showing one pixel of a liquid crystal display section of an active matrix color liquid crystal display device to which the present invention is applied.

【図3】図2の3−3切断線で切った部分とシール部周
辺部の断面図である。
FIG. 3 is a cross-sectional view of a portion taken along section line 3-3 in FIG. 2 and a peripheral portion of a seal portion.

【図4】図2の4−4切断線における断面図である。FIG. 4 is a sectional view taken along section line 4-4 in FIG. 2;

【図5】図2に示す液晶表示装置のゲート端子部を示す
断面図である。
FIG. 5 is a cross-sectional view showing a gate terminal portion of the liquid crystal display device shown in FIG. 2;

【図6】図2に示す液晶表示装置のドレイン端子部を示
す断面図である。
6 is a sectional view showing a drain terminal portion of the liquid crystal display device shown in FIG. 2. FIG.

【図7】図2に示す画素を複数配置した液晶表示部の要
部平面図である。
7 is a plan view of a main part of a liquid crystal display section in which a plurality of pixels shown in FIG. 2 are arranged; FIG.

【図8】図2に示す画素の所定の層のみを描いた平面図
である。
FIG. 8 is a plan view depicting only a predetermined layer of the pixel shown in FIG. 2;

【図9】図2に示す画素の所定の層のみを描いた平面図
である。
9 is a plan view depicting only a predetermined layer of the pixel shown in FIG. 2; FIG.

【図10】図2に示す画素の所定の層のみを描いた平面
図である。
FIG. 10 is a plan view depicting only a predetermined layer of the pixel shown in FIG. 2;

【図11】図7に示す画素電極層、遮光膜およびカラー
フィルタ層のみを描いた要部平面図である。
11 is a plan view of main parts depicting only a pixel electrode layer, a light shielding film, and a color filter layer shown in FIG. 7; FIG.

【図12】アクティブ・マトリックス方式のカラー液晶
表示装置の液晶表示部を示す等価回路図である。
FIG. 12 is an equivalent circuit diagram showing a liquid crystal display section of an active matrix color liquid crystal display device.

【図13】図2に示す画素の等価回路図である。13 is an equivalent circuit diagram of the pixel shown in FIG. 2. FIG.

【図14】従来の薄膜トランジスタ基板の製造方法の説
明図である。
FIG. 14 is an explanatory diagram of a conventional method for manufacturing a thin film transistor substrate.

【図15】従来の薄膜トランジスタ基板の製造方法の説
明図である。
FIG. 15 is an explanatory diagram of a conventional method for manufacturing a thin film transistor substrate.

【符号の説明】[Explanation of symbols]

SUB…透明ガラス基板 GL…走査信号線 DL…映像信号線 GI…絶縁膜 GT…ゲート電極 AS…i型半導体層 SD…ソース電極またはドレイン電極 PSV…保護膜 BM…遮光膜 LC…液晶 TFT…薄膜トランジスタ ITO…透明画素電極 g、d…導電膜 Cadd…保持容量素子 Cgs…寄生容量 Cpix…液晶容量 AOF…陽極酸化膜 AOV…陽極酸化槽 AOL…陽極酸化液 LVL…液面 SUB…Transparent glass substrate GL...Scanning signal line DL...Video signal line GI...Insulating film GT...gate electrode AS...i-type semiconductor layer SD...source electrode or drain electrode PSV…Protective film BM...shading film LC…Liquid crystal TFT...Thin film transistor ITO...transparent pixel electrode g, d...conductive film Cadd...Holding capacitor element Cgs...parasitic capacitance Cpix…Liquid crystal capacity AOF…anodized film AOV…Anodizing tank AOL…Anodic oxidation liquid LVL…liquid level

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】基板上に形成された信号線の端子部以外の
表面に陽極酸化膜を設けた薄膜トランジスタ基板におい
て、上記陽極酸化膜の上記端子側の端部の膜厚を徐々に
増加したことを特徴とする薄膜トランジスタ基板。
1. In a thin film transistor substrate in which an anodic oxide film is provided on a surface other than a terminal portion of a signal line formed on the substrate, the film thickness of the anodic oxide film at an end on the terminal side is gradually increased. A thin film transistor substrate featuring:
【請求項2】基板上に形成された信号線の端子部以外の
表面に陽極酸化膜を設け、上記陽極酸化膜の上記端子側
の端部の膜厚を徐々に増加した薄膜トランジスタ基板を
製造する方法において、上記陽極酸化膜を形成する際に
、陽極酸化液の液面を上記基板に対して相対的に下げる
ことを特徴とする薄膜トランジスタ基板の製造方法。
2. A thin film transistor substrate is manufactured in which an anodic oxide film is provided on a surface other than a terminal portion of a signal line formed on a substrate, and the film thickness of the anodic oxide film is gradually increased at an end portion on the terminal side. A method for manufacturing a thin film transistor substrate, characterized in that when forming the anodic oxide film, the liquid level of the anodic oxidation solution is lowered relative to the substrate.
【請求項3】基板上に形成された信号線の端子部以外の
表面に陽極酸化膜を設け、上記陽極酸化膜の上記端子側
の端部の膜厚を徐々に増加した薄膜トランジスタ基板を
有することを特徴とする液晶表示パネル。
3. A thin film transistor substrate, wherein an anodic oxide film is provided on a surface other than a terminal portion of a signal line formed on the substrate, and the thickness of the anodic oxide film is gradually increased at an end portion on the terminal side. A liquid crystal display panel featuring:
【請求項4】基板上に形成された信号線の端子部以外の
表面に陽極酸化膜を設け、上記陽極酸化膜の上記端子側
の端部の膜厚を徐々に増加した薄膜トランジスタ基板を
有する液晶表示パネルと、上記液晶表示パネルに映像信
号を与えるための映像信号駆動回路と、上記液晶表示パ
ネルに走査信号を与えるための走査回路と、上記映像信
号駆動回路、上記走査回路に上記液晶表示パネル用の情
報を与えるための制御回路とを具備することを特徴とす
る液晶表示装置。
4. A liquid crystal display device having a thin film transistor substrate, wherein an anodic oxide film is provided on a surface other than a terminal portion of a signal line formed on the substrate, and the film thickness of the anodic oxide film is gradually increased at an end portion on the terminal side. a display panel, a video signal drive circuit for providing a video signal to the liquid crystal display panel, a scanning circuit for providing a scanning signal to the liquid crystal display panel, the video signal drive circuit, the scanning circuit, and the liquid crystal display panel. 1. A liquid crystal display device comprising a control circuit for providing information for use.
JP3051585A 1991-03-15 1991-03-15 Thin-film transistor substrate and production thereof as well as liquid crystal display panel and liquid crystal display device Pending JPH04287025A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3051585A JPH04287025A (en) 1991-03-15 1991-03-15 Thin-film transistor substrate and production thereof as well as liquid crystal display panel and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3051585A JPH04287025A (en) 1991-03-15 1991-03-15 Thin-film transistor substrate and production thereof as well as liquid crystal display panel and liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH04287025A true JPH04287025A (en) 1992-10-12

Family

ID=12891013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3051585A Pending JPH04287025A (en) 1991-03-15 1991-03-15 Thin-film transistor substrate and production thereof as well as liquid crystal display panel and liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH04287025A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049092A (en) * 1993-09-20 2000-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049092A (en) * 1993-09-20 2000-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR960014823B1 (en) Liquid crystal display device
US5610738A (en) Method for making LCD device in which gate insulator of TFT is formed after the pixel electrode but before the video signal line
US5589962A (en) Active matrix display device using aluminum alloy in scanning signal line or video signal line
JPH1184428A (en) Liquid crystal display device
JPH0561072A (en) Liquid crystal display device
JP3125411B2 (en) Liquid crystal display
JPH06208130A (en) Liquid crystal display device
JP2784027B2 (en) Liquid crystal display
JP3076119B2 (en) Manufacturing method of liquid crystal display device
JPH04369622A (en) Liquid crystal display substrate, liquid crystal display panel, and liquid crystal display device
JP3002518B2 (en) Liquid crystal display
JPH04287025A (en) Thin-film transistor substrate and production thereof as well as liquid crystal display panel and liquid crystal display device
JPH04345132A (en) Liquid crystal display device
JPH05224196A (en) Liquid crystal display device and its production
JP2938521B2 (en) Liquid crystal display
JPH06208131A (en) Liquid crystal display device
JPH05333378A (en) Thin-film device and its production
JPH04369624A (en) Thin-film transistor substrate and production thereof as well as liquid crystal display panel and liquid crystal display device
JP2741773B2 (en) Liquid crystal display
JPH06175121A (en) Liquid crystal display device
JPH02245738A (en) Liquid crystal display device
KR100282932B1 (en) Thin film device
JP3005043B2 (en) Liquid crystal display
JPH0561068A (en) Anodizer
JPH06342809A (en) Method of manufacturing liquid crystal display substrate