JP3005043B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP3005043B2
JP3005043B2 JP32599590A JP32599590A JP3005043B2 JP 3005043 B2 JP3005043 B2 JP 3005043B2 JP 32599590 A JP32599590 A JP 32599590A JP 32599590 A JP32599590 A JP 32599590A JP 3005043 B2 JP3005043 B2 JP 3005043B2
Authority
JP
Japan
Prior art keywords
electrode
film
insulating film
liquid crystal
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32599590A
Other languages
Japanese (ja)
Other versions
JPH04198921A (en
Inventor
晃 笹野
和男 白橋
由佳 松川
秀明 谷口
英明 山本
治男 松丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32599590A priority Critical patent/JP3005043B2/en
Publication of JPH04198921A publication Critical patent/JPH04198921A/en
Priority to US08156640 priority patent/US5402254B1/en
Priority to US08/411,207 priority patent/US5610738A/en
Priority to US08/509,821 priority patent/US5671027A/en
Application granted granted Critical
Publication of JP3005043B2 publication Critical patent/JP3005043B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION 【産業上の利用分野】[Industrial applications]

この発明は液晶表示装置、特に薄膜トランジスタ等を
使用したアクティブ・マトリクス方式の液晶表示装置に
関する。
The present invention relates to a liquid crystal display device, particularly to an active matrix type liquid crystal display device using thin film transistors and the like.

【従来の技術】[Prior art]

アクティブ・マトリクス方式の液晶表示装置は、マト
リクス状に配列された複数の画素電極のそれぞれに対応
して非線形素子(スイッチング素子)を設けたものであ
る。各画素における液晶は理論的には常時駆動(デュー
ティ比1.0)されているので、時分割駆動方式を採用し
ている、いわゆる単純マトリクス方式と比べてアクティ
ブ方式はコントラストが良く、特にカラー液晶表示装置
では欠かせない技術となりつつある。スイッチング素子
として代表的なものとしては薄膜トランジスタ(TFT)
がある。 第14図は従来のアクティブ・マトリクス方式の液晶表
示装置の一部を示す断面図である。この液晶表示装置お
いては、透明ガラス基板SUB1上にゲート電極GTが設けら
れ、ゲート電極GT上にゲート絶縁膜として使用される絶
縁膜GIが設けられ、絶縁膜GI上にi型半導体層ASが設け
られ、絶縁膜GI上に映像信号線DLが設けられ、i型半導
体層ASの両側にソース電極SD11、ドレイン電極SD21が設
けられ、ソース電極SD11に接続して透明画素電極ITO11
が設けられている。 第15図は従来の他のアクティブ・マトリクス方式の液
晶表示装置(プロシーディングス オブ ザ エスアイ
デイ(Proceedings of the SID)Vol.31/1,1990 13〜1
7頁)の一部を示す断面図である。この液晶表示装置に
おいては、透明ガラス基板SUB1上にゲート電極GTが設け
られ、ゲート電極GT上に窒化シリコン膜からなる絶縁膜
GI1が設けられ、絶縁膜GI1上に透明画素電極ITO12が設
けられ、透明画素電極ITO12上に窒化シリコン膜からな
る絶縁膜GI2が設けられ、絶縁膜GI12上にi型半導体層A
Sが設けられ、絶縁膜GI12上に映像信号線DLが設けら
れ、i型半導体層ASの両側にソース電極SD11、ドレイン
電極SD21が設けられ、絶縁膜GI2に設けられたスルーホ
ールを介してソース電極SD11と透明画素電極ITO12とを
接続している。 なお、薄膜トランジスタのゲート電極上に上記ゲート
電極を構成する金属の陽極酸化膜を設ける公知例は特開
昭61−133662号公報および特開平2−106723号公報があ
る。しかし、何れの公知例にも保持容量素子の具体的な
構成までは考慮されていなかった。
An active matrix type liquid crystal display device has a nonlinear element (switching element) provided for each of a plurality of pixel electrodes arranged in a matrix. Since the liquid crystal in each pixel is theoretically always driven (duty ratio 1.0), the active system has a better contrast than the so-called simple matrix system that employs the time-division driving system. Then it is becoming an indispensable technology. A typical example of a switching element is a thin film transistor (TFT)
There is. FIG. 14 is a sectional view showing a part of a conventional active matrix type liquid crystal display device. In this liquid crystal display device, a gate electrode GT is provided on a transparent glass substrate SUB1, an insulating film GI used as a gate insulating film is provided on the gate electrode GT, and an i-type semiconductor layer AS is provided on the insulating film GI. Is provided, a video signal line DL is provided on the insulating film GI, a source electrode SD11 and a drain electrode SD21 are provided on both sides of the i-type semiconductor layer AS, and the transparent pixel electrode ITO11 is connected to the source electrode SD11.
Is provided. FIG. 15 shows another conventional active matrix type liquid crystal display device (Proceedings of the SID) Vol. 31/1, 1990 13-1.
FIG. 7 is a cross-sectional view showing a part of FIG. In this liquid crystal display device, a gate electrode GT is provided on a transparent glass substrate SUB1, and an insulating film made of a silicon nitride film is provided on the gate electrode GT.
GI1, a transparent pixel electrode ITO12 is provided on the insulating film GI1, an insulating film GI2 made of a silicon nitride film is provided on the transparent pixel electrode ITO12, and an i-type semiconductor layer A is provided on the insulating film GI12.
S is provided, a video signal line DL is provided on the insulating film GI12, a source electrode SD11 and a drain electrode SD21 are provided on both sides of the i-type semiconductor layer AS, and a source is provided through a through hole provided in the insulating film GI2. The electrode SD11 and the transparent pixel electrode ITO12 are connected. Known examples of providing an anodized film of the metal constituting the gate electrode on the gate electrode of the thin film transistor are disclosed in JP-A-61-133662 and JP-A-2-106723. However, none of the known examples takes into account the specific configuration of the storage capacitor.

【発明が解決しようとする課題】[Problems to be solved by the invention]

第14図に示した液晶表示装置においては、映像信号線
DLと透明画素電極ITO11とが同一平面上に形成されてい
るから、隣接する映像信号線DLと透明画素電極ITO11と
が短絡し、点欠陥が生じ、表示特性が劣化する。 また、第15図に示した液晶表示装置においては、映像
信号線DLと透明画素電極ITO12とが同一平面上に形成さ
れていないから、映像信号線DLと透明画素電極ITO12と
が短絡することはほとんどない。しかし、2層の絶縁膜
GI1、GI2を設けており、絶縁膜GI1、GI2をプラズマCVD
法によって形成したときには、プラズマCVD装置内での
プラズマ反応による発塵が極めて多く、絶縁膜GI1、GI2
に欠陥が発生しやすいから、たとえばゲート電極GTとソ
ース電極SD11、ドレイン電極SD21との短絡等の欠陥の発
生が増加して、点欠陥が生じ、表示特性が劣化する。 この発明は上述の課題を解決するためになされたもの
で、表示特性が良好である液晶表示装置を提供すること
を目的とする。
In the liquid crystal display device shown in FIG.
Since the DL and the transparent pixel electrode ITO11 are formed on the same plane, the adjacent video signal line DL and the transparent pixel electrode ITO11 are short-circuited, causing a point defect and deteriorating display characteristics. Further, in the liquid crystal display device shown in FIG. 15, since the video signal line DL and the transparent pixel electrode ITO12 are not formed on the same plane, it is possible that the video signal line DL and the transparent pixel electrode ITO12 are short-circuited. rare. However, two layers of insulating film
GI1 and GI2 are provided, and insulating films GI1 and GI2 are plasma CVD
When formed by the plasma method, dust generated by the plasma reaction in the plasma CVD apparatus is extremely large, and the insulating films GI1, GI2
Since defects are likely to occur in the gate electrode, the occurrence of defects such as a short circuit between the gate electrode GT and the source electrode SD11 or the drain electrode SD21 increases, point defects occur, and display characteristics deteriorate. The present invention has been made to solve the above-described problem, and has as its object to provide a liquid crystal display device having good display characteristics.

【課題を解決するための手段】[Means for Solving the Problems]

この目的を達成するため、この発明においては、薄膜
トランジスタと画素電極と保持容量素子とを画素の構成
要素として含みかつ上記薄膜トランジスタを介して映像
信号線の電圧を上記画素電極に印加するアクティブ・マ
トリクス方式の液晶表示装置において、上記薄膜トラン
ジスタのゲート電極はアルミニウムからなりかつその上
面および側面はアルミニウムの酸化物からなる第1の絶
縁膜が設けられ、上記保持容量素子を構成する第1の電
極はアルミニウムからなりかつその上面および側面はア
ルミニウムの酸化物からなる第1の絶縁膜が設けられか
つ上記ゲート電極が形成される面上に該ゲート電極に対
し各々に形成される第1の絶縁膜が接しないように離間
して設けられ、上記画素電極は上記ゲート電極が形成さ
れる面の該ゲート電極の側面および上面を覆う第1の絶
縁膜と上記第1の電極の側面および上面を覆う第1の絶
縁膜とに挟まれた領域上に該第1の絶縁膜の夫々と離間
して形成され、上記第1の絶縁膜および該第1の絶縁膜
の各々と上記画素電極との間を覆うように窒化シリコン
からなる第2の絶縁膜が形成され、上記画素電極に接し
かつ上記第2の絶縁膜上に上記第1の電極と対向するよ
うに延びた上記保持容量素子を構成する第2の電極が形
成され、かつ上記映像信号線は上記第2の絶縁膜上にか
つ上記薄膜トランジスタの上記画素電極とは反対側に形
成されていることを特徴とする。 この場合、上記第2の電極を、上記映像信号線と同じ
材料で構成する。 また、上記第1の電極を、上記画素に隣接する別の画
素の上記ゲート電極と一体に形成する。
In order to achieve this object, according to the present invention, there is provided an active matrix system including a thin film transistor, a pixel electrode, and a storage capacitor as components of a pixel, and applying a voltage of a video signal line to the pixel electrode via the thin film transistor. In the liquid crystal display device, the gate electrode of the thin film transistor is made of aluminum, and the top and side surfaces thereof are provided with a first insulating film made of an oxide of aluminum, and the first electrode constituting the storage capacitor is made of aluminum. And a first insulating film made of an oxide of aluminum is provided on the upper surface and side surfaces thereof, and the first insulating film formed on each of the gate electrodes does not contact the surface on which the gate electrode is formed The pixel electrode is provided on the surface on which the gate electrode is formed. Formed on a region interposed between a first insulating film covering the side and top surfaces of the first electrode and a first insulating film covering the side surfaces and the top surface of the first electrode. A second insulating film made of silicon nitride is formed so as to cover the first insulating film and each of the first insulating film and the pixel electrode, and is in contact with the pixel electrode; A second electrode constituting the storage capacitor element is formed on the insulating film so as to face the first electrode, and the video signal line is formed on the second insulating film and the thin film transistor of the thin film transistor. It is characterized in that it is formed on the side opposite to the pixel electrode. In this case, the second electrode is made of the same material as the video signal line. Further, the first electrode is formed integrally with the gate electrode of another pixel adjacent to the pixel.

【作用】[Action]

この発明の液晶表示装置においては、画素電極と映像
信号線との間に第2の絶縁膜を形成するから、画素電極
と映像信号線とが短絡することがない。また、保持容量
素子の誘電体膜が第1の絶縁膜および第2の絶縁膜で構
成されているから、保持容量素子部で短絡することがな
い。
In the liquid crystal display device according to the present invention, since the second insulating film is formed between the pixel electrode and the video signal line, there is no short circuit between the pixel electrode and the video signal line. Further, since the dielectric film of the storage capacitor is formed of the first insulating film and the second insulating film, no short circuit occurs in the storage capacitor.

【実施例】【Example】

以下、この発明の構成について、アクティブ・マトリ
クス方式のカラー液晶表示装置にこの発明を適用した実
施例とともに説明する。 なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。 第1図はこの発明が適用されるアクティブ・マトリク
ス方式カラー液晶表示装置の一画素とその周辺を示す平
面図、第2A図は第1図のII A−II A切断線における断面
と表示パネルのシール部付近の断面を示す図、第2B図は
第1図のII B−II B切断線における断面図である。ま
た、第3図(要部平面図)には第1図に示す画素を複数
配置したときの平面図を示す。 (画素配置) 第1図に示すように、各画素は隣接する2本の走査信
号線(ゲート信号線または水平信号線)GLと、隣接する
2本の映像信号線(ドレイン信号線または垂直信号線)
DLとの交差領域内(4本の信号線で囲まれた領域内)に
配置されている。各画素は薄膜トランジスタTFT、透明
画素電極ITO1および保持容量素子Caddを含む。走査信号
線GLは列方向に延在し、行方向に複数本配置されてい
る。映像信号線DLは行方向に延在し、列方向に複数本配
置されている。 (表示部断面全体構造) 第2A図に示すように、液晶LCを基準に下部透明ガラス
基板SUB1側には薄膜トランジスタTFTおよび透明画素電
極ITO1が形成され、上部透明ガラス基板SUB2側にはカラ
ーフィルタFIL、遮光用ブラックマトリクスパターンを
形成する遮光膜BMが形成されている。下部透明ガラス基
板SUB1はたとえば1.1[mm]程度の厚さで構成されてい
る。また、透明ガラス基板SUB1、SUB2の両面にはディッ
プ処理等によって形成された酸化シリコン膜SIOが設け
られている。このため、透明ガラス基板SUB1、SUB2の表
面に鋭い傷があったとしても、鋭い傷を酸化シリコン膜
SIOで覆うことができるので、走査信号線GL、カラーフ
ィルタFILが損傷するのを有効に防止することができ
る。 第2A図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板SUB1、SUB2の左側縁部分で外部引
出配線の存在する部分の断面を示しており、右側は透明
ガラス基板SUB1、SUB2の右側縁部分で外部引出配線の存
在しない部分の断面を示している。 第2A図の左側、右側のそれぞれに示すシール材SLは液
晶LCを封止するように構成されており、液晶封入口(図
示していない)を除く透明ガラス基板SUB1、SUB2の縁周
囲全体に沿って形成されている。シール材SLはたとえば
エポキシ樹脂で形成されている。 上部透明ガラス基板SUB2側の共通透明画素電極ITO2
は、少なくとも一個所において、銀ペースト材SILによ
って下部透明ガラス基板SUB1側に形成された外部引出配
線に接続されている。この外部引出配線はゲート電極G
T、ソース電極SD1、ドレイン電極SD2のそれぞれと同一
製造工程で形成される。 配向膜ORI1、ORI2、透明画素電極ITO1、共通透明画素
電極ITO2、保護膜PSV1、PSV2、絶縁膜GIのそれぞれの層
は、シール材SLの内側に形成される。偏光板POL1、POL2
はそれぞれ下部透明ガラス基板SUB1、上部透明ガラス基
板SUB2の外側の表面に形成されている。 液晶LCは液晶分子の向きを設定する下部配向膜ORI1と
上部配向膜ORI2との間に封入され、シール部SLによって
シールされている。 下部配向膜ORI1は下部透明ガラス基板SUB1側の保護膜
PSV1の上部に形成される。 上部透明ガラス基板SUB2の内側(液晶LC側)の表面に
は、遮光膜BM、カラーフィルタFIL、保護膜PSV2、共通
透明画素電極ITO2(COM)および上部配向膜ORI2が順次
積層して設けられている。 この液晶表示装置は下部透明ガラス基板SUB1側、上部
透明ガラス基板SUB2側のそれぞれの層を別々に形成し、
その後上下透明ガラス基板SUB1、SUB2を重ね合わせ、両
者間に液晶LCを封入することによって組み立てられる。 (薄膜トランジスタTFT) 薄膜トランジスタTFTは、ゲート電極GTに正のバイア
スを印加すると、ソース−ドレイン間のチャネル抵抗が
小さくなり、バイアスを零にすると、チャネル抵抗は大
きくなるように動作する。 各画素の薄膜トランジスタTFTは、画素内において2
つ(複数)に分割され、薄膜トランジスタ(分割薄膜ト
ランジスタ)TFT1およびTFT2で構成されている。薄膜ト
ランジスタTFT1、TFT2のそれぞれは実質的に同一サイズ
(チャネル長、チャネル幅が同じ)で構成されている。
この分割された薄膜トランジスタTFT1、TFT2のそれぞれ
は、主にゲート電極GT、ゲート絶縁膜GI、i型(真性、
intrinsic、導電型決定不純物がドープされていない)
非晶質シリコン(Si)からなるi型半導体層AS、一対の
ソース電極SD1、ドレイン電極SD2で構成されている。な
お、ソース・ドレインは本来その間のバイアス極性によ
って決まり、この液晶表示装置の回路ではその極性は動
作中反転するので、ソース・ドレインは動作中入れ替わ
ると理解されたい。しかし、以下の説明でも、便宜上一
方をソース、他方をドレインと固定して表現する。 (ゲート電極GT) ゲート電極GTは第4図(第1図の第2導電膜g2および
i型半導体層ASのみを描いた平面図)に詳細に示すよう
に、走査信号線GLから垂直方向(第1図および第4図に
おいて上方向)に突出する形状で構成されている(T字
形状に分岐されている)。ゲート電極GTは薄膜トランジ
スタTFT1、TFT2のそれぞれの形成領域まで突出するよう
に構成されている。薄膜トランジスタTFT1、TFT2のそれ
ぞれのゲート電極GTは、一体に(共通ゲート電極とし
て)構成されており、走査信号線GLに連続して形成され
ている。ゲート電極GTは、単層の第2導電膜g2で構成す
る。第2導電膜g2はたとえばスパッタで形成されたアル
ミニウム膜を用い、1000〜5500[Å]程度の膜厚で形成
する。また、ゲート電極GT上にはアルミニウムの陽極酸
化膜AOFが設けられている。 このゲート電極GTは第1図、第2A図および第4図に示
されているように、i型半導体層ASを完全に覆うよう
(下方からみて)それより大き目に形成される。したが
って、下部透明ガラス基板SUB1の下方に蛍光灯等のバッ
クライトBLを取り付けた場合、この不透明なアルミニウ
ムからなるゲート電極GTが影となって、i型半導体層AS
にはバックライト光が当たらず、光照射による導電現象
すなわち薄膜トランジスタTFTのオフ特性劣化は起きに
くくなる。なお、ゲート電極GTの本来の大きさは、ソー
ス電極SD1とドレイン電極SD2との間をまたがるに最低限
必要な(ゲート電極GTとソース電極SD1、ドレイン電極S
D2との位置合わせ余裕分も含めて)幅を持ち、チャネル
幅Wを決めるその奥行き長さはソース電極SD1とドレイ
ン電極SD2との間の距離(チャネル長)Lとの比、すな
わち相互コンダクタンスgmを決定するファクタW/Lをい
くつにするかによって決められる。 この液晶表示装置におけるゲート電極GTの大きさはも
ちろん、上述した本来の大きさよりも大きくされる。 (走査信号線GL) 走査信号線GLは第2導電膜g2で構成されている。この
走査信号線GLの第2導電膜g2はゲート電極GTの第2導電
膜g2と同一製造工程で形成され、かつ一体に構成されて
いる。 (陽極酸化膜AOF) 陽極酸化膜(Al2O3)AOFは第2導電膜g2を陽極酸化す
ることによって形成されている。この陽極酸化膜AOFは
走査信号線GLの映像信号線DLとの交差部、ゲート電極GT
部、電極PL1部に設けられている。このため、薄膜トラ
ンジスタTFT部での電極間の短絡、配線交差部での信号
線間の短絡を防止することができ、しかも走査信号線GL
の一部にのみ陽極酸化膜AOFを設けているから、走査信
号線GLの配線抵抗を低く抑えることができる。また、Al
2O3の比誘電率は9.2であり、窒化シリコンの比誘電率は
6.7であるから、Al2O3の比誘電率は窒化シリコンの比誘
電率より30%高いので、薄膜トランジスタTFTの相互コ
ンダクタンスgmを約1.5倍向上することができ、しかも
保持容量素子Caddの面積を小さくすることができるた
め、開口率を向上することができる。さらに、従来のよ
うに窒化シリコン膜からなる2層の絶縁膜GI1、GI2を設
ける場合と相違して、高価なプラズマCVD装置を余分に
必要としないから、製造コストが高価となることはな
い。 (絶縁膜GI) 絶縁膜GIは薄膜トランジスタTFT1、TFT2のそれぞれの
ゲート絶縁膜として使用される。絶縁膜GIはゲート電極
GT、走査信号線GL、透明画素電極ITO1の上層に形成され
ている。絶縁膜GIはたとえばプラズマCVDで形成された
窒化シリコン膜を用いる。 つぎに、絶縁膜GIの膜厚、陽極酸化膜AOFの膜厚につ
いて説明する。第10図はゲート絶縁膜を陽極酸化膜AOF
および絶縁膜GIで構成した場合の、絶縁膜GIの膜厚、陽
極酸化膜AOFの膜厚と一般の絶縁膜GI(膜厚が0.3[μ
m])の相互コンダクタンスgmを1としたときの相互コ
ンダクタンスgmの増加比との関係を示すグラフである。
このグラフの斜線で示す領域となるように、絶縁膜GIの
膜厚、陽極酸化膜AOFの膜厚を定めれば、相互コンダク
タンスgmを改善することができる。一方、実際の作動状
態ではゲート電極GTとソース電極SD1、ドレイン電極SD2
との間に最大25Vの電圧が印加され、この3倍の75Vのス
クリーニングが行なわれる。そして、絶縁膜GIのない部
分、陽極酸化膜AOFのない部分があると考えなければな
らないから、絶縁膜GIの膜厚、陽極酸化膜AOFの膜厚そ
れぞれが75Vの電圧に耐えうる膜厚であることが必要で
ある。そして、75Vの電圧に耐えうる絶縁膜GIの膜厚は1
200[Å]であり、また75Vの電圧に耐えうる陽極酸化膜
AOFの膜厚は1100[Å]であり、これは陽極酸化電圧80V
に対応する。さらに、第11図は陽極酸化膜AOFのリーク
電流特性を示すグラフである。ところで、薄膜トランジ
スタTFTのオフ電流は約10-8A/cm2であるから、リーク電
流は10-8A/cm2以下でなければならない。そして、リー
ク電流が10-8A/cm2以下となるのは、陽極酸化電圧が80V
以上のときである。この点からも陽極酸化膜AOFの膜厚
を1100[Å]以上にする必要がある。一方、陽極酸化電
圧が陽極酸化時のレジストの耐圧を越えると、レジスト
が破壊されるとともに、レジストの下の第2導電膜g2が
消失するから、陽極酸化電圧を高くすることは適当では
なく、陽極酸化電圧を150V(このときの陽極酸化膜AOF
膜厚は約2100[Å])以下にすることが望ましい。以上
のことから、絶縁膜GIの膜厚を1200〜2200[Å]とし、
陽極酸化膜AOFの膜厚を1100〜2100[Å]とすること、
すなわち絶縁膜GIの膜厚、陽極酸化膜AOFの膜厚を第10
図の格子網目で示す領域内の値にするのが望ましい。 また、絶縁膜GIに開口部HOPが設けられており、開口
部HOPの端部を介して透明画素電極ITO1とソース電極SD1
とが接続されている。そして、開口部HOPを設けること
により、透明画素電極ITO1上の絶縁膜GIを実質的に除去
しているから、透明画素電極ITO1上に形成される絶縁膜
の膜厚が薄くなるので、液晶LCに作用する電圧を大きく
することができる。しかも、透明画素電極ITO1と映像信
号線DLとの間に絶縁膜GIが形成されているから、透明画
素電極ITO1と映像信号線DLとが短絡することがないの
で、点欠陥が生ずることがないため、表示特性が良好で
ある。 (i型半導体層AS) i型半導体層ASは、第4図に示すように、複数に分割
された薄膜トランジスタTFT1、TFT2のそれぞれのチャネ
ル形成領域として使用される。i型半導体層ASは非晶質
シリコン膜または多結晶シリコン膜で形成し、200〜100
0[Å]程度の膜厚で形成する。 このi型半導体層ASは、供給ガスの成分を変えてSi3N
4からなるゲート絶縁膜として使用される絶縁膜GIの形
成に連続して、同じプラズマCVD装置で、しかもそのプ
ラズマCVD装置から外部に露出することなく形成され
る。また、オーミックコンタクト用のPをドープしたN+
型半導体層d0(第2A図)も同様に連続して200〜500
[Å]の厚さに形成される。しかる後、下部透明ガラス
基板SUB1はCVD装置から外に取り出され、写真処理技術
によりN+型半導体層d0およびi型半導体層ASは第1図、
第2A図および第4図に示すように独立した島状にパター
ニングされる。 i型半導体層ASは、第1図および第4図に詳細に示す
ように、走査信号線GLと映像信号線DLとの交差部(クロ
スオーバ部)の両者間にも設けられている。この交差部
のi型半導体層ASは交差部における走査信号線GLと映像
信号線DLとの短絡を低減するように構成されている。 (ソース電極SD1、ドレイン電極SD2) 複数に分割された薄膜トランジスタTFT1、TFT2のそれ
ぞれのソース電極SD1とドレイン電極SD2とは、第1図、
第2A図および第5図(第1図の第1〜第3導電膜d1〜d3
のみを描いた平面図)で詳細に示すように、i型半導体
層AS上にそれぞれ離隔して設けられている。 ソース電極SD1、ドレイン電極SD2のそれぞれは、N+
半導体層d0に接触する下層側から、第2導電膜d2、第3
導電膜d3を順次重ね合わせて構成されている。ソース電
極SD1の第2導電膜d2および第3導電膜d3は、ドレイン
電極SD2の第2導電膜d2および第3導電膜d3と同一製造
工程で形成される。 第2導電膜d2はスパッタで形成したクロム膜を用い、
500〜1000[Å]の膜厚(この液晶表示装置では、600
[Å]程度の膜厚)で形成する。クロム膜は膜厚を厚く
形成するとストレスが大きくなるので、2000[Å]程度
の膜厚を越えない範囲で形成する。クロム膜はN+型半導
体層d0との接触が良好である。クロム膜は後述する第3
導電膜d3のアルミニウムがN+型半導体層d0に拡散するこ
とを防止するいわゆるバリア層を構成する。第2導電膜
d2としては、クロム膜の他に高融点金属(Mo、Ti、Ta、
W)膜、高融点金属シリサイド(MoSi2、TiSi2、TaS
i2、WSi2)膜で形成してもよい。 第2導電膜d2を写真処理でパターニングした後、同じ
写真処理用マスクを用いて、あるいは第2導電膜d2をマ
スクとして、N+型半導体層d0が除去される。つまり、i
型半導体層AS上に残っていたN+型半導体層d0は第2導電
膜d2以外の部分がセルフアラインで除去される。このと
き、N+型半導体層d0はその厚さ分は全て除去されるよう
エッチされるので、i型半導体層ASも若干その表面部分
でエッチされるが、その程度はエッチ時間で制御すれば
よい。 しかる後、第3導電膜d3がアルミニウムの抵抗加熱蒸
着またはスパッタリングで3000〜8000[Å]の膜厚(こ
の液晶表示装置では、3500[Å]程度の膜厚)に形成さ
れる。アルミニウム膜はクロム膜に比べてストレスが小
さく、厚い膜厚に形成することが可能で、ソース電極SD
1、ドレイン電極SD2および映像信号線DLの抵抗値を低減
するように構成されている。 ソース電極SD1の第2導電膜d2、ドレイン電極SD2の第
2導電膜d2のそれぞれは、上層の第3導電膜d3に比べて
内側に(チャネル領域内に)大きく入り込んでいる。つ
まり、これらの部分における第2導電膜d2は第3導電膜
d3とは無関係に薄膜トランジスタTFTのチャネル長Lを
規定できるように構成されている。 ソース電極SD1は透明画素電極ITO1に接続されてい
る。ソース電極SD1は、i型半導体層ASの段差形状(第
2導電膜g2の膜厚、N+型半導体層d0の膜厚およびi型半
導体層ASの膜厚を加算した膜厚に相当する段差)に沿っ
て構成されている。具体的には、ソース電極SD1は、i
型半導体層ASの段差形状に沿って形成された第2導電膜
d2と、この第2導電膜d2の上部に形成した第3導電膜d3
とで構成されている。ソース電極SD1の第3導電膜d3は
第2導電膜d2のクロム膜がストレスの増大から厚く形成
できず、i型半導体層ASの段差形状を乗り越えられない
ので、このi型半導体層ASを乗り越えるために構成され
ている。つまり、第3導電膜d3は厚く形成することでス
テップカバレッジを向上している。第3導電膜d3は厚く
形成できるので、ソース電極SD1の抵抗値(ドレイン電
極SD2や映像信号線DLについても同様)の低減に大きく
寄与している。 (透明画素電極ITO1) 透明画素電極ITO1は液晶表示部の画素電極の一方を構
成する。透明画素電極ITO1は絶縁膜GIに設けられた開口
部HOPを介してソース電極SD1に接続されている。 透明画素電極ITO1は第1導電膜d1によって構成されて
いる。この第1導電膜d1はスパッタリングで形成された
透明導電膜(Indium−Tin−Oxide ITO:ネサ膜)からな
り、1000〜2000[Å]の膜厚(この液晶表示装置では、
1200[Å]程度の膜厚)で形成される。 透明画素電極ITO1は薄膜トランジスタTFT1のソース電
極SD1および薄膜トランジスタTFT2のソース電極SD1に接
続されている。このため、薄膜トランジスタTFT1、TFT2
のうちの1つたとえば薄膜トランジスタTFT1に欠陥が発
生したときには、製造工程においてレーザ光等によっ
て、薄膜トランジスタTFT1と映像信号線DLとを切り離す
とともに、薄膜トランジスタTFT1と透明画素電極ITO1と
を切り離せば、点欠点、線欠陥にはならず、しかも2つ
の薄膜トランジスタTFT1、TFT2に同時に欠陥が発生する
ことはほとんどないから、点欠陥が発生する確率を極め
て小さくすることができる。 また、透明画素電極ITO1はゲート電極GTと陽極酸化膜
AOFで分離されており、しかも映像信号線DLとは絶縁膜G
Iで分離されているから、点欠陥が極めて少ないので、
表示特性が良好である。 さらに、透明画素電極ITO1がゲート電極GTと同一平面
に形成されているから、絶縁膜の数を少なくすることが
できるので、製造コストが安価である。 (保護膜PSV1) 薄膜トランジスタTFTおよび透明画素電極ITO1上には
保護膜PSV1が設けられている。保護膜PSV1は主に薄膜ト
ランジスタTFTを湿気等から保護するために形成されて
おり、透明性が高くしかも耐湿性の良いものを使用す
る。保護膜PSV1はたとえばプラズマCVD装置で形成した
酸化シリコン膜や窒化シリコン膜で形成されており、1
[μm]程度の膜厚で形成する。 (ゲート端子GTM) 第2D図に示すように、ゲート端子GTMは第1導電膜g1
と第1導電膜d1とで構成されている。 第1導電膜g1はたとえばスパッタで形成されたクロム
(Cr)膜を用い、1000[Å]程度の膜厚で形成する。 (遮光膜BM) 上部透明ガラス基板SUB2側には、外部光(第2A図では
上方からの光)がチャネル形成領域として使用されるi
型半導体層ASに入射されないように、遮光膜BMが設けら
れ、遮光膜BMは第6図のハッチングに示すようなパター
ンとされている。なお、第6図は第1図におけるITO膜
からなる第1導電膜d1、カラーフィルタFILおよび遮光
膜BMのみを描いた平面図である。遮光膜BMは光に対する
遮蔽性が高いたとえばアルミニウム膜やクロム膜等で形
成されており、この液晶表示装置ではクロム膜がスパッ
タリングで1300[Å]程度の膜厚に形成される。 したがって、薄膜トランジスタTFT1、TFT2のi型半導
体層ASは上下にある遮光膜BMおよび大き目のゲート電極
GTによってサンドイッチにされ、その部分は外部の自然
光やバックライト光が当たらなくなる。遮光膜BMは第6
図のハッチング部分で示すように、画素の周囲に形成さ
れ、つまり遮光膜BMは格子状に形成され(ブラックマト
リクス)、この格子で1画素の有効表示領域が仕切られ
ている。したがって、各画素の輪郭が遮光膜BMによって
はっきりとし、コントラストが向上する。つまり、遮光
膜BMはi型半導体層ASに対する遮光とブラックマトリク
スとの2つの機能をもつ。 また、透明画素電極ITO1のラビング方向の根本側のエ
ッジ部に対向する部分(第1図右下部分)が遮光膜BMに
よって遮光されているから、上記部分にドメインが発生
したとしても、ドメインが見えないので、表示特性が劣
化することはない。 なお、バックライトを上部透明ガラス基板SUB2側に取
り付け、下部透明ガラス基板SUB1を観察側(外部露出
側)とすることもできる。 (共通透明画素電極ITO2) 共通透明画素電極ITO2は、下部透明ガラス基板SUB1側
に画素ごとに設けられた透明画素電極ITO1に対向し、液
晶LCの光学的な状態は各画素電極ITO1と共通透明画素電
極ITO2との間の電位差(電界)に応答して変化する。こ
の共通透明画素電極ITO2にはコモン電圧Vcomが印加され
るように構成されている。コモン電圧Vcomは映像信号線
DLに印加されるロウレベルの駆動電圧Vdminとハイレベ
ルの駆動電圧Vdmaxとの中間電位である。 (カラーフィルタFIL) カラーフィルタFILはアクリル樹脂等の樹脂材料で形
成される染色基材に染料を着色して構成されている。カ
ラーフィルタFILは画素に対向する位置にストライプ状
に形成され(第7図)、染め分けられている(第7図は
第3図の第1導電膜d1、遮光膜BMおよびカラーフィルタ
FILのみを描いたもので、B、R、Gの各カラーフィル
ターFILはそれぞれ、45゜、135゜、クロスのハッチを施
してある)。カラーフィルタFILは第6図に示すように
透明画素電極ITO1の全てを覆うように大き目に形成さ
れ、遮光膜BMはカラーフィルタFILおよび透明画素電極I
TO1のエッジ部分と重なるよう透明画素電極ITO1の周縁
部より内側に形成されている。 カラーフィルタFILは次のように形成することができ
る。まず、上部透明ガラス基板SUB2の表面に染色基材を
形成し、フォトリソグラフィ技術で赤色フィルタ形成領
域以外の染色基材を除去する。この後、染色基材を赤色
染料で染め、固着処理を施し、赤色フィルタRを形成す
る。つぎに、同様な工程を施すことによって、緑色フィ
ルタG、青色フィルタBを順次形成する。 (保護膜PSV2) 保護膜PSV2はカラーフィルタFILを異なる色に染め分
けた染料が液晶LCに漏れることを防止するために設けら
れている。保護膜PSV2はたとえばアクリル樹脂、エポキ
シ樹脂等の透明樹脂材料で形成されている。 (表示装置全体等価回路) 表示マトリクス部の等価回路とその周辺回路の結線図
を第8図に示す。同図は回路図ではあるが、実際の幾何
学的配置に対応して描かれている。ARは複数の画素を二
次元状に配列したマトリクス・アレイである。 図中、Xは映像信号線DLを意味し、添字G、Bおよび
Rがそれぞれ緑、青および赤画素に対応して付加されて
いる。Yは走査信号線GLを意味し、添字1,2,3,…,endは
走査タイミングの順序に従って付加されている。 映像信号線X(添字省略)は交互に上側(または奇
数)映像信号駆動回路He、下側(または偶数)映像信号
駆動回路Hoに接続されている。 SUPは1つの電圧源から複数の分圧した安定化された
電圧源を得るための電源回路やホスト(上位演算処理装
置)からのCRT(陰極線管)用の情報をTFT液晶表示装置
用の情報に交換する回路を含む回路である。 (保持容量素子Caddの構造) 透明画素電極ITO1の薄膜トランジスタTFTと接続され
る端部と反対側の端部に第2、第3導電膜d2、d3が接続
されており、この第2、第3導電膜d2、d3が隣りの走査
信号線GLと重なるように形成されている。この重ね合わ
せは、第2B図からも明らかなように、第2、第3導電膜
d2、d3を一方の電極PL2とし、隣りの走査信号線GLを他
方の電極PL1とする保持容量素子(静電容量素子)Cadd
を構成する。この保持容量素子Caddの誘電体膜は、陽極
酸化膜AOFおよび絶縁膜GIで構成されている。このた
め、電極PL1と電極PL2とが短絡することがないから、点
欠陥が生ずることがないので、表示特性が良好である。 保持容量素子Caddは、第4図からも明らかなように、
走査信号線GLの第2導電膜g2の幅を広げた部分に形成さ
れている。なお、映像信号線DLと交差する部分の第2導
電膜g2は映像信号線DLとの短絡の確率を小さくするため
細くされている。 (保持容量素子Caddの等価回路とその動作) 第1図に示される画素の等価回路を第9図に示す。第
9図において、Cgsは薄膜トランジスタTFTのゲート電極
GTとソース電極SD1との間に形成される寄生容量であ
る。寄生容量Cgsの誘電体膜は陽極酸化膜AFOおよび絶縁
膜GIである。Cpixは透明画素電極ITO1(PIX)と共通透
明画素電極ITO2(COM)との間に形成される液晶容量で
ある。液晶容量Cpixの誘電体膜は液晶LC、絶縁膜GI、保
護膜PSV1および配向膜ORI1、ORI2である。Vlcは中点電
位である。 保持容量素子Caddは、薄膜トランジスタTFTがスイッ
チングするとき、中点電位(画素電極電位)Vlcに対す
るゲート電位変化ΔVgの影響を低減するように働く。こ
の様子を式で表すと、次式のようになる。 ΔVlc={Cgs/(Cgs+Cadd+Cpix)}×ΔVg ここで、ΔVlcはΔVgによる中点電位の変化分を表わ
す。この変化分ΔVlcは液晶LCに加わる直流成分の原因
となるが、保持容量Caddを大きくすればする程、その値
を小さくすることができる。また、保持容量素子Caddは
放電時間を長くする作用もあり、薄膜トランジスタTFT
がオフした後の映像情報を長く蓄積する。液晶LCに印加
される直流成分の低減は、液晶LCの寿命を向上し、液晶
表示画面の切り替え時に前の画像が残るいわゆる焼き付
きを低減することができる。 前述したように、ゲート電極GTはi型半導体層ASを完
全に覆うよう大きくされている分、ソース電極SD1、ド
レイン電極SD2とのオーバラップ面積が増え、したがっ
て寄生容量Cgsが大きくなり、中点電位Vlcはゲート(走
査)信号Vgの影響を受け易くなるという逆効果が生じ
る。しかし、保持容量素子Caddを設けることによりこの
デメリットも解消することができる。 保持容量素子Caddの保持容量は、画素の書込特性か
ら、液晶容量Cpixに対して4〜8倍(4・Cpix<Cadd<
8・Cpix)、寄生容量Cgsに対して8〜32倍(8・Cgs<
Cadd<32・Cgs)程度の値に設定する。 (保持容量素子Cadd電極線の結線方法) 保持容量電極線としてのみ使用される初段の走査信号
線GL(Y0)は、第8図に示すように、共通透明画素電極
ITO2(Vcom)に接続する。共通透明画素電極ITO2は、第
2A図に示すように、液晶表示装置の周縁部において銀ペ
ースト材SLによって外部引出配線に接続されている。し
かも、この外部引出配線の一部の導電膜(g1およびg2)
はゲート端子GTM、走査信号線GLと同一製造工程で構成
されている。この結果、最終段の保持容量電極線GLは、
共通透明画素電極ITO2に簡単に接続することができる。 初段の保持容量電極線Y0は最終段の走査信号線Yendに
接続し、Vcom以外の直流電位点(交流接地点)に接続す
るかまたは垂直走路回路Vから1つ余分に走査パルスY0
を受けるように接続してもよい。 つぎに、第1図等に示した液晶表示装置の製造方法に
ついて説明する。まず、7059ガラス(商品名)からなる
下部透明ガラス基板SUB1の両面に酸化シリコン膜SIOを
ディップ処理により設けたのち、500℃、60分間のベー
クを行なう。つぎに、下部透明ガラス基板SUB1上に膜厚
が1100[Å]のクロムからなる第1導電膜g1をスパッタ
リングにより設ける。つぎに、エッチング液として硝酸
第2セリウムアンモニウム溶液を使用した写真蝕刻技術
で第1導電膜g1を選択的にエッチングすることによっ
て、第12図に示すように、ゲート端子GTMおよびドレイ
ン端子DTMを形成するとともに、ゲート端子GTMを接続す
る陽極酸化給電線ASL、陽極酸化給電線ASLに接続された
パッドPADを形成する。つぎに、レジストを剥離液S502
(商品名)で除去したのち、O2アッシャーを1分間行な
う。つぎに、膜厚が2600[Å]のアルミニウムからなる
第2導電膜g2をスパッタリングにより設ける。つぎに、
エッチング液としてリン酸と硝酸と酢酸との混酸を使用
した写真蝕刻技術で第2導電膜g2を選択的にエッチング
することにより、走査信号線GL、ゲート電極GTおよび保
持容量素子Caddの電極PL1を形成する。この場合、第2
導電膜g2の第1導電膜g1との重ね合わせ部をくし形にす
るとともに、上記重ね合わせ部の近傍を線幅が10[μ
m]以下のストライプ状にする。つぎに、ドライエッチ
ング装置にSF6ガスを導入して、シリコン等の残渣を除
去したのち、レジストを除去する。つぎに、厚さ3[μ
m]のレジストを塗布し、ホトエッチングプロセスによ
り走査信号線GLの映像信号線DLとの交差部、ゲート電極
GT部、電極PL1部のレジストを除去する。つぎに、3%
酒石酸溶液をアンモニアで中和し、エチレングリコール
もしくはプロピレングリコールで1:9に稀釈し、Ph7±0.
5に調整した陽極酸化液に浸し、パッドPADに陽極酸化電
圧を印加することにより、第2導電膜g2を陽極酸化し
て、陽極酸化膜AOFを設ける。この場合、最初は電流密
度が0.5〜10mA/cm2となるように電圧を0から徐々に+1
20Vまで昇圧し(定電流酸化)、+120Vになったらその
ままその電圧を保持する(定電圧酸化)。すると、約30
分で約1100[Å]の第2導電膜g2が酸化され、約1700
[Å]の陽極酸化膜AOFが得られる。つぎに、レジスト
を除去したのち、大気中または真空中で200〜400℃で60
分間加熱する。つぎに、膜厚が1000[Å]のITO膜から
なる第1導電膜d1をスパッタリングにより設ける。つぎ
に、エッチング液として塩酸と硝酸との混酸を使用した
写真蝕刻技術で第1導電膜d1を選択的にエッチングする
ことにより、透明画素電極ITO1およびゲート端子GTM、
ドレイン端子DTMの最上層を形成する。つぎに、プラズ
マCVD装置にアンモニアガス、シランガス、窒素ガスを
導入して、膜厚が1200〜2000[Å]の窒化シリコン層
(GI)を設け、プラズマCVD装置にシランガス、水素ガ
スを導入して、膜厚が200〜1000[Å」のi型非晶質シ
リコン層(AS)を設けたのち、プラズマCVD装置に水素
ガス、ホスフィンガスを導入して、膜厚が200〜500
[Å]のPを0.6〜2.5%ドープしたN+型シリコン層(d
0)膜を設ける。つぎに、ドライエッチングガスとしてS
F6、CCl4を使用した写真蝕刻技術でN+型シリコン層(d
0)、i型非晶質シリコン層(AS)を選択的にエッチン
グすることにより、i型半導体層ASを形成する。つぎ
に、レジストを除去したのち、ドライエッチングガスと
してSF6を使用した写真蝕刻技術で、窒化シリコン層(G
I)を選択的にエッチングすることによって、絶縁膜GI
を形成するとともに、開口部HOPを設ける。つぎに、レ
ジストを除去したのち、膜厚が500〜1000[Å]のクロ
ムからなる第2導電膜d2をスパッタリングにより設け
る。つぎに、写真蝕刻技術で第2導電膜d2を選択的にエ
ッチングすることにより、映像信号線DL、ソース電極SD
1、ドレイン電極SD2、電極PL2の第1層を形成するとと
もに、ドレイン電極DTMを接続しかつ第1図に示す陽極
酸化給電線ASLと接続された静電破壊防止線(図示せ
ず)を形成する。つぎに、レジストを除去する前に、ド
ライエッチング装置にCCl4、SF6を導入して、N+型シリ
コン層(d0)を選択的にエッチングすることにより、N+
型半導体層d0を形成する。つぎに、レジストを除去した
のち、O2アッシャーを1分間行なう。つぎに、膜厚が30
00〜8000[Å]のアルミニウムからなる第3導電膜d3を
抵抗加熱蒸着またはスパッタリングにより設ける。つぎ
に、写真蝕刻技術で第3導電膜d3を選択的にエッチング
することにより、映像信号線DL、ソース電極SD1、ドレ
イン電極SD2、電極PL2の第2層を形成する。つぎに、レ
ジストを除去したのち、O2アッシャーを1分間行なう。
つぎに、レジストを除去したのち、プラズマCVD装置に
アンモニアガス、シランガス、窒素ガスを導入して、膜
厚が1[μm]の窒化シリコン層(PSV1)を設ける。つ
ぎに、ドライエッチングガスとしてSF6を使用した写真
蝕刻技術で窒化シリコン層(PSV1)を選択的にエッチン
グすることによって、保護膜PSV1を形成する。 この液晶表示装置の製造方法においては、第2導電膜
g2の第1導電膜g1との重ね合わせ部をくし形にするとと
もに、上記重ね合わせ部の近傍を線幅が10[μm]以下
のストライプ状にするから、ホイスカが発生するのを防
止することができる。すなわち、発明者等の実験によれ
ば、アルミニウム膜の線幅が70[μm]のときのホイス
カ密度は4.9×10-6個/cm2であり、アルミニウム膜の線
幅が25[μm]のときのホイスカ密度は3.6×10-6個/cm
2であり、アルミニウム膜の線幅が10[μm]のときの
ホイスカ密度は0個/cm2であった。また、陽極酸化膜AO
Fを設けたのち、200〜400℃で60分間加熱するから、第1
3図からも明らかなように、陽極酸化膜AOFのリーク電流
を1桁以上減少することができる。なお、熱処理温度を
400℃より高くすると、第2導電膜g2が剥離することが
あるから、熱処理温度を400℃以下にするのが望まし
い。 以上、本発明者によってなされた発明を、前記実施例
に基づき具体的に説明したが、この発明は、前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
において種々変更可能であることは勿論である。 たとえば、上述実施例においては、透明画素電極ITO1
をITO膜からなる第1導電膜d1によって構成したが、反
射型の場合には画素電極を金属膜で構成してもよい。ま
た、上述実施例においては、第3導電膜d3としてアルミ
ニウム膜を用いたが、シリコンまたはパラジウムを含ん
だアルミニウム膜を用いてもよい。さらに、上述実施例
においては、隣接した走査信号線GLとの間で保持容量素
子Caddを形成したが、自段の走査信号線GLとの間で保持
容量素子を形成してもよい。また、上述実施例において
は、絶縁膜GIに開口部HOPを設けたが、絶縁膜GIにスル
ーホールを設け、そのスルーホールを介して透明画素電
極ITO1とソース電極SD1、電極PL2とを接続してもよい。
さらに、窒化シリコン膜からなる絶縁膜GIに開口部HOP
を形成するときに、開口部HOPの周囲部にi型非晶質シ
リコン層(AS)、N+型シリコン層(d0)からなる孤立パ
ターンを形成すれば、開口部HOPの端面が傾斜面となる
ので、透明画素電極ITO1とソース電極SD1とを開口部HOP
を介して確実に接続することができる。
 In the following, the active matrix
Application of the present invention to a color liquid crystal display
This will be described together with the examples. In all the drawings for explaining the embodiments, the same device
Those having functions are given the same reference numerals, and the description of the repetition is given.
Is omitted. FIG. 1 shows an active matrix to which the present invention is applied.
Pixel showing one pixel and its surroundings
2A is a sectional view taken along the line IIA-IIA in FIG.
FIG. 2B is a diagram showing a cross section near the seal portion of the display panel, and FIG.
FIG. 2 is a sectional view taken along section line IIB-IIB in FIG. 1. Ma
FIG. 3 (plan view of a main part) shows a plurality of pixels shown in FIG.
The top view at the time of arrangement | positioning is shown. (Pixel Arrangement) As shown in FIG. 1, each pixel has two adjacent scanning signals.
Line (gate signal line or horizontal signal line) GL and adjacent
Two video signal lines (drain signal lines or vertical signal lines)
In the intersection area with DL (in the area surrounded by four signal lines)
Are located. Each pixel is thin film transistor TFT, transparent
It includes a pixel electrode ITO1 and a storage capacitor Cadd. Scan signal
The lines GL extend in the column direction, and a plurality of lines GL are arranged in the row direction.
You. The video signal lines DL extend in the row direction and are arranged in a plurality in the column direction.
Is placed. (Overall structure of display section) As shown in Fig. 2A, the lower transparent glass
Substrate SUB1 has thin film transistor TFT and transparent pixel
The pole ITO1 is formed and the upper transparent glass substrate SUB2 side has
-Filter FIL, black matrix pattern for light shielding
The light shielding film BM to be formed is formed. Lower transparent glass base
The plate SUB1 has a thickness of, for example, about 1.1 [mm].
You. Dip is placed on both sides of the transparent glass substrates SUB1 and SUB2.
Silicon oxide film SIO formed by
Have been. Therefore, the transparent glass substrates SUB1 and SUB2
Even if there are sharp scratches on the surface,
Since it can be covered with SIO, scanning signal lines GL and color
Can effectively prevent the filter FIL from being damaged.
You. 2A shows a cross section of one pixel portion,
The left side is the outside edge of the transparent glass substrates SUB1 and SUB2 at the left edge.
The cross section of the part where the output wiring exists is shown, and the right side is transparent.
Existence of external wiring at the right edge of the glass substrates SUB1 and SUB2
The cross section of a portion that does not exist is shown. The sealing material SL shown on each of the left and right sides of FIG.
Liquid crystal sealing port (Fig.
(Not shown) Except for transparent glass substrates SUB1 and SUB2
It is formed along the entire enclosure. For example, the sealing material SL
It is made of epoxy resin. Common transparent pixel electrode ITO2 on the upper transparent glass substrate SUB2 side
At least in one place, the silver paste material SIL
External drawer formed on the lower transparent glass substrate SUB1 side
Connected to the wire. This external wiring is gate electrode G
Same as T, source electrode SD1, drain electrode SD2
It is formed in the manufacturing process. ORI1, ORI2, transparent pixel electrode ITO1, common transparent pixel
Each layer of electrode ITO2, protective film PSV1, PSV2, insulating film GI
Is formed inside the sealing material SL. Polarizer POL1, POL2
Are the lower transparent glass substrate SUB1 and the upper transparent glass substrate, respectively.
It is formed on the outer surface of the plate SUB2. The liquid crystal LC has a lower alignment film ORI1 that sets the orientation of the liquid crystal molecules.
Sealed between the upper alignment film ORI2 and the sealing part SL
Sealed. The lower alignment film ORI1 is a protective film on the lower transparent glass substrate SUB1 side
Formed on top of PSV1. On the surface inside (liquid crystal LC side) of the upper transparent glass substrate SUB2
Is common for light shielding film BM, color filter FIL, protective film PSV2
Transparent pixel electrode ITO2 (COM) and upper alignment film ORI2
They are provided in layers. This liquid crystal display device has a lower transparent glass substrate SUB1 side and an upper
Form each layer on the transparent glass substrate SUB2 side separately,
Then, the upper and lower transparent glass substrates SUB1 and SUB2 are overlaid,
It is assembled by enclosing liquid crystal LC between people. (Thin film transistor TFT) The thin film transistor TFT has a positive via
The source-drain channel resistance
When the bias decreases to zero, the channel resistance increases.
It works to be easy. The thin film transistor TFT of each pixel has 2 pixels in the pixel.
(Multiple) thin film transistors
Transistor) It is composed of TFT1 and TFT2. Thin film
Transistors TFT1 and TFT2 are virtually the same size
(The channel length and the channel width are the same).
Each of the divided thin film transistors TFT1 and TFT2
Mainly consist of gate electrode GT, gate insulating film GI, i-type (intrinsic,
intrinsic, not doped with conductivity determining impurities)
I-type semiconductor layer AS made of amorphous silicon (Si), a pair of
It comprises a source electrode SD1 and a drain electrode SD2. What
Note that the source / drain originally depends on the bias polarity between them.
In the circuit of this liquid crystal display device, the polarity is dynamic.
Since the source and drain are reversed during operation, the source and drain are switched during operation.
I want to be understood. However, for the sake of convenience,
One is fixed as a source and the other is fixed as a drain. (Gate Electrode GT) FIG. 4 (the second conductive film g2 and the second conductive film g2 in FIG. 1)
(a plan view depicting only the i-type semiconductor layer AS).
In the vertical direction from the scanning signal line GL (FIGS. 1 and 4)
(T-shaped)
Branched into shapes). Gate electrode GT is a thin film transistor
So that it protrudes to the respective TFT1 and TFT2 formation areas.
Is configured. Thin film transistor TFT1, TFT2
Each gate electrode GT is integrated (common gate electrode
) And is formed continuously with the scanning signal line GL.
ing. The gate electrode GT is composed of a single-layer second conductive film g2.
You. The second conductive film g2 is, for example, an aluminum film formed by sputtering.
Formed with a thickness of about 1000 to 5500 [Å] using a minium film
I do. Aluminum anodic acid is placed on the gate electrode GT.
An oxide film AOF is provided. This gate electrode GT is shown in FIG. 1, FIG. 2A and FIG.
To completely cover the i-type semiconductor layer AS.
It is formed larger (as viewed from below). But
Therefore, a bag such as a fluorescent lamp is placed below the lower transparent glass substrate SUB1.
If you install Klite BL, this opaque aluminum
The gate electrode GT, which is made of
Is not exposed to the backlight and the conductive phenomenon caused by light irradiation
That is, deterioration of the off-characteristics of the thin film transistor TFT occurs.
It becomes hard. The original size of the gate electrode GT is
Minimum between the electrode SD1 and the drain electrode SD2.
Required (gate electrode GT, source electrode SD1, drain electrode S
Width (including allowance for alignment with D2) and channel
The depth length that determines the width W depends on the source electrode SD1 and the drain.
Ratio to the distance (channel length) L between the
That is, the factor W / L that determines the transconductance gm is
It depends on whether you wear shoes. The size of the gate electrode GT in this liquid crystal display device is
Of course, it is made larger than the above-mentioned original size. (Scanning Signal Line GL) The scanning signal line GL is formed of the second conductive film g2. this
The second conductive film g2 of the scanning signal line GL is the second conductive film g2 of the gate electrode GT.
Formed in the same manufacturing process as the film g2, and integrally configured
I have. (Anodic oxide film AOF) Anodized film (AlTwoOThreeAOF anodizes the second conductive film g2
It is formed by doing. This anodic oxide film AOF
Intersection of scanning signal line GL with video signal line DL, gate electrode GT
And the electrode PL1. For this reason, thin film
Short circuit between electrodes in transistor TFT section, signal at wiring intersection
A short circuit between lines can be prevented, and the scanning signal line GL
Since the anodic oxide film AOF is provided only on a part of the
The wiring resistance of the line GL can be kept low. Also, Al
TwoOThreeHas a relative dielectric constant of 9.2, and the relative dielectric constant of silicon nitride is
6.7, so AlTwoOThreeDielectric constant of silicon nitride
30% higher than the electrical
The conductance gm can be improved about 1.5 times, and
The area of the storage capacitor Cadd can be reduced.
Therefore, the aperture ratio can be improved. In addition,
Two insulating films GI1 and GI2 made of silicon nitride
In contrast to the case where
Not necessary, so the production cost will not be expensive.
No. (Insulating film GI) The insulating film GI is the thin film transistor TFT1, TFT2.
Used as a gate insulating film. Insulating film GI is the gate electrode
GT, scanning signal line GL, transparent pixel electrode ITO1
ing. The insulating film GI is formed by, for example, plasma CVD.
A silicon nitride film is used. Next, the thickness of the insulating film GI and the thickness of the anodic oxide film AOF will be described.
Will be described. Figure 10 shows the gate insulating film as an anodic oxide film AOF
And the thickness of the insulating film GI,
The thickness of the anodic oxide film AOF and the general insulating film GI (thickness of 0.3 [μ
m]) with mutual conductance gm of 1
9 is a graph showing the relationship between the conductance gm and the increase ratio.
The insulating film GI is formed so as to be in a region indicated by hatching in this graph.
If the film thickness and the thickness of the anodic oxide film AOF are determined, mutual conductivity
Close gm can be improved. Meanwhile, the actual operating state
In the state, the gate electrode GT, the source electrode SD1, and the drain electrode SD2
Voltage of up to 25V is applied between the
Cleaning is performed. And the part without insulating film GI
It must be considered that there is a part without the anodic oxide film AOF
The thickness of the insulating film GI and the thickness of the anodic oxide film AOF
Each must be thick enough to withstand a voltage of 75V.
is there. The thickness of the insulating film GI that can withstand a voltage of 75 V is 1
Anodized film that is 200 [Å] and can withstand a voltage of 75 V
The thickness of the AOF is 1100 [Å], which is an anodic oxidation voltage of 80V.
Corresponding to Fig. 11 shows the leakage of the anodic oxide film AOF.
4 is a graph showing current characteristics. By the way, the thin film transistor
The off-current of the star TFT is about 10-8A / cmTwoTherefore,
Flow is 10-8A / cmTwoMust be: And Lee
Current is 10-8A / cmTwoThe following is when the anodic oxidation voltage is 80V
That is the time. From this point of view, the thickness of the anodic oxide film AOF
Must be 1100 [Å] or more. On the other hand, anodic oxidation
If the pressure exceeds the resisting pressure of the resist during anodic oxidation, the resist
Is destroyed, and the second conductive film g2 under the resist is
It is not appropriate to increase the anodic oxidation voltage
No anodic oxidation voltage of 150 V (at this time, the anodic oxide film AOF
It is desirable that the film thickness is about 2100 [Å] or less. that's all
Therefore, the thickness of the insulating film GI is set to 1200 to 2200 [Å],
The thickness of the anodic oxide film AOF is set to 1100 to 2100 [Å],
That is, the thickness of the insulating film GI and the thickness of the anodic oxide film AOF are
It is desirable to set the value within the area indicated by the lattice network in the figure. An opening HOP is provided in the insulating film GI,
Transparent pixel electrode ITO1 and source electrode SD1 through the end of section HOP
And are connected. And to provide the opening HOP
Effectively removes the insulating film GI on the transparent pixel electrode ITO1
Insulating film formed on the transparent pixel electrode ITO1
The voltage acting on the liquid crystal LC increases
can do. Moreover, the transparent pixel electrode ITO1 and the video signal
Because the insulation film GI is formed between the
There is no short circuit between the raw electrode ITO1 and the video signal line DL
Since no point defects occur, the display characteristics are good.
is there. (I-type semiconductor layer AS) The i-type semiconductor layer AS is divided into a plurality as shown in FIG.
Of each of the thin film transistors TFT1 and TFT2
Used as a tool forming area. i-type semiconductor layer AS is amorphous
Made of silicon film or polycrystalline silicon film, 200 ~ 100
It is formed with a thickness of about 0 [Å]. This i-type semiconductor layer AS is made of SiThreeN
FourOf insulating film GI used as gate insulating film composed of
The same plasma CVD equipment is used for
Formed without exposure to the outside from plasma CVD equipment
You. Also, P-doped N for ohmic contact+
Similarly, the semiconductor layer d0 (FIG. 2A) is continuously 200 to 500.
It is formed to a thickness of [Å]. After that, the lower transparent glass
Substrate SUB1 is taken out of the CVD equipment and photo processing technology
By N+The semiconductor layer d0 and the i-type semiconductor layer AS are shown in FIG.
As shown in Fig. 2A and Fig. 4,
Be tuned. The i-type semiconductor layer AS is shown in detail in FIGS. 1 and 4.
As shown in the figure, the intersection (scan) between the scanning signal line GL and the video signal line DL
(Over section). This intersection
Of the i-type semiconductor layer AS and the scanning signal line GL at the intersection
It is configured to reduce a short circuit with the signal line DL. (Source electrode SD1, Drain electrode SD2) That of thin-film transistor TFT1, TFT2 divided into multiple
The source electrode SD1 and the drain electrode SD2 are shown in FIG.
2A and 5 (first to third conductive films d1 to d3 in FIG. 1)
I-type semiconductor as shown in detail in
The layers are separately provided on the layer AS. Each of the source electrode SD1 and the drain electrode SD2 is N+Type
From the lower side in contact with the semiconductor layer d0, the second conductive film d2, the third conductive film d2,
The conductive films d3 are sequentially superposed. Source power
The second conductive film d2 and the third conductive film d3 of the pole SD1 are connected to the drain
Same manufacturing as the second conductive film d2 and the third conductive film d3 of the electrode SD2
It is formed in a process. The second conductive film d2 uses a chromium film formed by sputtering,
500-1000 [Å] film thickness (in this liquid crystal display, 600
[膜厚]. Chromium film is thicker
When formed, the stress increases, so about 2000 [Å]
Is formed so as not to exceed the thickness of the film. Chromium film is N+Mold semiconductive
Good contact with body layer d0. The chromium film is the third
Aluminum in conductive film d3 is N+Type semiconductor layer d0
And a so-called barrier layer for preventing the above. Second conductive film
As d2, in addition to the chromium film, high melting point metals (Mo, Ti, Ta,
W) film, refractory metal silicide (MoSiTwo, TiSiTwo, TaS
iTwo, WSiTwo) It may be formed of a film. After patterning the second conductive film d2 by photo processing, the same
Using a photomask or masking the second conductive film d2
N+The type semiconductor layer d0 is removed. That is, i
N remaining on the type semiconductor layer AS+Type semiconductor layer d0 is the second conductive layer
Portions other than the film d2 are removed by self-alignment. This and
N+The type semiconductor layer d0 is completely removed by its thickness.
Because it is etched, the i-type semiconductor layer AS also slightly
But the degree is controlled by the etch time
Good. Thereafter, the third conductive film d3 is heated by resistance heating of aluminum.
Film thickness of 3000 to 8000 [で]
In a liquid crystal display device of this type, the film thickness is about 3500 [Å]).
It is. Aluminum film has less stress than chromium film
It can be formed to a large thickness, and the source electrode SD
1.Reduced resistance of drain electrode SD2 and video signal line DL
It is configured to be. The second conductive film d2 of the source electrode SD1 and the second conductive film d2 of the drain electrode SD2
Each of the two conductive films d2 is compared with the upper third conductive film d3.
It penetrates greatly inside (into the channel region). One
That is, the second conductive film d2 in these portions is the third conductive film.
Regardless of d3, the channel length L of the thin film transistor TFT is
It is configured so that it can be specified. Source electrode SD1 is connected to transparent pixel electrode ITO1.
You. The source electrode SD1 is formed in a step shape (the first shape) of the i-type semiconductor layer AS.
2 Film thickness of conductive film g2, N+Film thickness of i-type semiconductor layer d0 and i-type half
Along the step corresponding to the thickness of the conductor layer AS)
It is configured. Specifically, the source electrode SD1 is i
Conductive film formed along the step shape of the semiconductor layer AS
d2 and a third conductive film d3 formed on the second conductive film d2.
It is composed of The third conductive film d3 of the source electrode SD1 is
The chromium film of the second conductive film d2 is formed thicker due to increased stress.
Inability to overcome the stepped shape of i-type semiconductor layer AS
So it is configured to get over this i-type semiconductor layer AS
ing. That is, by forming the third conductive film d3 to be thick, the third conductive film d3 is formed.
Tep coverage has been improved. The third conductive film d3 is thick
The resistance value of the source electrode SD1 (drain voltage
The same for pole SD2 and video signal line DL)
Has contributed. (Transparent pixel electrode ITO1) The transparent pixel electrode ITO1 forms one of the pixel electrodes of the liquid crystal display.
To achieve. The transparent pixel electrode ITO1 has an opening provided in the insulating film GI.
It is connected to the source electrode SD1 via the section HOP. The transparent pixel electrode ITO1 is constituted by the first conductive film d1.
I have. This first conductive film d1 was formed by sputtering.
A transparent conductive film (Indium-Tin-Oxide ITO: Nesa film)
And a film thickness of 1000 to 2000 [Å] (in this liquid crystal display device,
The film thickness is about 1200 [Å]. The transparent pixel electrode ITO1 is the source electrode of the thin film transistor TFT1.
Pole SD1 and the source electrode SD1 of the thin film transistor TFT2.
Has been continued. Therefore, the thin film transistors TFT1, TFT2
One of the TFTs, for example, TFT1 is defective.
When it is produced, it may be
To separate the thin film transistor TFT1 from the video signal line DL.
Together with the thin film transistor TFT1 and the transparent pixel electrode ITO1
Is not a point defect or a line defect,
Defects occur simultaneously in thin film transistors TFT1 and TFT2
The probability of a point defect occurring
Can be made smaller. The transparent pixel electrode ITO1 is composed of the gate electrode GT and the anodic oxide film.
It is separated by AOF, and the insulating film G is separated from the video signal line DL.
Since they are separated by I, there are very few point defects,
Good display characteristics. Furthermore, the transparent pixel electrode ITO1 is flush with the gate electrode GT.
The number of insulating films can be reduced because
As a result, the manufacturing cost is low. (Protective film PSV1) On the thin film transistor TFT and the transparent pixel electrode ITO1
A protective film PSV1 is provided. The protective film PSV1 is mainly
Formed to protect the transistor TFT from moisture etc.
Use a material with high transparency and good moisture resistance.
You. The protective film PSV1 was formed by, for example, a plasma CVD device.
It is formed of a silicon oxide film or a silicon nitride film.
It is formed with a thickness of about [μm]. (Gate Terminal GTM) As shown in FIG. 2D, the gate terminal GTM is the first conductive film g1.
And the first conductive film d1. The first conductive film g1 is made of, for example, chromium formed by sputtering.
A (Cr) film is formed with a thickness of about 1000 [Å]. (Light shielding film BM) External light (Fig. 2A
I) used as a channel formation region
A light shielding film BM is provided so as not to be incident on the type semiconductor layer AS.
The light-shielding film BM has a pattern as shown by hatching in FIG.
It is said that. FIG. 6 shows the ITO film in FIG.
First conductive film d1, color filter FIL and light shielding
FIG. 4 is a plan view depicting only a film BM. The light shielding film BM is
High shielding properties, such as aluminum or chrome film
In this liquid crystal display, a chrome film is
The film is formed to a film thickness of about 1300 [Å] by the taring. Therefore, the i-type semiconductor of the thin film transistors TFT1 and TFT2
The body layer AS consists of upper and lower light shielding films BM and a large gate electrode
Sandwiched by GT, part of which is outside natural
No light or backlight light hits. BM 6
As shown by the hatched area in the figure,
In other words, the light shielding film BM is formed in a lattice shape (black mat
Rix), this grid partitions the effective display area of one pixel
ing. Therefore, the outline of each pixel is
Clarity and contrast are improved. In other words, shading
The film BM is a light shielding and black matrix for the i-type semiconductor layer AS.
And has two functions. In addition, the root edge of the transparent pixel electrode ITO1 in the rubbing direction is formed.
The part (lower right part in Fig. 1) facing the edge part is the light shielding film BM.
Therefore, the domain is generated in the above part because it is shielded from light
Even so, the display characteristics are poor because the domain is not visible.
It does not change. The backlight is placed on the upper transparent glass substrate SUB2 side.
And attach the lower transparent glass substrate SUB1 to the observation side (external
Side). (Common transparent pixel electrode ITO2) The common transparent pixel electrode ITO2 is on the lower transparent glass substrate SUB1 side.
And a transparent pixel electrode ITO1 provided for each pixel.
The optical state of the crystal LC depends on the pixel electrode ITO1 and the common transparent pixel electrode.
It changes in response to the potential difference (electric field) between the pole ITO2. This
A common voltage Vcom is applied to the common transparent pixel electrode ITO2 of
It is configured to: Common voltage Vcom is a video signal line
Low-level drive voltage Vdmin applied to DL and high-level
This is an intermediate potential with respect to the drive voltage Vdmax. (Color filter FIL) The color filter FIL is made of resin material such as acrylic resin.
The dyed base material to be formed is colored with a dye. Mosquito
Color filter FIL is striped at the position facing the pixel
(Fig. 7) and dyed separately (Fig. 7
First conductive film d1, light-shielding film BM and color filter in FIG.
Only FIL is drawn, each color filter of B, R, G
Tar FILs are 45 ゜, 135 ゜ and cross hatched, respectively.
Has been done). The color filter FIL is as shown in FIG.
It is large enough to cover all of the transparent pixel electrode ITO1.
The light shielding film BM is composed of the color filter FIL and the transparent pixel electrode I.
Perimeter of transparent pixel electrode ITO1 so that it overlaps the edge of TO1
It is formed inside the part. The color filter FIL can be formed as follows
You. First, a dyed substrate is placed on the surface of the upper transparent glass substrate SUB2.
Formed and the red filter formation area by photolithography technology
The dyed substrate other than the area is removed. After this, the dyed substrate is red
Dye with dye, fixation process, form red filter R
You. Next, by performing a similar process, the green color
A filter G and a blue filter B are sequentially formed. (Protective film PSV2) The protective film PSV2 dyes the color filter FIL in different colors.
Provided to prevent the dye from leaking into the liquid crystal LC.
Have been. The protective film PSV2 is made of, for example, acrylic resin or epoxy resin.
It is formed of a transparent resin material such as silicone resin. (Equivalent circuit of the entire display device) Connection diagram of the equivalent circuit of the display matrix and its peripheral circuits
Is shown in FIG. Although this figure is a circuit diagram,
It is drawn according to the geometric arrangement. AR uses multiple pixels
It is a matrix array arranged in a dimension. In the figure, X means a video signal line DL, and suffixes G, B and
R is added corresponding to green, blue and red pixels respectively
I have. Y means the scanning signal line GL, and the suffixes 1, 2, 3, ..., end
They are added according to the order of the scanning timing. The video signal lines X (subscripts omitted) alternately
Number) video signal drive circuit He, lower (or even) video signal
It is connected to the drive circuit Ho. SUP is stabilized by dividing multiple voltage from one voltage source
A power supply circuit and a host (higher
Information for CRT (Cathode Ray Tube) from TFT LCD
This is a circuit that includes a circuit that exchanges information for use. (Structure of the storage capacitor Cadd) Connected to the thin film transistor TFT of the transparent pixel electrode ITO1
The second and third conductive films d2 and d3 are connected to the end opposite to the end that is
The second and third conductive films d2 and d3 are adjacent scans.
It is formed so as to overlap with the signal line GL. This superposition
As is clear from FIG. 2B, the second and third conductive films
d2 and d3 are one electrode PL2, and the adjacent scanning signal line GL is
Capacitance element (capacitance element) Cadd as one electrode PL1
Is configured. The dielectric film of the storage capacitance element Cadd has an anode
It is composed of an oxide film AOF and an insulating film GI. others
Since the electrode PL1 and the electrode PL2 are not short-circuited,
Since no defect occurs, the display characteristics are good. As is clear from FIG. 4, the storage capacitance element Cadd is
The scanning signal line GL is formed at a portion where the width of the second conductive film g2 is increased.
Have been. It should be noted that the second portion of the intersection with the video signal line DL
The electrolytic membrane g2 reduces the probability of short circuit with the video signal line DL
It is thin. (Equivalent Circuit of Holding Capacitor Cadd and Its Operation) FIG. 9 shows an equivalent circuit of the pixel shown in FIG. No.
In FIG. 9, Cgs is the gate electrode of the thin film transistor TFT
This is the parasitic capacitance formed between GT and the source electrode SD1.
You. The dielectric film of the parasitic capacitance Cgs is an anodic oxide film AFO and insulating
Membrane GI. Cpix is transparent with the transparent pixel electrode ITO1 (PIX).
The liquid crystal capacitance formed between the bright pixel electrode ITO2 (COM)
is there. The dielectric film of the liquid crystal capacitor Cpix is composed of liquid crystal LC, insulating film GI,
The protective film PSV1 and the alignment films ORI1 and ORI2. Vlc is midpoint
Rank. The storage capacitor Cadd is formed by a thin film transistor TFT.
When performing the pitching, the midpoint potential (pixel electrode potential) Vlc
It works to reduce the effect of the gate potential change ΔVg. This
Is expressed by the following equation. ΔVlc = {Cgs / (Cgs + Cadd + Cpix)} × ΔVg Here, ΔVlc represents a change in the midpoint potential due to ΔVg.
You. This change ΔVlc is the cause of the DC component applied to the liquid crystal LC.
However, the larger the storage capacity Cadd, the larger the value
Can be reduced. Also, the storage capacitance element Cadd is
It also has the effect of prolonging the discharge time, making it a thin film transistor TFT
The video information after turning off is accumulated for a long time. Apply to liquid crystal LC
The reduction of the direct current component that is
The so-called burn-in that the previous image remains when switching the display screen
Can be reduced. As described above, the gate electrode GT completes the i-type semiconductor layer AS.
The source electrode SD1
The overlap area with the rain electrode SD2 increases, and accordingly
As a result, the parasitic capacitance Cgs increases, and the midpoint potential Vlc
Inspection) The opposite effect of becoming susceptible to the signal Vg occurs
You. However, by providing the storage capacitance element Cadd,
Disadvantages can be eliminated. Whether the storage capacitance of the storage capacitor Cadd is the writing characteristic of the pixel
4 to 8 times the liquid crystal capacitance Cpix (4 · Cpix <Cadd <
8 Cpix), 8 to 32 times the parasitic capacitance Cgs (8 Cgs <
Set to a value of about Cadd <32 · Cgs). (Connection method of storage capacitor element Cadd electrode line) First stage scanning signal used only as storage capacitor electrode line
Line GL (Y0) Is a common transparent pixel electrode as shown in FIG.
Connect to ITO2 (Vcom). The common transparent pixel electrode ITO2 is
As shown in Fig. 2A, a silver pen
It is connected to the external lead-out wiring by the paste material SL. I
Kamo, a part of the conductive film (g1 and g2) of this external wiring
Consists of the same manufacturing process as gate terminal GTM and scanning signal line GL
Have been. As a result, the last stage storage capacitor electrode line GL is
It can be easily connected to the common transparent pixel electrode ITO2. First stage storage capacitor electrode line Y0To the scanning signal line Yend of the last stage
And connect to a DC potential point (AC ground point) other than Vcom.
Or one extra scan pulse Y from vertical runway circuit V0
May be connected to receive the same. Next, the method of manufacturing the liquid crystal display device shown in FIG.
explain about. First, it consists of 7059 glass (product name)
Silicon oxide film SIO on both sides of lower transparent glass substrate SUB1
After setting by dip treatment, bake at 500 ° C for 60 minutes.
Perform Next, a film thickness is formed on the lower transparent glass substrate SUB1.
Sputtered the first conductive film g1 made of chromium with 1100 [1]
Provided by a ring. Next, nitric acid as an etchant
Photolithography using ceric ammonium solution
By selectively etching the first conductive film g1.
As shown in FIG. 12, the gate terminal GTM and the drain
Terminal DTM and connect the gate terminal GTM.
Anodized power supply line ASL, connected to anodized power supply line ASL
A pad PAD is formed. Next, the resist is stripped off by using S502.
(Product name), then OTwoRun Usher for 1 minute
U. Next, it is made of aluminum with a thickness of 2600 [Å]
The second conductive film g2 is provided by sputtering. Next,
Use mixed acid of phosphoric acid, nitric acid and acetic acid as etching solution
Etching of the second conductive film g2 by photo etching technology
The scanning signal line GL, the gate electrode GT, and the
The electrode PL1 of the capacitive element Cadd is formed. In this case, the second
The overlapping portion of the conductive film g2 and the first conductive film g1 is comb-shaped.
And a line width of 10 [μ]
[m]. Next, dry etch
To SF6Introduce gas to remove residues such as silicon.
After removal, the resist is removed. Next, the thickness 3 [μ
m], and by photo-etching process
Intersection of the scanning signal line GL with the video signal line DL, the gate electrode
The resist of the GT part and the electrode PL1 part is removed. Next, 3%
Neutralize the tartaric acid solution with ammonia and add ethylene glycol
Or diluted 1: 9 with propylene glycol, Ph7 ± 0.
Immerse in the anodizing solution adjusted to 5 and apply anodizing power to the pad PAD.
By applying pressure, the second conductive film g2 is anodized.
Then, an anodic oxide film AOF is provided. In this case, the current
0.5 ~ 10mA / cmTwoThe voltage is gradually increased from 0 to +1 so that
Boost to 20V (constant current oxidation), and when + 120V
The voltage is maintained as it is (constant voltage oxidation). Then about 30
Approximately 1100 [Å] of the second conductive film g2 is oxidized by
An anodized film AOF of [Å] is obtained. Next, resist
After removal, and in air or vacuum at 200-400 ° C for 60
Heat for a minute. Next, from an ITO film with a thickness of 1000 [Å]
A first conductive film d1 is provided by sputtering. Next
Used a mixed acid of hydrochloric acid and nitric acid as an etching solution
The first conductive film d1 is selectively etched by photolithography.
By doing so, the transparent pixel electrode ITO1 and the gate terminal GTM,
The uppermost layer of the drain terminal DTM is formed. Next, Plas
Ammonia gas, silane gas, nitrogen gas
Introduce a silicon nitride layer with a thickness of 1200 to 2000 [Å]
(GI) is installed, and silane gas and hydrogen gas are
And introduce an i-type amorphous silicon with a film thickness of 200 to 1000 [Å].
After the recon layer (AS) is provided, hydrogen is added to the plasma CVD equipment.
Gas, phosphine gas introduced, the film thickness is 200-500
[Å] N doped with 0.6 to 2.5% of P+Type silicon layer (d
0) Provide a film. Next, S as a dry etching gas
F6, CClFourWith photo etching technology using N+Type silicon layer (d
0), selectively etch i-type amorphous silicon layer (AS)
This forms an i-type semiconductor layer AS. Next
After removing the resist, dry etching gas
And SF6Photolithography technology using a silicon nitride layer (G
By selectively etching I), the insulation film GI
And an opening HOP is provided. Next,
After removing the dist, a 500-1000 [膜厚]
A second conductive film d2 made of a film is provided by sputtering.
You. Next, the second conductive film d2 is selectively etched by a photolithography technique.
Switching, the video signal line DL and the source electrode SD
1. To form the first layer of drain electrode SD2 and electrode PL2
First, a drain electrode DTM is connected and the anode shown in FIG.
Electrostatic discharge prevention wire (not shown) connected to oxidation feed line ASL
) Are formed. Next, before removing the resist,
CCl for light etching equipmentFour,SCIENCE FICTION6And introduce N+Type
By selectively etching the concrete layer (d0), N+
The type semiconductor layer d0 is formed. Next, the resist was removed.
Later, OTwoAssert for 1 minute. Next, when the film thickness is 30
A third conductive film d3 made of aluminum of 00 to 8000 [Å]
It is provided by resistance heating evaporation or sputtering. Next
Next, the third conductive film d3 is selectively etched by a photolithography technique.
The video signal line DL, the source electrode SD1, and the drain.
The second layer of the in-electrode SD2 and the electrode PL2 is formed. Next,
After removing the distTwoAssert for 1 minute.
Next, after removing the resist, the plasma CVD device
Ammonia gas, silane gas and nitrogen gas are introduced to
A silicon nitride layer (PSV1) having a thickness of 1 [μm] is provided. One
, SF as dry etching gas6Photos using
Selectively etch silicon nitride layer (PSV1) by etching technology
This forms the protective film PSV1. In this method of manufacturing a liquid crystal display device, the second conductive film
To make the overlapped part of g2 with the first conductive film g1 comb-shaped
In addition, the line width in the vicinity of the overlapping portion is 10 [μm] or less.
Whiskers are prevented from forming.
Can be stopped. In other words, according to experiments conducted by the inventors,
For example, when the line width of the aluminum film is 70 [μm],
Power density is 4.9 × 10-6Pieces / cmTwoAnd the line of the aluminum film
The whisker density when the width is 25 [μm] is 3.6 × 10-6Pieces / cm
TwoWhen the line width of the aluminum film is 10 [μm].
Whisker density is 0 / cmTwoMet. Also, the anodic oxide film AO
After providing F, heat at 200-400 ° C for 60 minutes.
As is clear from Fig. 3, the leakage current of the anodic oxide film AOF
Can be reduced by one or more digits. In addition, heat treatment temperature
If the temperature is higher than 400 ° C., the second conductive film g2 may peel off.
Therefore, it is desirable to set the heat treatment temperature to 400 ° C or less.
No. As described above, the invention made by the present inventor is described in the embodiment.
Although the present invention has been specifically described based on
It is not limited to the scope and does not deviate from the gist
It goes without saying that various changes can be made in. For example, in the above embodiment, the transparent pixel electrode ITO1
Is composed of the first conductive film d1 made of an ITO film.
In the case of the projection type, the pixel electrode may be formed of a metal film. Ma
In the above embodiment, the third conductive film d3 is made of aluminum.
Using a silicon film but containing silicon or palladium
Alternatively, an aluminum film may be used. Further, the above embodiment
, The storage capacitor element between the adjacent scanning signal line GL
A child Cadd is formed, but it is held between itself and the scanning signal line GL.
A capacitor may be formed. In the above embodiment,
Has an opening HOP in the insulating film GI,
A transparent pixel electrode through the through hole.
The electrode ITO1 may be connected to the source electrode SD1 and the electrode PL2.
Further, an opening HOP is formed in the insulating film GI made of a silicon nitride film.
When forming an i-type amorphous silicon around the opening HOP
Recon layer (AS), N+Isolated layer consisting of a silicon mold layer (d0)
If a turn is formed, the end face of the opening HOP becomes an inclined surface
Therefore, the transparent pixel electrode ITO1 and the source electrode SD1
Can be reliably connected via the.

【発明の効果】【The invention's effect】

以上説明したように、この発明に係る液晶表示装置に
おいては、画素電極と映像信号線との間に第2の絶縁膜
を形成するから、画素電極と映像信号線とが短絡するこ
とがないので、点欠陥が生ずることがないため、表示特
性が良好である。また、保持容量素子の誘電体膜が第1
の絶縁膜および第2の絶縁膜で構成されているから、保
持容量素子部で短絡することがないので、点欠陥が生ず
ることがないため、表示特性が良好である。このよう
に、この発明の効果は顕著である。
As described above, in the liquid crystal display device according to the present invention, since the second insulating film is formed between the pixel electrode and the video signal line, there is no short circuit between the pixel electrode and the video signal line. Since no point defects occur, the display characteristics are good. Further, the dielectric film of the storage capacitor element is the first.
And the second insulating film, no short circuit occurs in the storage capacitor element portion, and no point defects occur, so that the display characteristics are good. Thus, the effect of the present invention is remarkable.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素を示
す要部平面図、第2A図は第1図のII A−II A切断線で切
った部分とシール部周辺部の断面図、第2B図は第1図の
II B−II B切断線における断面図、第2C図は第1図に示
す液晶表示装置のゲート端子部を示す断面図、第3図は
第1図に示す画素を複数配置した液晶表示部の要部平面
図、第4図〜第6図は第1図に示す画素の所定の層のみ
を描いた平面図、第7図は第3図に示す画素電極層、遮
光膜およびカラーフィルタ層のみを描いた要部平面図、
第8図はアクティブ・マトリックス方式のカラー液晶表
示装置の液晶表示部を示す等価回路図、第9図は第1図
に示す画素の等価回路図、第10図は絶縁膜の膜厚、陽極
酸化膜の膜厚と相互コンダクタンスgmの増加比との関係
を示すグラフ、第11図は陽極酸化膜のリーク電流特性を
示すグラフ、第12図は第1図等に示した液晶表示装置の
製造方法の説明図、第13図は熱処理温度とリーク電流と
の関係を示すグラフ、第14図、第15図はそれぞれ従来の
液晶表示装置の一部を示す断面図である。 SUB……透明ガラス基板 GL……走査信号線 DL……映像信号線 GI……絶縁膜 GT……ゲート電極 AS……i型半導体層 SD……ソース電極またはドレイン電極 PSV……保護膜 BM……遮光膜 LC……液晶 TFT……薄膜トランジスタ ITO……透明画素電極 g、d……導電膜 Cadd……保持容量素子 Cgs……寄生容量 Cpix……液晶容量 AOF……陽極酸化膜 HOP……開口部
FIG. 1 is a plan view of a principal part showing one pixel of a liquid crystal display portion of an active matrix type color liquid crystal display device to which the present invention is applied, and FIG. 2A is a section line IIA-IIA of FIG. FIG. 2B is a cross-sectional view of
FIG. 2C is a cross-sectional view taken along the line IIB-IIB, FIG. 2C is a cross-sectional view showing the gate terminal portion of the liquid crystal display device shown in FIG. 1, and FIG. 4 to 6 are plan views depicting only predetermined layers of the pixel shown in FIG. 1, and FIG. 7 is only a pixel electrode layer, a light shielding film, and a color filter layer shown in FIG. The main part plan drawing,
FIG. 8 is an equivalent circuit diagram showing a liquid crystal display portion of an active matrix type color liquid crystal display device, FIG. 9 is an equivalent circuit diagram of the pixel shown in FIG. 1, FIG. FIG. 11 is a graph showing the relationship between the thickness of the film and the increase ratio of the mutual conductance gm. FIG. 11 is a graph showing the leak current characteristic of the anodic oxide film. FIG. 12 is a method for manufacturing the liquid crystal display device shown in FIG. FIG. 13 is a graph showing a relationship between a heat treatment temperature and a leak current, and FIGS. 14 and 15 are cross-sectional views each showing a part of a conventional liquid crystal display device. SUB: Transparent glass substrate GL: Scan signal line DL: Video signal line GI: Insulating film GT: Gate electrode AS: i-type semiconductor layer SD: Source or drain electrode PSV: Protective film BM: … Light-shielding film LC Liquid crystal TFT Thin film transistor ITO Transparent pixel electrode g, d Conductive film Cadd… Holding capacitance element Cgs… Parasitic capacitance Cpix… Liquid crystal capacitance AOF… Anodized film HOP… Opening Department

フロントページの続き (72)発明者 谷口 秀明 千葉県茂原市早野3300番地 株式会社日 立製作所茂原工場内 (72)発明者 山本 英明 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 松丸 治男 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 平1−267618(JP,A) 特開 平1−274116(JP,A) 特開 平2−85826(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/136 Continuing on the front page (72) Inventor Hideaki Taniguchi 3300 Hayano Mobara-shi, Chiba Pref. Mochi Plant, Hitachi Co., Ltd. 72) Inventor Haruo Matsumaru 1-280 Higashi Koigakubo, Kokubunji-shi, Tokyo Inside Central Research Laboratory, Hitachi, Ltd. (56) References JP-A 1-267618 (JP, A) JP-A 1-274116 (JP, A) Kaihei 2-85826 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) G02F 1/136

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】薄膜トランジスタと画素電極と保持容量素
子とを画素の構成要素として含みかつ上記薄膜トランジ
スタを介して映像信号線の電圧を上記画素電極に印加す
るアクティブ・マトリクス方式の液晶表示装置におい
て、 上記薄膜トランジスタのゲート電極はアルミニウムから
なりかつその上面および側面はアルミニウムの酸化物か
らなる第1の絶縁膜が設けられ、 上記保持容量素子を構成する第1の電極はアルミニウム
からなりかつその上面および側面はアルミニウムの酸化
物からなる第1の絶縁膜が設けられかつ上記ゲート電極
が形成される面上に該ゲート電極に対し各々に形成され
る第1の絶縁膜が接しないように離間して設けられ、 上記画素電極は上記ゲート電極が形成される面の該ゲー
ト電極の側面および上面を覆う第1の絶縁膜と上記第1
の電極の側面および上面を覆う第1の絶縁膜とに挟まれ
た領域上に該第1の絶縁膜の夫々と離間して形成され、 上記第1の絶縁膜および該第1の絶縁膜の各々と上記画
素電極との間を覆うように窒化シリコンからなる第2の
絶縁膜が形成され、 上記画素電極に接しかつ上記第2の絶縁膜上に上記第1
の電極と対向するように延びた上記保持容量素子を構成
する第2の電極が形成され、かつ 上記映像信号線は上記第2の絶縁膜上にかつ上記薄膜ト
ランジスタの上記画素電極とは反対側に形成されている ことを特徴とする液晶表示装置。
An active matrix type liquid crystal display device comprising a thin film transistor, a pixel electrode, and a storage capacitor as components of a pixel and applying a voltage of a video signal line to the pixel electrode via the thin film transistor. The gate electrode of the thin film transistor is made of aluminum, and the top and side surfaces thereof are provided with a first insulating film made of aluminum oxide. The first electrode constituting the storage capacitor is made of aluminum and the top and side surfaces thereof are made of aluminum. A first insulating film made of an oxide of aluminum is provided, and a first insulating film formed on the surface on which the gate electrode is formed is separated from the gate electrode so that the first insulating film is not in contact with the gate electrode. A first electrode covering a side surface and a top surface of the gate electrode on a surface on which the gate electrode is formed; Border membrane and the first
The first insulating film is formed on a region between the first insulating film and the first insulating film covering the side surface and the upper surface of the first electrode, and is separated from each of the first insulating films. A second insulating film made of silicon nitride is formed so as to cover between each and the pixel electrode, and the first insulating film is in contact with the pixel electrode and on the second insulating film.
A second electrode forming the storage capacitance element extending so as to be opposed to the first electrode; and the video signal line being on the second insulating film and on the opposite side of the thin film transistor from the pixel electrode. A liquid crystal display device characterized by being formed.
【請求項2】上記第2の電極は、上記映像信号線と同じ
材料で構成されていることを特徴とする特許請求の範囲
第1項に記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein said second electrode is made of the same material as said video signal line.
【請求項3】上記第1の電極は、上記画素に隣接する別
の画素の上記ゲート電極と一体に形成されていることを
特徴とする特許請求の範囲第1項に記載の液晶表示装
置。
3. The liquid crystal display device according to claim 1, wherein said first electrode is formed integrally with said gate electrode of another pixel adjacent to said pixel.
JP32599590A 1990-10-17 1990-11-29 Liquid crystal display Expired - Lifetime JP3005043B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32599590A JP3005043B2 (en) 1990-11-29 1990-11-29 Liquid crystal display
US08156640 US5402254B1 (en) 1990-10-17 1993-11-24 Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
US08/411,207 US5610738A (en) 1990-10-17 1995-03-27 Method for making LCD device in which gate insulator of TFT is formed after the pixel electrode but before the video signal line
US08/509,821 US5671027A (en) 1990-10-17 1995-08-01 LCD device with TFTs in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films and before the deposition of the silicon gate insulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32599590A JP3005043B2 (en) 1990-11-29 1990-11-29 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH04198921A JPH04198921A (en) 1992-07-20
JP3005043B2 true JP3005043B2 (en) 2000-01-31

Family

ID=18182928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32599590A Expired - Lifetime JP3005043B2 (en) 1990-10-17 1990-11-29 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3005043B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW500937B (en) * 1999-07-13 2002-09-01 Samsung Electronics Co Ltd Liquid crystal display

Also Published As

Publication number Publication date
JPH04198921A (en) 1992-07-20

Similar Documents

Publication Publication Date Title
KR960014823B1 (en) Liquid crystal display device
US5671027A (en) LCD device with TFTs in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films and before the deposition of the silicon gate insulator
KR100209471B1 (en) Thin film transistor
US5781255A (en) Active matrix display device using aluminum alloy in scanning signal line or video signal line
TW475078B (en) Liquid crystal display device and production of liquid crystal display device
JP2846351B2 (en) Liquid crystal display
JPH0561072A (en) Liquid crystal display device
JP3002518B2 (en) Liquid crystal display
JP2851310B2 (en) Liquid crystal display
JP3005043B2 (en) Liquid crystal display
JP2784027B2 (en) Liquid crystal display
JP3076119B2 (en) Manufacturing method of liquid crystal display device
JP2852073B2 (en) Liquid crystal display
JPH04195022A (en) Liquid crystal display device
JP2938521B2 (en) Liquid crystal display
JPH04369622A (en) Liquid crystal display substrate, liquid crystal display panel, and liquid crystal display device
JP2851305B2 (en) Liquid crystal display
JPH04345132A (en) Liquid crystal display device
KR100282932B1 (en) Thin film device
JPH06342809A (en) Method of manufacturing liquid crystal display substrate
JP2741773B2 (en) Liquid crystal display
JPH04120518A (en) Production of liquid crystal display device
JPH05165057A (en) Liquid crystal display device
JPH04195024A (en) Liquid crystal display device
JPH04254823A (en) Liquid crystal display

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 12