JPH04286190A - Manufacture of ceramic printed wiring board - Google Patents

Manufacture of ceramic printed wiring board

Info

Publication number
JPH04286190A
JPH04286190A JP4992791A JP4992791A JPH04286190A JP H04286190 A JPH04286190 A JP H04286190A JP 4992791 A JP4992791 A JP 4992791A JP 4992791 A JP4992791 A JP 4992791A JP H04286190 A JPH04286190 A JP H04286190A
Authority
JP
Japan
Prior art keywords
wiring board
conductors
printed wiring
ceramic printed
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4992791A
Other languages
Japanese (ja)
Inventor
Shoichi Hattori
正一 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4992791A priority Critical patent/JPH04286190A/en
Publication of JPH04286190A publication Critical patent/JPH04286190A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the generation of defectives in a polishing process by accurately controlling the quantities of the surfaces polished of upper and lower sections and polishing the surfaces. CONSTITUTION:In an internal-layer conductor forming process, conductors 17a, 17b, 18a, 18b for marks are formed on the same surface as internal layer conductors 13b, 15b nearest to surfaces 10a, 10b so as to cross the external form line 10c of a ceramic printed wiring board body 10. When side faces 10e, 10f along the external line 10c are formed through a cutting process, the cut surfaces of the conductors for the marks are exposed onto the side faces 10e, 10f. In a polishing process, the quantity of polishing is determined while using the conductors 17a, 17b, 18a, 18b for the marks as references, and both surfaces 10a, 10b of the upper and lower sections are polished uniformly.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はセラミックプリント配線
板の製造方法に係り、特に焼成された後の表面研磨を精
度よく行い得るよう構成したセラミックプリント配線板
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a ceramic printed wiring board, and more particularly to a method of manufacturing a ceramic printed wiring board that is constructed so that surface polishing after firing can be performed with high precision.

【0002】一般にセラミックプリント配線板は、ビア
及び内層導体を形成したグリーンシートを複数枚積層し
、これを焼成した後、表面研磨を行い、研磨された表面
に表面層導体を形成することにより製造される。この工
程中、積層された配線板を焼成すると表面が波打ち、次
に行われる表面研磨工程は、この波打った表面を平坦化
すると共に、配線板を所定の板厚寸法に整えるために行
われる。近年、配線板の歩留まり向上の観点から、この
研磨工程を精度良く行い、この工程における不良品の発
生を低減させることが望まれている。
[0002] Ceramic printed wiring boards are generally manufactured by laminating a plurality of green sheets with vias and inner layer conductors formed thereon, firing them, then surface polishing, and forming surface layer conductors on the polished surfaces. be done. During this process, when the laminated wiring board is fired, the surface becomes wavy, and the next surface polishing process is performed to flatten the wavy surface and adjust the wiring board to a predetermined thickness. . In recent years, from the viewpoint of improving the yield of wiring boards, it has been desired to perform this polishing process with high precision and to reduce the occurrence of defective products in this process.

【0003】0003

【従来の技術】図8は従来のセラミックプリント配線板
の製造方法を説明する図であり、グリーンシート2a〜
5aを基に形成された厚膜2〜5が積層され、焼成が終
了して形成されたセラミックプリント配線板本体(以下
、単に配線板本体という)1の断面を示している。
BACKGROUND ART FIG. 8 is a diagram illustrating a conventional method of manufacturing a ceramic printed wiring board.
A cross section of a ceramic printed wiring board main body (hereinafter simply referred to as the wiring board main body) 1 formed by laminating thick films 2 to 5 formed based on 5a and completing firing is shown.

【0004】厚膜2は、グリーンシート2aの上面に形
成された導体2bと、導体2bと電気的に接続されたビ
ア2cとを有する。他の厚膜3,4,5も、配置は異な
るものの導体3b,4b,5b、及びビア3c,4c,
5cを有し厚膜2と略同一構成である。また、厚膜5に
おいては、上面だけではなく下面にも導体6が形成され
ている。
The thick film 2 has a conductor 2b formed on the upper surface of the green sheet 2a, and a via 2c electrically connected to the conductor 2b. The other thick films 3, 4, 5 also have conductors 3b, 4b, 5b and vias 3c, 4c, although the arrangement is different.
5c, and has substantially the same configuration as the thick film 2. Further, in the thick film 5, the conductor 6 is formed not only on the upper surface but also on the lower surface.

【0005】これらの厚膜2〜5を積層して焼成するこ
とにより、各グリーンシート2a〜5aはセラミック化
し、また、各導体2b〜5b、及びビア2c〜5c夫々
は溶融して電気的に接続され、同図に示す配線板本体1
が形成される。グリーンシート2a〜5aは、セラミッ
ク化することにより若干収縮し、配線板本体1の表面1
a,1bは同図に示すように波打った状態となる。
By laminating and firing these thick films 2 to 5, each green sheet 2a to 5a is made into a ceramic, and each conductor 2b to 5b and each via 2c to 5c is melted and becomes electrically conductive. The connected wiring board body 1 shown in the same figure
is formed. The green sheets 2a to 5a shrink slightly by being made into ceramic, and the surface 1 of the wiring board body 1
a and 1b are in a wavy state as shown in the figure.

【0006】表面1a,1b上に形成された導体2b,
6は、配線板本体1内部のビア2c〜5cと、導体3b
〜5bの電気的導通を検査するための検査装置を接続す
る導通検査用導体であり、検査終了時には不要となる。 このため、検査終了後、配線板本体1の表面1a,1b
は、図中、導体2b,6を含めて点線で示す表面1c,
1dまで研磨され、上記の波打った表面1a,1bを平
坦化すると共に、配線板本体1を所定の板厚寸法Aに調
整する。尚、表面1c,1dの位置は、導体3b,5b
が露出しないように、同図に示す導体3b,5bの底面
からの所定の寸法B1 ,B2 によって定められてい
る。
Conductors 2b formed on surfaces 1a and 1b,
6 indicates vias 2c to 5c inside wiring board body 1 and conductor 3b.
This is a continuity testing conductor for connecting a testing device for testing the electrical continuity of ~5b, and becomes unnecessary when the testing is completed. Therefore, after the inspection, the surfaces 1a and 1b of the wiring board body 1 are
In the figure, the surface 1c including the conductors 2b and 6 is indicated by a dotted line,
1d to flatten the wavy surfaces 1a and 1b, and adjust the wiring board body 1 to a predetermined thickness A. Note that the positions of surfaces 1c and 1d are the same as those of conductors 3b and 5b.
It is determined by predetermined dimensions B1 and B2 from the bottom surface of the conductors 3b and 5b shown in the figure so that the conductors 3b and 5b are not exposed.

【0007】[0007]

【発明が解決しようとする課題】図9は図8に示す配線
板本体1の側面図である。
9 is a side view of the wiring board main body 1 shown in FIG. 8. FIG.

【0008】同図に示すように、焼成が行われた後の配
線板本体1の側面1eは、セラミックの白一色の面とな
り、各膜厚2〜5間の境界線は現れていない。このため
、内層の導体3b,4b,5bの板厚方向(Z1 −Z
2 方向)の位置は外観からでは判定できず、図8に示
すように導体3b,5bの底面から寸法B1 ,B2 
で定められる表面1c,1dの位置を精度良く判定する
ことができなかった。その結果、上述した表面1a,1
bを研磨する工程においては、完成状態のセラミックプ
リント配線板配線板の板厚寸法Aのみを目標値として上
下部の表面1a,1bが適当に研磨され、研磨量の不均
等が発生した。これにより、一方の表面が所定の表面1
c,1dを越えて、表面1c,1dに一番近い導体3b
,5bが露出する位置まで過剰に研磨されることがあり
、これによる不良品が発生していた。
As shown in the figure, the side surface 1e of the wiring board body 1 after firing becomes a solid white ceramic surface, and no boundary lines between the film thicknesses 2 to 5 appear. Therefore, the thickness direction (Z1 - Z
2 direction) cannot be determined from the external appearance, and as shown in Figure 8, the positions of
It was not possible to accurately determine the positions of surfaces 1c and 1d defined by . As a result, the above-mentioned surfaces 1a, 1
In the step of polishing b, the upper and lower surfaces 1a and 1b were appropriately polished using only the board thickness dimension A of the completed ceramic printed wiring board wiring board as a target value, resulting in uneven polishing amounts. This causes one surface to become the predetermined surface 1.
Conductor 3b closest to surfaces 1c, 1d beyond c, 1d
, 5b may be excessively polished to the exposed position, resulting in defective products.

【0009】そこで本発明は上記課題に鑑みなされたも
ので、上下部表面の研磨量を精度よく管理して研磨を行
うことにより、過剰研磨による不良品の発生を削減しう
るセラミックプリント配線板の製造方法を提供すること
を目的とする。
The present invention was made in view of the above problems, and provides a ceramic printed wiring board that can reduce the occurrence of defective products due to excessive polishing by accurately controlling the amount of polishing on the upper and lower surfaces. The purpose is to provide a manufacturing method.

【0010】0010

【課題を解決するための手段】上記目的を達成するため
に請求項1の発明は、グリーンシート上に内層導体を形
成する内層導体形成工程と、該内層導体が形成されたグ
リーンシートを複数枚積層してグリーンシート積層体を
形成する積層工程と、該グリーンシート積層体を焼成し
てセラミックプリント配線板本体を形成する焼成工程と
、該セラミックプリント配線板本体の表面を研磨し、板
厚を所定寸法に調整する研磨工程と、該研磨工程で研磨
された前記セラミックプリント配線板本体の表面上に、
表面層導体を形成する表面層導体形成工程とを有するセ
ラミックプリント配線板の製造方法において、前記研磨
工程は、前記内層導体形成工程において前記セラミック
プリント配線板本体の端面となる位置に形成された、少
なくとも1つのマーク用の導体を基準として研磨を行う
構成である。
[Means for Solving the Problems] In order to achieve the above object, the invention of claim 1 includes an inner layer conductor forming step of forming an inner layer conductor on a green sheet, and a plurality of green sheets on which the inner layer conductor is formed. A lamination step of laminating the green sheet laminate to form a green sheet laminate, a firing step of firing the green sheet laminate to form a ceramic printed wiring board body, and polishing the surface of the ceramic printed wiring board body to reduce the board thickness. A polishing step for adjusting the dimensions to a predetermined size, and on the surface of the ceramic printed wiring board body polished in the polishing step,
A method for manufacturing a ceramic printed wiring board comprising a surface layer conductor forming step of forming a surface layer conductor, wherein the polishing step is formed at a position that will be an end face of the ceramic printed wiring board body in the inner layer conductor forming step. This is a configuration in which polishing is performed using at least one mark conductor as a reference.

【0011】また、請求項2の発明は、より精度良く表
面研磨を行うという観点より、前記マーク用の導体を、
前記表面層導体に最も近い内層導体と同一レベルに形成
する構成である。
[0011] Furthermore, in the invention of claim 2, from the viewpoint of performing surface polishing with higher precision, the conductor for the mark is
The structure is such that the surface layer conductor is formed at the same level as the inner layer conductor closest to the surface layer conductor.

【0012】請求項3の発明は、前記マーク用の導体を
、前記セラミックプリント配線板本体の4隅近傍の端面
となる位置に夫々形成する構成である。
[0012] According to a third aspect of the present invention, the conductors for the marks are formed at positions corresponding to end faces near four corners of the ceramic printed wiring board body.

【0013】[0013]

【作用】請求項1の発明は、内層導体形成工程において
、セラミックプリント配線板本体の端面となる位置にマ
ーク用の導体を形成することにより、その後、積層工程
、及び焼成工程が行われて形成されたセラミックプリン
ト配線板本体の端面上には、マーク用の導体の端面が露
出する。このマーク用の導体の板厚方向における位置は
、同時に形成された内層導体の位置と同一レベルとなる
ため、研磨工程では、このマーク用の導体の位置を基準
にして、セラミックプリント配線板の完成状態の表面の
位置を求めることができる。従って、研磨工程における
研磨量の精度が良くなり、これによって、削り過ぎによ
る内層導体の露出を防止できる。
[Operation] The invention of claim 1 is characterized in that, in the inner layer conductor forming step, a mark conductor is formed at a position that will become the end face of the ceramic printed wiring board body, and then a laminating step and a firing step are performed to form the inner layer conductor. The end face of the mark conductor is exposed on the end face of the ceramic printed wiring board body. The position of the conductor for this mark in the board thickness direction is at the same level as the position of the inner layer conductor formed at the same time, so in the polishing process, the position of the conductor for this mark is used as a reference to complete the ceramic printed wiring board. The surface position of the state can be determined. Therefore, the precision of the amount of polishing in the polishing process is improved, thereby preventing the inner layer conductor from being exposed due to excessive polishing.

【0014】また、請求項2において、マーク用の導体
を、表面層導体に最も近い内層導体と同一レベルに形成
することにより、端面上に露出したマーク用の導体と、
セラミックプリント配線板の完成状態の表面との距離が
最短となり、誤差が減少するため、より精度の良い研磨
量を求めることができる。
Further, in claim 2, by forming the mark conductor at the same level as the inner layer conductor closest to the surface layer conductor, the mark conductor exposed on the end surface and
Since the distance to the completed surface of the ceramic printed wiring board is minimized and errors are reduced, it is possible to obtain a more accurate polishing amount.

【0015】更に、請求項3において、マーク用の導体
を、セラミックプリント配線板本体の4隅近傍の端面と
なる位置に形成することにより、研磨量をセラミックプ
リント配線板本体の4隅位置で管理することができる。 これにより、セラミックプリント配線板本体の表面全体
を均等に研磨することができ、表面研磨の精度を上げる
ことができる。
Furthermore, in claim 3, the amount of polishing can be controlled at the four corner positions of the ceramic printed wiring board body by forming the mark conductors at positions that will be the end faces near the four corners of the ceramic printed wiring board body. can do. Thereby, the entire surface of the ceramic printed wiring board main body can be polished uniformly, and the accuracy of surface polishing can be improved.

【0016】[0016]

【実施例】図1は本発明になるセラミックプリント配線
板の製造方法の一実施例を示すフローチャートである。 このフローチャートに沿って各工程について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a flowchart showing an embodiment of the method for manufacturing a ceramic printed wiring board according to the present invention. Each step will be explained along this flowchart.

【0017】先ず第一にグリーンシート形成工程21を
行う。ここでは、ガラスとアルミナを練り合わせたスラ
リを連続的にシート形状に成形してベルトコンベアに乗
せ、乾燥炉内を搬送してグリーンシートを形成する。こ
の工程で形成されたグリーンシートは柔軟性を有した状
態である。
First, a green sheet forming step 21 is performed. Here, a slurry made by kneading glass and alumina is continuously formed into a sheet shape, placed on a belt conveyor, and conveyed through a drying oven to form a green sheet. The green sheet formed in this step is in a flexible state.

【0018】次にビア形成工程22を行う。ここでは、
グリーンシート形成工程21で形成されたグリーンシー
トの所定位置にポンチで穴開けを行い、真空吸引により
この穴に銅ペーストを充填させる。充填された銅ペース
トは、後述する焼成工程26を経て固体状の導体ビアと
なる。
Next, a via forming step 22 is performed. here,
A hole is punched at a predetermined position in the green sheet formed in the green sheet forming step 21, and the hole is filled with copper paste by vacuum suction. The filled copper paste becomes a solid conductive via through a firing step 26, which will be described later.

【0019】次に内層導体形成工程23を行う。ここで
は、グリーンシートの表面上に所定パターンの内層導体
を銅ペーストで印刷する。印刷された銅ペーストは、上
記ビアと同様に焼成工程26を経て固体状の内層導体と
なる。
Next, an inner layer conductor forming step 23 is performed. Here, a predetermined pattern of inner layer conductors is printed on the surface of the green sheet using copper paste. The printed copper paste becomes a solid inner layer conductor through a firing step 26, similar to the vias described above.

【0020】図2は、ここまでの工程21,22,23
によりグリーンシートにビア、及び内層導体が形成され
た状態を示す断面図である。各グリーンシート12a〜
15aには、銅ペーストによるビア12c〜15cと、
内層導体12b〜15bが夫々形成され厚膜12〜15
が構成されている。これらの厚膜12〜15は、この後
の積層工程24において、図2に示す位置関係で積層さ
れる。
FIG. 2 shows the steps 21, 22, 23 up to this point.
FIG. 2 is a cross-sectional view showing a state in which vias and inner layer conductors are formed on a green sheet. Each green sheet 12a~
15a includes vias 12c to 15c made of copper paste,
Thick films 12 to 15 are formed with inner layer conductors 12b to 15b, respectively.
is configured. These thick films 12 to 15 are laminated in the subsequent lamination step 24 in the positional relationship shown in FIG.

【0021】厚膜15には、ビア15cと内層導体15
bの他に、後述する導通検査工程27で導通検査装置が
接続される導通検査用導体16が、その下面に形成され
ている。また、上記内層導体12bは、積層された状態
では最も表面に位置するため、上記導通検査用導体16
と同様の作用をする導通検査用導体12bとなる。
The thick film 15 has vias 15c and inner layer conductors 15.
In addition to b, a continuity testing conductor 16 to which a continuity testing device is connected in a continuity testing step 27 to be described later is formed on its lower surface. In addition, since the inner layer conductor 12b is located at the outermost surface in the stacked state, the continuity test conductor 16
The conductor 12b for continuity testing functions in the same manner as described above.

【0022】更に、厚膜13,15の上面13d,15
dには、内層導体13b,15bの他に、マーク用導体
17a,17b,18a,18bが夫々形成されている
Furthermore, the upper surfaces 13d, 15 of the thick films 13, 15
In addition to the inner layer conductors 13b and 15b, mark conductors 17a, 17b, 18a, and 18b are formed in d, respectively.

【0023】図3は厚膜13の印刷パターンを示す平面
図である。図2(B)に示す厚膜13は図3中II−I
I線に沿う断面を示している。
FIG. 3 is a plan view showing the printed pattern of the thick film 13. The thick film 13 shown in FIG. 2(B) is II-I in FIG.
A cross section along line I is shown.

【0024】図3において、厚膜13には、外形線13
−1a 〜13−4a で囲まれた同一構成の4つの配
線板13−1〜13−4が一度に形成されている。外形
線13−1a 〜13−4a は後述する第2の切断工
程28によって外形加工される線である。
In FIG. 3, the thick film 13 has an outline line 13.
Four wiring boards 13-1 to 13-4 having the same configuration and surrounded by -1a to 13-4a are formed at once. Outline lines 13-1a to 13-4a are lines to be processed in a second cutting process 28, which will be described later.

【0025】ここで、同図に示されたマーク用導体17
a,17bに注目する。マーク用導体17a,17bは
、同図に示すように配線板13−1の角部を挟んで直交
する向きとされ、しかも、配線板13−1の外形線13
−1a を跨ぐように配設されている。配線板13−1
の他の3つの角部においても同様に、マーク用導体17
aが外形線13−1a の角部を挟んで夫々が直交する
ように形成されている。
Here, the mark conductor 17 shown in the figure
Pay attention to a and 17b. As shown in the figure, the mark conductors 17a and 17b are oriented perpendicularly across the corner of the wiring board 13-1, and are aligned with the outline 13 of the wiring board 13-1.
-1a. Wiring board 13-1
Similarly, at the other three corners of the mark conductor 17
a are formed such that they are perpendicular to each other with the corner of the outline 13-1a in between.

【0026】他の配線板13−2〜13−4についても
同様に、マーク用導体が夫々の4隅位置に形成されてい
る。 また、膜厚15の上面15dは、内層導体15bの配置
を除いては膜厚13の上面13dと同一構成であり、マ
ーク用導体18a,18bが同図と同一位置に形成され
ている。このマーク用導体17a,17b,18a,1
8bは、内層導体13b,15bと同時に銅ペーストで
印刷される。尚、このマーク用導体17a,17b,1
8a,18bの作用については、後で詳述することにす
る。
Similarly, mark conductors are formed at each of the four corners of the other wiring boards 13-2 to 13-4. Further, the upper surface 15d of the film thickness 15 has the same configuration as the upper surface 13d of the film thickness 13 except for the arrangement of the inner layer conductor 15b, and the mark conductors 18a and 18b are formed at the same position as in the figure. These mark conductors 17a, 17b, 18a, 1
8b is printed with copper paste at the same time as the inner layer conductors 13b and 15b. Note that these mark conductors 17a, 17b, 1
The functions of 8a and 18b will be explained in detail later.

【0027】次に積層工程24を行う。ここでは、図2
に示す厚膜12〜15を精度良く位置合わせを行い積層
する。グリーンシート12a〜15aは上記の如く柔軟
性を有しているため、内層導体13b〜15b、及び上
記マーク用導体17a,17b,18a,18bは、上
下部のグリーンシート12a〜15a間に挟装され、対
接するグリーンシート12a〜15aの表面どうしは隙
間を形成せずに密着した状態となる。このように厚膜1
2〜15が積層されてグリーンシート積層体が形成され
る。
Next, a lamination step 24 is performed. Here, Figure 2
The thick films 12 to 15 shown in the figure are aligned with high precision and laminated. Since the green sheets 12a to 15a have flexibility as described above, the inner layer conductors 13b to 15b and the mark conductors 17a, 17b, 18a, and 18b are sandwiched between the upper and lower green sheets 12a to 15a. The surfaces of the opposing green sheets 12a to 15a are in close contact with each other without forming any gaps. In this way, thick film 1
2 to 15 are laminated to form a green sheet laminate.

【0028】次に第1の切断工程25を行う。図3に4
つの配線板13−1〜13−4が示されているように、
他の厚膜12,14,15についても同位置に4つの配
線板が夫々形成されている。従ってここでは、図3に示
すグリーンシート13の各配線板13−2〜13−4間
を通る直線によりグリーンシート積層体を4分割するこ
とにより、図3に示す外形線13−1a 〜13−4a
 よりも大きめに配線板を形成する。
Next, a first cutting step 25 is performed. Figure 3 to 4
As shown, three wiring boards 13-1 to 13-4 are shown.
Four wiring boards are formed at the same position for the other thick films 12, 14, and 15, respectively. Therefore, here, by dividing the green sheet laminate into four parts by a straight line passing between each of the wiring boards 13-2 to 13-4 of the green sheet 13 shown in FIG. 4a
Form the wiring board larger than the actual size.

【0029】従って、これ以降の説明は、分割された1
つの配線板13−1を対象として行う。
Therefore, in the following explanation, the divided 1
This is performed for one wiring board 13-1.

【0030】そして、次に焼成工程26を行う。ここで
は、上記工程25で4分割されたグリーンシート積層体
を焼成装置内で焼成する。この焼成工程26は、その目
的上、第1焼成と第2焼成に分けられる。第1焼成はウ
エット状態の窒素(Wet N2 )下で焼成が行われ
、グリーンシート成形時に添加されたバインダ等の不要
物の除去を行う。また、第2焼成は、第1焼成よりも高
温のドライ状態の窒素(DryN2 )下で焼成が行わ
れ、不要物が除去されたグリーンシートをセラミック化
する。従って、この焼成工程26により、グリーンシー
ト積層体は、セラミックプリント配線板の基となるセラ
ミックプリント配線板本体となる。上述した銅ペースト
によるビア12c〜15c、内層導体13b,14b,
15b、導通検査用導体12b,16、及びマーク用導
体17a,17b,18a,18bは、この工程により
固体状の銅による導体となる。
[0030] Next, a firing step 26 is performed. Here, the green sheet laminate divided into four parts in step 25 is fired in a firing apparatus. This firing process 26 is divided into a first firing and a second firing for its purpose. The first firing is performed under wet nitrogen (Wet N2) to remove unnecessary materials such as binder added during green sheet forming. Further, in the second firing, firing is performed under dry nitrogen (DryN2) at a higher temperature than in the first firing, and the green sheet from which unnecessary materials have been removed is turned into a ceramic. Therefore, through this firing step 26, the green sheet laminate becomes a ceramic printed wiring board main body, which is the base of the ceramic printed wiring board. Vias 12c to 15c, inner layer conductors 13b, 14b,
15b, the continuity test conductors 12b and 16, and the mark conductors 17a, 17b, 18a, and 18b become conductors made of solid copper through this process.

【0031】図4は焼成工程26により形成されたセラ
ミックプリント配線板本体の断面図であり、図2に示す
厚膜12〜15が積層工程24、第1の切断工程25、
焼成工程26を経た状態を示している。
FIG. 4 is a cross-sectional view of the ceramic printed wiring board body formed in the firing process 26, and the thick films 12 to 15 shown in FIG.
The state after the firing step 26 is shown.

【0032】セラミックプリント配線板本体(以下、単
に配線板本体という)10の各グリーンシート12a〜
15aは、上記の如く焼成工程26によりセラミック化
するため、同図に示すように、各厚膜12〜15間の境
界線は外見上現れない(図中、各厚膜12〜15間の境
界線は点線で示されている)。また、各グリーンシート
12a〜15aはセラミック化することにより若干収縮
し、このため、配線板本体10の表面10a,10bは
、同図に示すように波打った状態となる。尚、同図中1
0cで示す点線は、図2,3に示す外形線13−1a 
に対応したセラミックプリント配線板の最終的な形状と
なる外形線である。
Each green sheet 12a of the ceramic printed wiring board body (hereinafter simply referred to as the wiring board body) 10
15a is made into a ceramic by the firing step 26 as described above, so that the boundaries between the thick films 12 to 15 do not appear visually (in the figure, the boundaries between the thick films 12 to 15 do not appear). lines are shown as dotted lines). In addition, each of the green sheets 12a to 15a shrinks slightly by being made into a ceramic, so that the surfaces 10a and 10b of the wiring board body 10 become wavy as shown in the figure. In addition, 1 in the same figure
The dotted line indicated by 0c corresponds to the outline 13-1a shown in FIGS. 2 and 3.
This is the outline of the final shape of the ceramic printed wiring board.

【0033】次に導通検査工程27を行う。ここでは、
上記の如く導通検査装置を導通検査用導体12b,16
に接続して、ビア12c〜15c、及び内層導体13b
,14b,15bの断線や短絡を検査する。断線や短絡
が検出された配線板本体10はこの段階で不良品として
生産工程から排除される。
Next, a continuity test step 27 is performed. here,
As described above, the continuity testing device is connected to the continuity testing conductors 12b and 16.
vias 12c to 15c and inner layer conductor 13b
, 14b, 15b for disconnection or short circuit. The wiring board main body 10 in which a disconnection or short circuit has been detected is rejected from the production process as a defective product at this stage.

【0034】上記導通検査工程27で欠陥が検出されな
かった配線板本体10は、次の第2の切断工程28に進
む。ここでは、図4に示す外形線10c(図2,3に示
す外形線13−1a に対応している)に沿って配線板
本体10を外形加工する。
The wiring board main body 10 for which no defects were detected in the continuity testing step 27 proceeds to the next second cutting step 28 . Here, the wiring board main body 10 is shaped along an outline 10c shown in FIG. 4 (corresponding to the outline 13-1a shown in FIGS. 2 and 3).

【0035】外形加工済の配線板本体10Aを図5に示
す。第2の切断工程28により、配線板本体10Aの角
部10dを挟んで形成された2つの直交する側面10e
,10fは、上記の如くセラミック化されて白一色の面
となり、厚膜12〜15の境界線は外部から確認できな
い状態である。しかしながら、図2,3にて説明したマ
ーク用導体17a,17bは、外形線13−1a を跨
ぐように形成されていたため、この工程28により、マ
ーク用導体17a,17bの切断面が同図に示すように
側面10e,10f上に露出する。厚膜15上に形成さ
れたマーク用導体18a,18bも同様に側面10e,
10f上に露出する。
FIG. 5 shows the wiring board main body 10A whose outer shape has been processed. By the second cutting step 28, two orthogonal side surfaces 10e are formed sandwiching the corner 10d of the wiring board main body 10A.
, 10f are ceramicized as described above and have solid white surfaces, and the boundaries between the thick films 12 to 15 cannot be seen from the outside. However, since the mark conductors 17a and 17b explained with reference to FIGS. 2 and 3 were formed so as to straddle the outline line 13-1a, in this step 28, the cut surfaces of the mark conductors 17a and 17b were As shown, it is exposed on the side surfaces 10e and 10f. Similarly, the mark conductors 18a and 18b formed on the thick film 15 also have side surfaces 10e and 18b.
Expose above 10f.

【0036】マーク用導体17a,17b,18a,1
8bの露出した断面部分の寸法は、幅 100μm、高
さ50μm程度とされ、白色の側面10e,10f上に
あっては、目視によりその存在を確認することができる
Mark conductors 17a, 17b, 18a, 1
The dimensions of the exposed cross-sectional portion of 8b are approximately 100 μm in width and 50 μm in height, and their presence on the white side surfaces 10e and 10f can be visually confirmed.

【0037】次に表面研磨工程29を行う。ここでは、
図5に示す外形加工済の配線板本体10Aの表面10a
,10bを研磨して、上記の如く波打った状態の表面1
0a,10bを平坦化すると共に、セラミックプリント
配線板の完成状態となる表面10g,10hを形成し、
配線板本体10Aを完成状態の所定の板厚寸法Aとする
。導通検査用導体12b,16は、導通検査工程27終
了後においては必要ないため、この工程29で削り取ら
れる。
Next, a surface polishing step 29 is performed. here,
Surface 10a of wiring board main body 10A whose external shape has been processed as shown in FIG.
, 10b, and the surface 1 is wavy as shown above.
0a and 10b, and form surfaces 10g and 10h that will become the completed state of the ceramic printed wiring board,
The wiring board main body 10A has a predetermined thickness A in the completed state. The continuity testing conductors 12b and 16 are not needed after the continuity testing process 27 is completed, so they are scraped off in this process 29.

【0038】この表面10g,10hは、上述したよう
に、内層導体13b,15bが表面から露出しないよう
に、内層導体13b,15bの底面からの所定の寸法B
1 ,B2 によって定められている。
As described above, these surfaces 10g and 10h have a predetermined dimension B from the bottom surface of the inner layer conductors 13b and 15b so that the inner layer conductors 13b and 15b are not exposed from the surface.
1, B2.

【0039】本実施例においては、上記の如く、内層導
体13b,15bの底面と同一高さ位置にマーク用導体
17a,17b,18a,18bが形成され、しかもこ
のマーク用導体17a,17b,18a,18bが側面
10e,10f上に露出されて目視により確認が可能な
状態である。このため、内層導体13b,15bの板厚
方向(Z1 −Z2 方向)の位置は、焼成後の状態で
あっても、マーク用導体17a,17b,18a,18
bより容易に推定することができ、更に、内層導体13
b,15bの底面の位置から寸法B1,B2 離れた位
置にある表面10g,10hの位置も容易に得ることが
できる。即ち、マーク用導体17a,17b,18a,
18bの底面の位置から、寸法B1 ,B2 分、表面
10a,10b側に離した位置が表面10g,10hの
位置となる。
In this embodiment, as described above, mark conductors 17a, 17b, 18a, 18b are formed at the same height as the bottom surfaces of inner layer conductors 13b, 15b, and these mark conductors 17a, 17b, 18a , 18b are exposed on the side surfaces 10e and 10f and can be visually confirmed. Therefore, the positions of the inner layer conductors 13b and 15b in the plate thickness direction (Z1-Z2 direction) are the same as those of the mark conductors 17a, 17b, 18a, 18 even after firing.
It can be estimated more easily than b, and furthermore, the inner layer conductor 13
The positions of surfaces 10g and 10h that are distanced by dimensions B1 and B2 from the positions of the bottom surfaces of surfaces b and 15b can also be easily obtained. That is, the mark conductors 17a, 17b, 18a,
The positions of surfaces 10g and 10h are distanced from the bottom surface of 18b by dimensions B1 and B2 toward surfaces 10a and 10b.

【0040】従って、表面研磨工程29では、マーク用
導体17a,17b,18a,18bから求められた表
面10g,10hまで研磨することにより、従来のよう
に板厚寸法Aだけではなく、寸法B1 ,B2 をも精
度良く管理して研磨を行うことができ、これによって、
従来のような研磨量の不均衡による内層導体の露出とい
う事態を避けることができる。
Therefore, in the surface polishing step 29, by polishing the mark conductors 17a, 17b, 18a, and 18b to the surfaces 10g and 10h, not only the plate thickness dimension A as in the conventional method but also the dimensions B1, B2 can also be polished with high precision control, and as a result,
It is possible to avoid the situation in which the inner layer conductor is exposed due to an imbalance in the amount of polishing that occurs in the prior art.

【0041】具体的な寸法としては、各厚膜12〜15
の焼成工程26終了後の板厚が約 0.4mmであるた
め、表面研磨工程29前の配線板本体10Aの板厚寸法
Cは約 1.6mm程度である。そして、寸法B1,B
2 は絶縁性上最低約 0.1mm程度とされるため、
研磨された状態の板厚寸法Aは 1.0mm程度である
。即ち、上下面において夫々約 0.3mm分の表面研
磨が行われる。図5に示す表面10a,10bの波の高
さは 0.1mm程度であるため、研磨されて形成され
た表面10g,10hは波打った部分が完全に削り取ら
れて平坦化される。
As for specific dimensions, each thick film 12 to 15
Since the board thickness after the firing step 26 is approximately 0.4 mm, the board thickness dimension C of the wiring board main body 10A before the surface polishing step 29 is approximately 1.6 mm. And dimensions B1, B
2 is considered to be at least about 0.1 mm for insulation purposes, so
The plate thickness dimension A in the polished state is approximately 1.0 mm. That is, surface polishing is performed by about 0.3 mm on each of the upper and lower surfaces. Since the height of the waves on the surfaces 10a and 10b shown in FIG. 5 is about 0.1 mm, the wavy portions of the polished surfaces 10g and 10h are completely removed and the surfaces are flattened.

【0042】図6は表面研磨工程29により研磨された
状態の配線板本体10Bの側面図である。
FIG. 6 is a side view of the wiring board main body 10B polished in the surface polishing step 29.

【0043】配線板本体10Bは同図に示すように、板
厚寸法A、及び内層導体13b,15Bの底面から表面
10g,10hまでの寸法B1 ,B2 が所定寸法通
りに形成されている。最後にこの状態の配線板本体10
Bに表面層形成工程30を行う。ここでは、表面10g
,10h上に表面層導体(図示せず)を通常のフォトリ
ソグラフィー技術により形成する。表面層導体の一部は
、表面10g,10h上に露出したビア12c,15c
の端面と接触して電気的な導通が図られる。このように
、表面層導体が形成されてセラミックプリント配線板が
完成する。
As shown in the figure, the wiring board main body 10B is formed so that the board thickness dimension A and the dimensions B1 and B2 from the bottom surface to the surfaces 10g and 10h of the inner layer conductors 13b and 15B are formed according to predetermined dimensions. Finally, the wiring board body 10 in this state
In step B, a surface layer forming step 30 is performed. Here, the surface 10g
, 10h, a surface layer conductor (not shown) is formed by a conventional photolithography technique. Some of the surface layer conductors are vias 12c and 15c exposed on the surfaces 10g and 10h.
Electrical continuity is achieved by contacting the end face of the In this way, the surface layer conductor is formed and the ceramic printed wiring board is completed.

【0044】以上のように、本実施例の製造方法によれ
ば、外形加工された配線板本体10Aの側面10e,1
0f上に露出されたマーク用導体17a,17b,18
a,18bを基準として、完成状態の表面10g,10
hの位置を知ることができる。このため、表面研磨工程
29においては、この表面10g,10hの位置を目安
に研磨することで、配線板本体の両面の研磨量の精度が
向上し、最も外側とされる内層導体13b,15b上に
十分な厚さのガラスセラミックを残した状態とすること
ができる。従って、従来のような研磨量の不均衡による
内層導体の露出という事態が防止され、表面研磨工程2
9における不良品の発生を防止することができる。
As described above, according to the manufacturing method of this embodiment, the side surfaces 10e, 1
Mark conductors 17a, 17b, 18 exposed above 0f
Based on a and 18b, the completed surface 10g and 10
You can know the position of h. Therefore, in the surface polishing step 29, by polishing the surfaces 10g and 10h, the accuracy of the amount of polishing on both sides of the wiring board body is improved, and the outermost inner layer conductors 13b and 15b are polished. It is possible to leave a sufficient thickness of glass-ceramic in place. Therefore, the situation where the inner layer conductor is exposed due to the imbalance of polishing amount as in the conventional case is prevented, and the surface polishing step 2
The occurrence of defective products in step 9 can be prevented.

【0045】尚、マーク用導体は上記実施例のように厚
膜13,15の上面13d,15d上とは限らず、その
中間の厚膜14の上面に形成しても、寸法B1 ,B2
 の値を厚膜13,14の板厚寸法分増やすことで、同
様に表面10g,10hの位置を得ることができる。し
かしながらこの場合、B1 ,B2 が厚膜13,14
の板厚寸法の誤差を含むことになり、得られる表面10
g,10hの位置精度は、上記実施例に比べて低下する
。本実施例のように、マーク用導体を、表面層導体に最
も近い内層導体と同一レベルに形成することにより、寸
法B1 ,B2 は最短となり誤差が少なくなるため、
表面10g,10hの位置を最も精度よく得ることがで
きる。
Note that the mark conductor is not limited to the upper surfaces 13d and 15d of the thick films 13 and 15 as in the above embodiment, but even if it is formed on the upper surface of the thick film 14 between them, the dimensions B1 and B2
By increasing the value of by the thickness of the thick films 13 and 14, the positions of the surfaces 10g and 10h can be similarly obtained. However, in this case, B1 and B2 are the thick films 13 and 14
The resulting surface 10
The positional accuracy of g and 10h is lower than that of the above embodiment. As in this embodiment, by forming the mark conductor at the same level as the inner layer conductor closest to the surface layer conductor, the dimensions B1 and B2 are minimized and errors are reduced.
The positions of surfaces 10g and 10h can be obtained with the highest accuracy.

【0046】また、図3に示すように厚膜13に形成さ
れた4つの配線板13−1〜13−4は、4隅の角部に
、夫々の角部を挟むようにマーク用導体17a,17b
が形成されている。従って、上記第2の切断工程28で
外形加工された配線板13−1〜13−4は、4隅の角
部を夫々挟んだ位置、即ち、4つの側面の両端部に夫々
マーク用導体が露出した状態となる。このように4隅の
角部近傍の位置にマーク用導体を夫々形成することによ
り、マーク用導体から推定した表面10g,10hと、
内層導体13b,15bが形成された面との平行度を向
上することができる。即ち、研磨面の傾斜が防止され、
より精度の良い表面研磨を行うことができる。
As shown in FIG. 3, the four wiring boards 13-1 to 13-4 formed on the thick film 13 are provided with mark conductors 17a at the four corners so as to sandwich the respective corners. , 17b
is formed. Therefore, the wiring boards 13-1 to 13-4 whose external shapes have been processed in the second cutting step 28 have mark conductors at positions sandwiching the four corners, that is, at both ends of the four side surfaces. It becomes exposed. By forming the mark conductors in the vicinity of the four corners in this way, the surfaces 10g and 10h estimated from the mark conductors,
The parallelism with the surface on which the inner layer conductors 13b and 15b are formed can be improved. That is, the inclination of the polished surface is prevented,
Surface polishing can be performed with higher precision.

【0047】更に、図3に示すように、4つの配線板1
3−1〜13−4は、夫々位置を異とする角部に2本1
組のマーク用導体17bを形成している(単体のマーク
用導体は符号17aで示す)。また、図7に示す如く、
グリーンシート積層体19から切り出されて焼成され、
更に第2の切断工程28により外形加工された4つの配
線板本体10A−1〜10A−4は、夫々同一パターン
の導通検査用導体12bを夫々の上面に形成している。
Furthermore, as shown in FIG. 3, four wiring boards 1
3-1 to 13-4 have two wires, one at each corner, at different positions.
A set of mark conductors 17b is formed (a single mark conductor is indicated by reference numeral 17a). Also, as shown in Figure 7,
The green sheet laminate 19 is cut out and fired,
Furthermore, the four wiring board main bodies 10A-1 to 10A-4 whose external shapes have been processed in the second cutting step 28 have continuity testing conductors 12b of the same pattern formed on their respective upper surfaces.

【0048】一般に個々の配線板本体10A−1〜10
A−4は、一見しただけでは1つのグリーンシート積層
体19から同時に形成された他の配線板本体との区別が
付かない。しかしながら本実施例によれば、2本1組の
マーク用導体17bと、導通検査用導体12bとの位置
関係により、その配線板本体10Aの履歴、即ち、グリ
ーンシート積層体19上の、配線板の切り出しアドレス
E〜Hを容易に知ることができる。これにより、上記導
通検査工程27において欠陥が発見された場合、欠陥を
有する配線板本体のグリーンシート積層体19上におけ
るアドレスE〜Hを容易に知ることができる。
Generally, individual wiring board bodies 10A-1 to 10
At first glance, A-4 cannot be distinguished from other wiring board bodies formed simultaneously from one green sheet laminate 19. However, according to this embodiment, due to the positional relationship between the mark conductor 17b and the continuity test conductor 12b, the history of the wiring board main body 10A, that is, the wiring board The extraction addresses E to H can be easily known. Thereby, when a defect is discovered in the continuity testing step 27, addresses E to H on the green sheet laminate 19 of the wiring board body having the defect can be easily known.

【0049】この作用は、例えば、グリーンシート積層
体19のアドレスFの配線板本体10A−2に欠陥が起
き、しかも先に生産された同一アドレスの配線板本体の
全てに欠陥が発生していることが判明した場合、2本1
組のマーク用導体17bと導通検査用導体12bの位置
関係を調査することにより、先に完成している全てのセ
ラミックプリント配線板から欠陥品を容易に見つけ出す
ことができるという効果をもたらす。
[0049] This effect is caused, for example, when a defect occurs in the wiring board body 10A-2 at address F of the green sheet laminate 19, and also when all the wiring board bodies produced earlier at the same address have defects. If it turns out that
By investigating the positional relationship between the mark conductor 17b and continuity test conductor 12b of the set, it is possible to easily find defective products from all previously completed ceramic printed wiring boards.

【0050】尚、上記実施例では4層の厚膜を積層して
配線板本体を形成していたが、本発明はこれに限定され
るものではなく、2層以上の厚膜から形成される配線板
本体であれば有効である。
In the above embodiment, the wiring board main body was formed by laminating four thick films, but the present invention is not limited to this, and the wiring board body may be formed from two or more thick films. It is effective if it is a wiring board body.

【0051】[0051]

【発明の効果】上述の如く請求項1の発明によれば、マ
ーク用の導体を基準としてセラミックプリント配線板本
体の表面の研磨を行うことにより、研磨量の精度が向上
し、従来のような研磨量の不均衡による内層導体の露出
という事態が防止される。そのため、研磨工程における
不良品の発生を防止することができ、セラミックプリン
ト配線板の歩留まり向上に寄与するところが大きい。
Effects of the Invention As described above, according to the invention of claim 1, by polishing the surface of the ceramic printed wiring board body using the mark conductor as a reference, the accuracy of the polishing amount is improved, which is different from the conventional method. This prevents the inner layer conductor from being exposed due to imbalance in the amount of polishing. Therefore, it is possible to prevent the occurrence of defective products in the polishing process, which greatly contributes to improving the yield of ceramic printed wiring boards.

【0052】また、請求項2の発明によれば、マーク用
の導体と、セラミックプリント配線板の完成状態の表面
との距離が最短となり、誤差が減少するため、研磨量の
精度をより向上させることができる。
Further, according to the invention of claim 2, the distance between the mark conductor and the completed surface of the ceramic printed wiring board is minimized, and errors are reduced, so that the accuracy of the amount of polishing is further improved. be able to.

【0053】また、請求項3の発明によれば、研磨量を
セラミックプリント配線板本体の4隅位置で管理して表
面全体を均等に研磨することができ、表面研磨工程をよ
り精度良く行うことができる。
Further, according to the third aspect of the present invention, the amount of polishing can be controlled at the four corner positions of the ceramic printed wiring board body, so that the entire surface can be polished evenly, and the surface polishing process can be performed with higher precision. Can be done.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明になるセラミックプリント配線板の製造
方法の一実施例を示すフローチャートである。
FIG. 1 is a flowchart showing one embodiment of a method for manufacturing a ceramic printed wiring board according to the present invention.

【図2】グリーンシートにビア及び内層導体が形成され
た状態を示す断面図である。
FIG. 2 is a cross-sectional view showing a state in which vias and inner layer conductors are formed on a green sheet.

【図3】厚膜の印刷パターンを示す平面図である。FIG. 3 is a plan view showing a thick film printing pattern.

【図4】焼成工程により形成されたセラミックプリント
配線板本体の断面図である。
FIG. 4 is a cross-sectional view of a ceramic printed wiring board body formed by a firing process.

【図5】第2の切断工程により外形加工された状態のセ
ラミックプリント配線板本体の断面図である。
FIG. 5 is a cross-sectional view of the ceramic printed wiring board main body in a state where the outer shape has been processed in a second cutting step.

【図6】表面研磨工程により研磨された状態のセラミッ
クプリント配線板本体の側面図である。
FIG. 6 is a side view of the ceramic printed wiring board main body polished by a surface polishing process.

【図7】マーク用導体によるセラミックプリント配線板
本体の識別作用を説明する図である。
FIG. 7 is a diagram illustrating the identification effect of the ceramic printed wiring board body by the mark conductor.

【図8】従来のセラミックプリント配線板の製造方法を
説明する図であり、従来のセラミックプリント配線板本
体の断面を示している。
FIG. 8 is a diagram illustrating a conventional ceramic printed wiring board manufacturing method, and shows a cross section of a conventional ceramic printed wiring board main body.

【図9】図8に示すセラミックプリント配線板本体の側
面図である。
9 is a side view of the ceramic printed wiring board body shown in FIG. 8. FIG.

【符号の説明】[Explanation of symbols]

10  セラミックプリント配線板 10A  セラミックプリント配線板(外形加工済)1
0B  セラミックプリント配線板(表面研磨済)10
a,10b,10g,10h  表面10c  外形線 10d  角部 10e,10f  側面 12,13,14,15  厚膜 12a,13a,14a,15a  グリーンシート1
3b,14b,15b  内層導体 12c,13c,14c,15c  ビア17a,17
b,18a,18b  マーク用導体19  グリーン
シート積層体 21〜30  工程
10 Ceramic printed wiring board 10A Ceramic printed wiring board (outline processed) 1
0B Ceramic printed wiring board (surface polished) 10
a, 10b, 10g, 10h Surface 10c Outline 10d Corner 10e, 10f Side 12, 13, 14, 15 Thick film 12a, 13a, 14a, 15a Green sheet 1
3b, 14b, 15b Inner layer conductor 12c, 13c, 14c, 15c Via 17a, 17
b, 18a, 18b Mark conductor 19 Green sheet laminate 21 to 30 Process

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  グリーンシート(12a〜15a)上
に内層導体(13b〜15b)を形成する内層導体形成
工程(23)と、該内層導体(13b〜15b)が形成
されたグリーンシート(12a〜15a)を複数枚積層
してグリーンシート積層体(19)を形成する積層工程
(24)と、該グリーンシート積層体(19)を焼成し
てセラミックプリント配線板本体(10)を形成する焼
成工程(26)と、該セラミックプリント配線板本体(
10)の表面(10a,10b)を研磨し、板厚を所定
寸法に調整する研磨工程(29)と、該研磨工程(29
)で研磨された前記セラミックプリント配線板本体(1
0B)の表面(10g,10h)上に、表面層導体を形
成する表面層導体形成工程(30)とを有するセラミッ
クプリント配線板の製造方法において、前記研磨工程(
29)は、前記内層導体形成工程(23)において前記
セラミックプリント配線板本体(10A)の端面(10
e,10f)となる位置に形成された、少なくとも1つ
のマーク用の導体(17a,17b,18a,18b)
を基準として研磨を行うことを特徴とするセラミックプ
リント配線板の製造方法。
1. An inner layer conductor forming step (23) of forming inner layer conductors (13b to 15b) on green sheets (12a to 15a), and green sheets (12a to 15b) on which the inner layer conductors (13b to 15b) are formed. 15a) to form a green sheet laminate (19); and a firing step to sinter the green sheet laminate (19) to form a ceramic printed wiring board body (10). (26) and the ceramic printed wiring board body (
A polishing step (29) of polishing the surfaces (10a, 10b) of 10) and adjusting the plate thickness to a predetermined dimension;
) The ceramic printed wiring board body (1
A method for manufacturing a ceramic printed wiring board comprising a surface layer conductor forming step (30) of forming a surface layer conductor on the surface (10g, 10h) of the polishing step (0B).
29) is an end surface (10) of the ceramic printed wiring board body (10A) in the inner layer conductor forming step (23).
at least one mark conductor (17a, 17b, 18a, 18b) formed at the position of (e, 10f)
A method for manufacturing a ceramic printed wiring board, characterized by performing polishing based on.
【請求項2】  前記マーク用の導体(17a,17b
,18a,18b)を、前記表面層導体に最も近い内層
導体(13b,15b)と同一レベルに形成することを
特徴とする請求項1記載のセラミックプリント配線板の
製造方法。
2. Conductors for the marks (17a, 17b
, 18a, 18b) are formed at the same level as the inner layer conductor (13b, 15b) closest to the surface layer conductor.
【請求項3】  前記マーク用の導体(17a,17b
,18a,18b)を、前記セラミックプリント配線板
本体(10A)の4隅近傍の端面となる位置に夫々形成
することを特徴とする請求項1又は2記載のセラミック
プリント配線板の製造方法。
3. Conductors for the marks (17a, 17b
, 18a, 18b) are formed at positions near four corners of the ceramic printed wiring board main body (10A), respectively, to form end faces of the ceramic printed wiring board body (10A).
JP4992791A 1991-03-14 1991-03-14 Manufacture of ceramic printed wiring board Withdrawn JPH04286190A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4992791A JPH04286190A (en) 1991-03-14 1991-03-14 Manufacture of ceramic printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4992791A JPH04286190A (en) 1991-03-14 1991-03-14 Manufacture of ceramic printed wiring board

Publications (1)

Publication Number Publication Date
JPH04286190A true JPH04286190A (en) 1992-10-12

Family

ID=12844652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4992791A Withdrawn JPH04286190A (en) 1991-03-14 1991-03-14 Manufacture of ceramic printed wiring board

Country Status (1)

Country Link
JP (1) JPH04286190A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086056A (en) * 2003-09-10 2005-03-31 Tdk Corp Lamination chip forming member and method for manufacturing lamination chip electronic component
JP2009266912A (en) * 2008-04-23 2009-11-12 Denso Corp Method for manufacturing ceramic laminated substrate
JP2010245393A (en) * 2009-04-08 2010-10-28 Ngk Spark Plug Co Ltd Method for manufacturing multilayer ceramic substrate
WO2017134924A1 (en) * 2016-02-01 2017-08-10 三菱電機株式会社 Ceramic substrate and manufacturing method therefor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086056A (en) * 2003-09-10 2005-03-31 Tdk Corp Lamination chip forming member and method for manufacturing lamination chip electronic component
JP2009266912A (en) * 2008-04-23 2009-11-12 Denso Corp Method for manufacturing ceramic laminated substrate
JP2010245393A (en) * 2009-04-08 2010-10-28 Ngk Spark Plug Co Ltd Method for manufacturing multilayer ceramic substrate
WO2017134924A1 (en) * 2016-02-01 2017-08-10 三菱電機株式会社 Ceramic substrate and manufacturing method therefor
JPWO2017134924A1 (en) * 2016-02-01 2018-09-27 三菱電機株式会社 Ceramic substrate and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100587006B1 (en) Multi-layer chip capacitor and method for manufacturing the same
US6630881B1 (en) Method for producing multi-layered chip inductor
JPH04286190A (en) Manufacture of ceramic printed wiring board
JPS6235257B2 (en)
JP3076215B2 (en) Ceramic multilayer substrate and method of manufacturing the same
JPH0563007B2 (en)
JPH09312237A (en) Laminated electronic device
JP2000340455A (en) Laminated ceramic capacitor and manufacture thereof
JP3642462B2 (en) Manufacturing method of laminated parts
JPH01312817A (en) Manufacture of laminated ceramic capacitor
JPH09306710A (en) Chip network electronic component
JPS6246260Y2 (en)
JP2977698B2 (en) Laminated board
JPH01152701A (en) Chip-type electronic component
JPH0774007A (en) Manufacture of fixed resistor
JP2003309004A (en) Insulating substrate and manufacturing method of electronic component using the insulating substrate
JPH04278507A (en) Electronic component and manufacture thereof
JPH08321434A (en) Laminated ceramic electronic component
JPH03290992A (en) Manufacture of ceramic multilayer wiring board
JPS63194A (en) Manufacture of ceramic board
JPH10190346A (en) Ceramic plane antenna
JPH04280615A (en) Manufacture of laminated body
JPH04242908A (en) Laminated chip type parts and its manufacture
JP2020009857A (en) Wiring board
JPH05335746A (en) Ceramic multilayer wiring board and manufacture thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514