JPH04286166A - 半導体加速度センサ - Google Patents

半導体加速度センサ

Info

Publication number
JPH04286166A
JPH04286166A JP7466891A JP7466891A JPH04286166A JP H04286166 A JPH04286166 A JP H04286166A JP 7466891 A JP7466891 A JP 7466891A JP 7466891 A JP7466891 A JP 7466891A JP H04286166 A JPH04286166 A JP H04286166A
Authority
JP
Japan
Prior art keywords
resistor
piezoresistor
interface
acceleration sensor
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7466891A
Other languages
English (en)
Other versions
JP3070118B2 (ja
Inventor
Hideo Muro
英夫 室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP7466891A priority Critical patent/JP3070118B2/ja
Publication of JPH04286166A publication Critical patent/JPH04286166A/ja
Application granted granted Critical
Publication of JP3070118B2 publication Critical patent/JP3070118B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】■この発明は、感知した加速度の
大きさを抵抗値変化として取り出す半導体加速度センサ
に関する。
【0002】
【従来の技術】この種の半導体加速度センサとしては、
「 A  Batch−Fabricated  Si
liconAccelerometers  」(IE
EE TRANS. VOL.ED−26  DEC.
1979 )に記載されたようなものがあり、これを図
4および図5に示す。すなわちシリコンウエハはシリコ
ン基板1の表面にシリコンが外気に触れて不安定となら
ないように保護用絶縁膜としてシリコン酸化膜11を持
ち、これから選択的エッチングにより溝10の部分が取
り除かれて、錘部3と固定部4から延びてその錘部3を
支持する肉薄の片持ち梁2が形成されている。
【0003】片持ち梁2のシリコン基板表面部にはシリ
コン酸化膜11と接してピエゾ抵抗5が拡散形成されて
いて、加速度の印加により梁2がたわんだときの応力に
より抵抗値が変化する。さらに固定部4上面にもピエゾ
抵抗6が形成されており抵抗5とともにブリッジ回路が
構成される。シリコンウエハの上下両面にはシリコンあ
るいはガラス材のストッパ7、8が設けられ、過大な加
速度を受けたときに片持ち梁2が破損するのを防止する
。なお、9は外部へのリードであるが、図5では省略し
てある。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体加速度センサにあっては、拡散によっ
て形成されるピエゾ抵抗5表面にシリコン酸化膜11が
あり、片持梁がシリコン/シリコン酸化膜(Si/Si
O2 )の2層構造となっていたため、単結晶半導体で
あるシリコンと絶縁膜であるシリコン酸化膜の膨脹係数
の違いから温度変化があるとバイメタル効果により応力
を生じ、ブリッジ出力にオフセットを生じる。
【0005】この傾向はシリコン梁の厚さを薄くした高
感度のものではとくに顕著で、例えば1Gタイプのセン
サでは−40℃〜100℃のオフセット変化がダイナミ
ックレンジの数倍分にもなるという問題があった。従っ
てこの発明は温度変化時のオフセットを小さく抑えるこ
とのできる半導体加速度センサを提供することを目的と
する。
【0006】
【課題を解決するための手段】このため本発明は表面に
絶縁膜が形成された単結晶半導体基板を錘部、固定部お
よび前記錘部を固定部に接続支持する梁とに区画し、該
梁の表面部の単結晶半導体基板に設けられる抵抗を前記
絶縁膜との界面から間隔を設けて内部に埋め込み形成し
て、該抵抗の端部には外部電極と接続される拡散電極を
形成するようにした。
【0007】
【実施例】図1は本発明の実施例を示し、シリコンウエ
ハ100は単結晶シリコン基板101の表面に保護用絶
縁膜のシリコン酸化膜111を持ち、裏面からKOH、
ヒドラジン等の強アルカリ性エッチング液で溝110の
部分が取り除かれて、錘部103と固定部104および
錘部103を固定部104に接続支持する片持ち梁10
2に区画されている。
【0008】片持ち梁102は加速度が印加されたとき
たわむように薄肉に形成されている。この際シリコン基
板101をP形層およびn形エピタキシャル層の2層と
し、n形層を正バイアスしながらP形層をエッチングし
両層の界面で止めるエレクトロ・ケミカル・エッチング
を用いれば、片持ち梁の厚さを精度良く制御することが
できる。あわせて前記溝110もその部位に予めP形拡
散領域を形成しておくことにより同時に除去して溝形成
ができる。
【0009】片持ち梁102には表面から間隔をおいて
P形ピエゾ抵抗105が埋め込まれており、拡散電極1
16および117がこのピエゾ抵抗105とシリコン酸
化膜111上の金属電極119とを接続している。ピエ
ゾ抵抗105の埋め込みは、例えばボロンを高エネルギ
ーをもって基板深くイオン注入することによって行なう
、あるいは基板表面に拡散抵抗を形成した後さらにエピ
タキシャル層を形成させて埋め込む等の方法により行な
うことができる。これらはバッチ処理で行なわれた後、
同じ基板に作り込まれる検出回路も含めて4〜5mm角
の多数のチップに分割される。
【0010】図示しないが固定部104表面部にもピエ
ゾ抵抗が形成されて、片持ち梁102に形成された抵抗
105とブリッジを構成するようになっている。
【0011】この半導体加速度センサによれば、加速度
が印加されると片持ち梁102がたわんでその応力によ
りピエゾ抵抗105の抵抗値が変化し、従来例と同様に
加速度を検出することができる。このときの片持ち梁1
02の厚さ方向の応力分布を図2に破線(a)で示す。 応力分布は厚さ方向に線形で梁の表面と裏面ではその極
性が逆になる。
【0012】一方、温度が例えば100℃変化した場合
のシリコン/シリコン酸化膜(Si/SiO2 )のバ
イメタル効果による片持ち梁102の厚さ方向応力分布
の計算結果を図2に実線(b)で示す。応力はシリコン
/シリコン酸化膜の界面では極めて大きく、界面を離れ
ると急激に減少する。
【0013】図2から界面から梁厚の1/8程度離れる
と(a)のレベルと同じになることがわかる。また感度
の面からはピエゾ抵抗105の埋め込み深さは基板表面
から梁厚の1/4以下が望ましく、梁の厚さが10μm
のとき埋め込み深さは2μm程度がよい。このようにこ
の半導体加速度センサはシリコン基板101の表面すな
わち前記界面から間隔を設けてピエゾ抵抗105を形成
してあるから界面における過大な応力を受けない。従っ
てオフセットを温度補償可能なレベルまで低下する。
【0014】固定部104に形成するピエゾ抵抗も片持
ち梁102に形成されるピエゾ抵抗105と同様にシリ
コン酸化膜111と接する表面から間隔を設けて形成す
ればオフセットの低減がさらに促進される。
【0015】図3には他の実施例を示す。これは図1の
実施例の埋め込み抵抗部を電界効果トランジスタとした
ものである。前実施例と同一部分には同一番号を付して
説明すると、片持ち梁102の表面から間隔をおいてピ
エゾ抵抗105が埋め込まれており、拡散電極116、
117がこのピエゾ抵抗105とシリコン酸化膜111
上の金属電極119とを接続している。このように基板
101内に埋め込まれたピエゾ抵抗105とシリコン酸
化膜111との間の前記間隔を形成する部分をn+ 層
120としてある。
【0016】これにより、拡散電極116と117がソ
ースおよびドレインとなりピエゾ抵抗105が埋め込み
チャンネルに、n+ 層120がトップゲートとなった
接合ゲート形電界効果トランジスタ(JFET)が形成
される。従ってピエゾ抵抗105とn+ 層120間の
pn接合を逆バイアスすることによりチャンネルの厚さ
が制御される。
【0017】すなわち、この実施例によればゲート電圧
によりチャンネルのシート抵抗を変えることができるの
で、ピエゾ抵抗105の抵抗係数、換言すれば加速度セ
ンサとしての感度を調節することができるという利点が
ある。
【0018】なお、実施例はいずれも片持ち梁構造で説
明したがこれに限定されることなく両持ち梁や錘部の4
辺支持梁タイプなどにも適用される。
【0019】
【発明の効果】本発明の加速度センサによれば、梁に形
成する抵抗を絶縁膜との界面から間隔を設けて埋め込ん
だので、バイメタル効果により生ずる過大な応力を免れ
、温度依存性オフセットが大幅に低減し、広い温度範囲
でオフセットが補償可能なレベルになるため、広い範囲
で信頼性高く動作するという効果が得られる。
【0020】さらには上記間隔を設けた領域にゲート機
能を持たせたときには接合形電界効果トランジスタが形
成されるので、抵抗係数を変化させ加速度センサとして
の感度を調節することが可能となる利点がある。
【図面の簡単な説明】
【図1】本発明の実施例を示す図である。
【図2】梁における応力分布を示す図である。
【図3】他の実施例を示す図である。
【図4】従来例を示す図である。
【図5】図4のX−X部平面図である。
【符号の説明】
101  シリコン基板 102  片持ち梁 103  錘部 104  固定部 105  ピエゾ抵抗 110  溝 111  シリコン酸化膜 116、117  拡散電極 119  金属電極 120  n+ 層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】表面に絶縁膜が形成された単結晶半導体基
    板が錘部、固定部および前記錘部を固定部に接続支持す
    る梁とに区画され、該梁の表面部の単結晶半導体基板内
    には前記絶縁膜との界面から間隔を設けて抵抗が埋め込
    み形成され、該抵抗の端部には外部電極と接続される拡
    散電極が形成されて、加速度が印加されたとき前記梁が
    たわんでその応力に基づく前記抵抗の抵抗値変化から加
    速度の大きさを検知するようにしたことを特徴とする半
    導体加速度センサ。
  2. 【請求項2】前記単結晶半導体基板がシリコン基板であ
    り、絶縁膜がシリコン酸化膜であって、前記抵抗は界面
    から梁厚の1/4以下の深さに形成されたP形ピエゾ抵
    抗であることを特徴とする請求項1記載の半導体加速度
    センサ。
  3. 【請求項3】前記絶縁膜と抵抗に挟まれた領域をn+ 
    層として、前記拡散電極をソース、およびドレインとし
    、抵抗がチャンネル、前記n+ 層がトップゲートとな
    る接合ゲート形電界効果トランジスタを形成したことを
    特徴とする請求項2記載の半導体加速度センサ。
JP7466891A 1991-03-14 1991-03-14 半導体加速度センサ Expired - Fee Related JP3070118B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7466891A JP3070118B2 (ja) 1991-03-14 1991-03-14 半導体加速度センサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7466891A JP3070118B2 (ja) 1991-03-14 1991-03-14 半導体加速度センサ

Publications (2)

Publication Number Publication Date
JPH04286166A true JPH04286166A (ja) 1992-10-12
JP3070118B2 JP3070118B2 (ja) 2000-07-24

Family

ID=13553846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7466891A Expired - Fee Related JP3070118B2 (ja) 1991-03-14 1991-03-14 半導体加速度センサ

Country Status (1)

Country Link
JP (1) JP3070118B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014088020A1 (ja) * 2012-12-06 2014-06-12 株式会社村田製作所 ピエゾ抵抗型memsセンサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014088020A1 (ja) * 2012-12-06 2014-06-12 株式会社村田製作所 ピエゾ抵抗型memsセンサ
CN104919293A (zh) * 2012-12-06 2015-09-16 株式会社村田制作所 压阻式mems传感器
JPWO2014088020A1 (ja) * 2012-12-06 2017-01-05 株式会社村田製作所 ピエゾ抵抗型memsセンサ

Also Published As

Publication number Publication date
JP3070118B2 (ja) 2000-07-24

Similar Documents

Publication Publication Date Title
US5589810A (en) Semiconductor pressure sensor and related methodology with polysilicon diaphragm and single-crystal gage elements
JP2560140B2 (ja) 半導体装置
JPS60158675A (ja) ダイヤフラムセンサ
US20150008544A1 (en) Physical quantity sensor
JPH0567073B2 (ja)
US5172205A (en) Piezoresistive semiconductor device suitable for use in a pressure sensor
JP2816635B2 (ja) 半導体圧力センサ
US11643324B2 (en) MEMS sensor
JPH1090298A (ja) 光学半導体素子およびその製造方法
JPH04286166A (ja) 半導体加速度センサ
JP2871064B2 (ja) 半導体圧力センサ
JPS63237482A (ja) 半導体圧力センサの製造方法
JP2748077B2 (ja) 圧力センサ
JP4179070B2 (ja) 半導体加速度センサおよびその製造方法
JPH1144705A (ja) 半導体加速度センサおよびその製造方法
JPH0337534A (ja) 半導体歪検出装置
JPS6176961A (ja) 半導体加速度センサ
JP3405222B2 (ja) 半導体加速度センサ素子及びその製造方法
JPH03208375A (ja) 半導体圧力センサ
JPH0234971A (ja) 半導体圧力センサ
JPH01162159A (ja) 半導体加速度センサ
JPH0821774A (ja) 半導体圧力センサ及びその製造方法
JPH11195793A (ja) 半導体歪みセンサ
JPH04130277A (ja) 半導体加速度センサ
JPS61114139A (ja) 差圧センサ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080526

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees