JPH04286140A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04286140A JPH04286140A JP5005591A JP5005591A JPH04286140A JP H04286140 A JPH04286140 A JP H04286140A JP 5005591 A JP5005591 A JP 5005591A JP 5005591 A JP5005591 A JP 5005591A JP H04286140 A JPH04286140 A JP H04286140A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pad
- defective
- marking
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 230000002950 deficient Effects 0.000 claims abstract description 27
- 239000000523 sample Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000005611 electricity Effects 0.000 claims description 4
- 239000011777 magnesium Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052749 magnesium Inorganic materials 0.000 abstract description 2
- 239000003550 marker Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、プローブテストで不良と判定されたウエ
ーハ内の不良チップに対するマーキングの方法に関する
。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing semiconductor devices, and more particularly to a method for marking defective chips in a wafer that are determined to be defective in a probe test.
【0002】半導体装置の製造では、ウエーハに複数チ
ップの回路を組み込み、スクライビングにより個々のチ
ップを切り出している。切り出したチップの中に不良の
ものが含まれる場合があるので、通常は、スクライビン
グの前にプローブテストを行い更にそこで不良と判定さ
れたウエーハ内の不良チップにマーキングを行って、ス
クライビング後のチップ選別を容易にしている。In manufacturing semiconductor devices, a plurality of chip circuits are assembled on a wafer, and individual chips are cut out by scribing. Since there may be some defective chips among the chips cut out, normally a probe test is performed before scribing, and the defective chips in the wafer that are determined to be defective are marked. Makes selection easy.
【0003】0003
【従来の技術】上記ウエーハ内の不良チップに対するマ
ーキングは、従来、次の方法によっていた。2. Description of the Related Art Conventionally, defective chips within a wafer have been marked using the following method.
【0004】1)ウエーハ内の各チップ上にスクラッチ
パッドを設け、スクラッチマーカーにより不良チップの
スクラッチパッドに傷を付ける。
2)インクマーカーにより不良チップのほぼ中央にイン
クを付ける。1) A scratch pad is provided on each chip within a wafer, and a scratch marker is used to scratch the scratch pad of a defective chip. 2) Apply ink approximately in the center of the defective chip using an ink marker.
【0005】[0005]
【発明が解決しようとする課題】しかしながらこれらの
マーキング方法は、上記スクラッチマーカーやインクマ
ーカーを用いてプローブテストとは別の工程で行われる
ため、多大の工数を必要とし、然も、プローブテストと
マーキングの間でウエーハの個別管理を的確に行う必要
があり、工数面でも管理面でも問題が多い。また、スク
ラッチマーカーを用いる場合は、マークとして付けた傷
が自動認識装置により容易に読み取れない問題もある。[Problems to be Solved by the Invention] However, these marking methods require a large number of man-hours because they are performed in a separate process from the probe test using the scratch marker or ink marker mentioned above. It is necessary to accurately manage each wafer between markings, which poses many problems in terms of both man-hours and management. Further, when using a scratch marker, there is a problem that the scratches made as marks cannot be easily read by an automatic recognition device.
【0006】そこで本発明は、ウエーハ内の不良チップ
に対するマーキングをプローブテストにおいて行い得て
、然もそのマークが容易に認識し得るものとなるように
するマーキング方法の提供を目的とする。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a marking method that enables marking of defective chips in a wafer in a probe test, and also allows the marks to be easily recognized.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するため
に、本発明のマーキング方法は、ウエーハ内の各チップ
上に回路とは分離され通電により変色する標識パッドを
設け、プローブテストにおいて、不良と判定されたチッ
プの前記標識パッドを通電により変色させて、不良チッ
プに対するマーキングを行うことを特徴としている。[Means for Solving the Problems] In order to achieve the above object, the marking method of the present invention provides marking pads on each chip in a wafer that are separated from circuits and change color when energized. The marking pad of the chip determined to be defective is changed in color by applying electricity to mark the defective chip.
【0008】[0008]
【作用】この構成によれば、不良チップに対するマーキ
ングはプローブテストにおいて行われ、然も、変色した
標識パッドが不良チップのマークとなるので、そのマー
クは容易に認識し得るものである。According to this structure, marking of a defective chip is performed in a probe test, and since the discolored marking pad serves as a mark of a defective chip, the mark can be easily recognized.
【0009】[0009]
【実施例】以下本発明の実施例について図1〜図3を用
いて説明する。図1及び図2は第1及び第2実施例を説
明するためのチップの部分平面図であり、図3は第3実
施例を説明するためのチップ平面図である。Embodiments Examples of the present invention will be described below with reference to FIGS. 1 to 3. 1 and 2 are partial plan views of a chip for explaining the first and second embodiments, and FIG. 3 is a plan view of the chip for explaining the third embodiment.
【0010】図1または図2において、1はチップ、2
は回路に接続されたパッド、3は回路とは分離されたパ
ッド、4は標識パッド、5はプローブ針、である。図1
の第1実施例と図2の第2実施例との相違点は標識パッ
ド4の配置であり、第1実施例では標識パッド4がパッ
ド2及び3の並びより内側に位置し、第2実施例では標
識パッド4がパッド2及び3と同列に位置する。In FIG. 1 or 2, 1 is a chip, 2
3 is a pad connected to the circuit, 3 is a pad separated from the circuit, 4 is a label pad, and 5 is a probe needle. Figure 1
The difference between the first embodiment and the second embodiment shown in FIG. In the example, marker pad 4 is located in the same row as pads 2 and 3.
【0011】標識パッド4は、通電により変色する材料
例えばマグネシウム(Mg)などからなり、チップ1の
接地線とパッド3とを結ぶ配線の中間に介在して、パッ
ド3に電圧または電流を印加することにより変色するも
のである。材料がMgの場合は白色から黒色に変色する
。The indicator pad 4 is made of a material such as magnesium (Mg) that changes color when energized, and is interposed between the wiring connecting the ground line of the chip 1 and the pad 3 to apply voltage or current to the pad 3. This causes discoloration. When the material is Mg, the color changes from white to black.
【0012】プーロブテストは、ブローブ針5をパッド
2及び3に触針させ、チップ1の良否判定をパッド2に
触針させたプローブ針5からの通電によって行う。そし
て、チップ1が不良と判定された際には、プローブ針5
の中のパッド3に触針させたプローブ針5aから電圧ま
たは電流を印加して標識パッド4を変色させて、不良チ
ップに対するマーキングを行う。変色した標識パッド4
が不良チップのマークとなる。In the probe test, the probe needle 5 is brought into contact with the pads 2 and 3, and the quality of the chip 1 is determined by applying current from the probe needle 5 which is brought into contact with the pad 2. When the chip 1 is determined to be defective, the probe needle 5
A voltage or current is applied from the probe needle 5a touching the pad 3 in the marking pad 4 to change color, thereby marking a defective chip. Discolored sign pad 4
marks a defective chip.
【0013】従って、従来プローブテストとは別工程で
行っていた上記マーキングがプローブテストにおいて行
われ、先に述べた工数面や管理面の問題が解決される。
そして、そのマークは変色した標識パッド4であること
から自動認識装置により容易に読み取ることができる。[0013] Therefore, the above-mentioned marking, which was conventionally performed in a separate process from the probe test, is performed in the probe test, and the above-mentioned problems in terms of man-hours and management are solved. Since the mark is a discolored marking pad 4, it can be easily read by an automatic recognition device.
【0014】ところで、プローブテストではチップの良
否判定のために2回以上の測定を行うことがある。図3
の第3実施例はその測定が2回の場合を示す。即ち、上
記標識パッド4と同様な2個の標識パッド4a及び4b
を設け、それに伴い上記パッド3と同様な2個のパッド
3a及び3bを設ける。By the way, in the probe test, measurements may be performed two or more times to determine the quality of the chip. Figure 3
The third embodiment shows a case where the measurement is performed twice. That is, two marker pads 4a and 4b similar to the marker pad 4 described above.
, and two pads 3a and 3b similar to the pad 3 described above are provided accordingly.
【0015】そして、1回目の測定で不良と判定された
際には、プローブ針5の中のパッド3aに触針させたプ
ローブ針5aからの通電により標識パッド4aを変色さ
せ、2回目の測定で不良と判定された際には、プローブ
針5の中のパッド3bに触針させたプローブ針5bから
の通電により標識パッド4bを変色させる。When the first measurement is determined to be defective, the marking pad 4a is changed in color by applying electricity from the probe needle 5a touching the pad 3a in the probe needle 5, and the second measurement is performed. When it is determined that the marking pad 4b is defective, the marking pad 4b is changed in color by applying electricity from the probe needle 5b that touches the pad 3b in the probe needle 5.
【0016】このように、プローブテストで2回以上の
測定を行う場合、標識パッド4と同様な標識パッドを測
定回数と同数以上に設けることにより、プローブテスト
において測定毎の不良に対するマーキングを行うことが
できる。[0016] In this way, when measurements are made twice or more in a probe test, marking pads similar to the marking pad 4 are provided for a number equal to or more than the number of measurements, thereby marking defects for each measurement in the probe test. Can be done.
【0017】[0017]
【発明の効果】以上説明したように本発明によれば、プ
ローブテストで不良と判定されたウエーハ内の不良チッ
プに対するマーキングの方法に関し、そのマーキングを
プローブテストにおいて行い得て、然もそのマークが容
易に認識し得るものとなるようにするマーキング方法が
提供されて、当該マーキングに関する従来の工数面及び
管理面の難点を解消可能にさせる効果がある。As explained above, according to the present invention, regarding a method for marking defective chips in a wafer determined to be defective in a probe test, the marking can be performed in the probe test, and the marks can be A marking method is provided that makes the marking easy to recognize, and has the effect of overcoming the conventional man-hour and management difficulties associated with the marking.
【図1】 第1実施例を説明するためのチップの部分
平面図である。FIG. 1 is a partial plan view of a chip for explaining a first embodiment.
【図2】 第2実施例を説明するためのチップの部分
平面図である。FIG. 2 is a partial plan view of a chip for explaining a second embodiment.
【図3】 第3実施例を説明するためのチップ平面図
である。FIG. 3 is a chip plan view for explaining a third embodiment.
1 チップ
2 回路に接続されたパッド
3,3a,3b 回路とは分離されたパッド4,4a
,4b 標識パッド
5 プローブ針1 Chip 2 Pads 3, 3a, 3b connected to the circuit Pads 4, 4a separated from the circuit
, 4b Marking pad 5 Probe needle
Claims (1)
路とは分離され通電により変色する標識パッド(4)
を設け、プローブテストにおいて、不良と判定されたチ
ップ(1) の前記標識パッド(4)を通電により変色
させて、不良チップに対するマーキングを行うことを特
徴とする半導体装置の製造方法。[Claim 1] On each chip (1) in the wafer, there is a marking pad (4) that is separated from the circuit and changes color when energized.
A method for manufacturing a semiconductor device, characterized in that the marking pad (4) of a chip (1) determined to be defective in a probe test is discolored by applying electricity to mark the defective chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5005591A JPH04286140A (en) | 1991-03-15 | 1991-03-15 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5005591A JPH04286140A (en) | 1991-03-15 | 1991-03-15 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04286140A true JPH04286140A (en) | 1992-10-12 |
Family
ID=12848315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5005591A Withdrawn JPH04286140A (en) | 1991-03-15 | 1991-03-15 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04286140A (en) |
-
1991
- 1991-03-15 JP JP5005591A patent/JPH04286140A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4914601A (en) | Method for profiling wafers and for locating dies thereon | |
JPH04286140A (en) | Manufacture of semiconductor device | |
JP2595962B2 (en) | Semiconductor device | |
JP2952882B2 (en) | IC wafer and IC pass / fail identification method | |
US4572886A (en) | Optical method for integrated circuit bar identification | |
JPS6024031A (en) | Semiconductor wafer prober | |
JPH04106960A (en) | Ic chip | |
JPS6184029A (en) | Semiconductor inspecting device | |
JPS6247142A (en) | Marking method for semiconductor device | |
JP2002083784A (en) | Manufacturing method for semiconductor device | |
JP2000091275A (en) | Manufacture of semiconductor element | |
JPH0715927B2 (en) | Probe device | |
JPS61100942A (en) | Discrimination of substandard chip | |
JPS58169924A (en) | Test device for ic wafer | |
JPS6164137A (en) | Semiconductor device | |
JPS6313341A (en) | Semiconductor integrated circuit and test method thereof | |
JPH0316111A (en) | Semiconductor wafer and manufacture thereof and method of selection of semiconductor chip | |
JPS6018928A (en) | Semiconductor device | |
JPH0831431B2 (en) | Inspection methods | |
JPS61144838A (en) | Semiconductor device and analysis for defectiveness thereof | |
JPS6185837A (en) | Chip separating device | |
JPH01194331A (en) | Die-bonding with marking | |
JPH0621242Y2 (en) | Integrated circuit test equipment | |
JPH0287540A (en) | Inspection of semiconductor wafer | |
JPH0831505B2 (en) | Circuit type recognition method for semiconductor chips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |