JPH04284657A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04284657A JPH04284657A JP4935891A JP4935891A JPH04284657A JP H04284657 A JPH04284657 A JP H04284657A JP 4935891 A JP4935891 A JP 4935891A JP 4935891 A JP4935891 A JP 4935891A JP H04284657 A JPH04284657 A JP H04284657A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solder
- external terminals
- motherboard
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 229910000679 solder Inorganic materials 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract description 6
- 238000005476 soldering Methods 0.000 abstract description 5
- 230000002950 deficient Effects 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009193 crawling Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- -1 fluororesin Polymers 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、例えばＰＧＡ（ピン
グリッドアレー）形半導体装置などの面実装形の半導体
装置に関するものである。
グリッドアレー）形半導体装置などの面実装形の半導体
装置に関するものである。
【０００２】
【従来の技術】図４は従来のＰＧＡ形の半導体装置の一
例を示す側面図である。図において、２はＱＦＰ（クア
ッドフラットパッケージ）、３はＱＦＰ２が取り付けら
れている基板、４は基板３の下部に格子状に配置されて
いる外部端子であり、これらＱＦＰ２，基板３及び外部
端子４により、半導体装置１が構成されている。このよ
うな半導体装置１は、図５に示すように、はんだ５によ
りマザーボード６上に実装されることになる。
例を示す側面図である。図において、２はＱＦＰ（クア
ッドフラットパッケージ）、３はＱＦＰ２が取り付けら
れている基板、４は基板３の下部に格子状に配置されて
いる外部端子であり、これらＱＦＰ２，基板３及び外部
端子４により、半導体装置１が構成されている。このよ
うな半導体装置１は、図５に示すように、はんだ５によ
りマザーボード６上に実装されることになる。
【０００３】上記のように構成された従来の半導体装置
１においては、外部端子４に対応する導体（図示せず）
が基板３上に予め配置されており、この導体にＱＦＰ２
の端子をはんだ付けすることにより、ＱＦＰ２の端子と
外部端子４とが接続されている。そして、半導体装置１
をマザーボード６上に実装することにより、ＱＦＰ２が
基板３を介してマザーボード６に実装される。また、半
導体装置１をマザーボード６に取り付けるには、マザー
ボード６にクリーム状のはんだ５を塗布した後、半導体
装置１をマザーボード６上に搭載し、さらに赤外線や熱
風等によって加熱してはんだ５を溶融させ、これにより
はんだ付けを行う。
１においては、外部端子４に対応する導体（図示せず）
が基板３上に予め配置されており、この導体にＱＦＰ２
の端子をはんだ付けすることにより、ＱＦＰ２の端子と
外部端子４とが接続されている。そして、半導体装置１
をマザーボード６上に実装することにより、ＱＦＰ２が
基板３を介してマザーボード６に実装される。また、半
導体装置１をマザーボード６に取り付けるには、マザー
ボード６にクリーム状のはんだ５を塗布した後、半導体
装置１をマザーボード６上に搭載し、さらに赤外線や熱
風等によって加熱してはんだ５を溶融させ、これにより
はんだ付けを行う。
【０００４】
【発明が解決しようとする課題】上記のように構成され
た従来の半導体装置１においては、マザーボード６への
実装時にはんだ５を溶融させると、はんだ５が外部端子
４に沿ってはい上がることがあり、その結果、外部端子
４とマザーボード６との間のはんだ５が不足して接合強
度が低下したり、外部端子４とマザーボード６との間に
隙間、いわゆるオープンが発生して接触不良が生じたり
するという問題点があった。
た従来の半導体装置１においては、マザーボード６への
実装時にはんだ５を溶融させると、はんだ５が外部端子
４に沿ってはい上がることがあり、その結果、外部端子
４とマザーボード６との間のはんだ５が不足して接合強
度が低下したり、外部端子４とマザーボード６との間に
隙間、いわゆるオープンが発生して接触不良が生じたり
するという問題点があった。
【０００５】この発明は、上記のような問題点を解決す
ることを課題としてなされたものであり、基板やマザー
ボードへの接合強度を十分に保ち、かつ接触不良を防止
して、信頼性を向上させることができる半導体装置を得
ることを目的とする。
ることを課題としてなされたものであり、基板やマザー
ボードへの接合強度を十分に保ち、かつ接触不良を防止
して、信頼性を向上させることができる半導体装置を得
ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置は、外部端子に表面処理を施すことにより、外部端子
の先端部に他の部分よりもはんだが付着しやすくしたも
のである。
置は、外部端子に表面処理を施すことにより、外部端子
の先端部に他の部分よりもはんだが付着しやすくしたも
のである。
【０００７】
【作用】この発明においては、外部端子の先端部にはん
だが付着しやすくすることにより、溶融したはんだが外
部端子に沿ってはい上がるのを防止し、これによりはん
だの不足やオープンの発生を防止する。
だが付着しやすくすることにより、溶融したはんだが外
部端子に沿ってはい上がるのを防止し、これによりはん
だの不足やオープンの発生を防止する。
【０００８】
【実施例】以下、この発明の実施例を図について説明す
る。図１はこの発明の一実施例によるＰＧＡ形の半導体
装置を示す側面図、図２は図１の半導体装置をマザーボ
ード６に実装した状態を示す側面図であり、図４及び図
５と同一又は相当部分には同一符号を付し、その説明を
省略する。図において、１１は基板３に格子状に設けら
れた外部端子であり、この外部端子１１は、先端部１１
ａを除いた他の部分１１ｂに、表面処理としてコーティ
ング（図中斜線部分）が施されている。このコーティン
グには、はんだ５が付着（浸透）しにくい材料であり、
かつはんだ付け時の熱などのストレスに耐え得る材料、
例えばエチレン樹脂，シリコン樹脂，フッ素樹脂又はエ
ポキシ樹脂などが使用されている。
る。図１はこの発明の一実施例によるＰＧＡ形の半導体
装置を示す側面図、図２は図１の半導体装置をマザーボ
ード６に実装した状態を示す側面図であり、図４及び図
５と同一又は相当部分には同一符号を付し、その説明を
省略する。図において、１１は基板３に格子状に設けら
れた外部端子であり、この外部端子１１は、先端部１１
ａを除いた他の部分１１ｂに、表面処理としてコーティ
ング（図中斜線部分）が施されている。このコーティン
グには、はんだ５が付着（浸透）しにくい材料であり、
かつはんだ付け時の熱などのストレスに耐え得る材料、
例えばエチレン樹脂，シリコン樹脂，フッ素樹脂又はエ
ポキシ樹脂などが使用されている。
【０００９】このような半導体装置においては、外部端
子１１の他の部分１１ｂにコーティングを施したので、
溶融したはんだ５は先端部１１ａのみに付着し、外部端
子１１に沿ってはい上がることはない。従って、接合部
でのはんだ５の不足やオープンの発生が防止され、半導
体装置の信頼性が向上する。また、通常、上記のような
半導体装置では、はんだ１１が付着しやすくなるように
、外部端子１１の全体にはんだ材などのごく薄いめっき
が施されており、この場合、先端部１１ａと他の部分１
１ｂとの間の差がより大きくなるので、より確実にはん
だ５を先端部１１ａのみに付着させることができる。
子１１の他の部分１１ｂにコーティングを施したので、
溶融したはんだ５は先端部１１ａのみに付着し、外部端
子１１に沿ってはい上がることはない。従って、接合部
でのはんだ５の不足やオープンの発生が防止され、半導
体装置の信頼性が向上する。また、通常、上記のような
半導体装置では、はんだ１１が付着しやすくなるように
、外部端子１１の全体にはんだ材などのごく薄いめっき
が施されており、この場合、先端部１１ａと他の部分１
１ｂとの間の差がより大きくなるので、より確実にはん
だ５を先端部１１ａのみに付着させることができる。
【００１０】次に、図３はこの発明の他の実施例による
半導体装置を示す側面図であり、図において２１は基板
３に格子状に設けられた外部端子であり、この外部端子
２１は、先端部２１ａのみに、はんだ５が付着しやすく
、かつはんだ付け時のストレスに耐え得る材料、例えば
はんだ５と同じ材料（例えば、すず６０％，鉛４０％）
や金などによるめっき（図中斜線部分）が表面処理とし
て施されている。このめっき処理は、外部端子２１の全
体に施した後、先端部２１ａの他の部分２１ｂからめっ
きを除去することにより行っても、また無処理の外部端
子２１の先端部２１ａのみにめっきを施すことにより行
ってもよい。このような半導体装置においても、溶融し
たはんだ５は先端部２１ａのみに付着し、上記実施例と
同様の効果が得られる。
半導体装置を示す側面図であり、図において２１は基板
３に格子状に設けられた外部端子であり、この外部端子
２１は、先端部２１ａのみに、はんだ５が付着しやすく
、かつはんだ付け時のストレスに耐え得る材料、例えば
はんだ５と同じ材料（例えば、すず６０％，鉛４０％）
や金などによるめっき（図中斜線部分）が表面処理とし
て施されている。このめっき処理は、外部端子２１の全
体に施した後、先端部２１ａの他の部分２１ｂからめっ
きを除去することにより行っても、また無処理の外部端
子２１の先端部２１ａのみにめっきを施すことにより行
ってもよい。このような半導体装置においても、溶融し
たはんだ５は先端部２１ａのみに付着し、上記実施例と
同様の効果が得られる。
【００１１】なお、上記各実施例ではＱＦＰ２，基板３
及び外部端子１１，２１からなる半導体装置を示したが
、ＱＦＰ２自身の外部端子にもこの発明は適用でき、Ｑ
ＦＰ２を基板３にはんだ付けする際に同様の効果が得ら
れる。また、上記実施例では半導体装置としてＰＧＡ形
のものを示したが、面実装形の半導体装置であれば、ピ
ン配列等の異なるものにもこの発明は適用できる。
及び外部端子１１，２１からなる半導体装置を示したが
、ＱＦＰ２自身の外部端子にもこの発明は適用でき、Ｑ
ＦＰ２を基板３にはんだ付けする際に同様の効果が得ら
れる。また、上記実施例では半導体装置としてＰＧＡ形
のものを示したが、面実装形の半導体装置であれば、ピ
ン配列等の異なるものにもこの発明は適用できる。
【００１２】
【発明の効果】以上説明したように、この発明の半導体
装置は、外部端子に表面処理を施すことにより、外部端
子の先端部に他の部分よりもはんだが付着しやすくした
ので、溶融したはんだが外部端子に沿ってはい上がるの
が防止され、これによりはんだの不足やオープンの発生
を防止することができ、基板やマザーボードへの接合強
度を十分に保ち、接触不良を防止して、信頼性を向上さ
せることができるという効果を奏する。
装置は、外部端子に表面処理を施すことにより、外部端
子の先端部に他の部分よりもはんだが付着しやすくした
ので、溶融したはんだが外部端子に沿ってはい上がるの
が防止され、これによりはんだの不足やオープンの発生
を防止することができ、基板やマザーボードへの接合強
度を十分に保ち、接触不良を防止して、信頼性を向上さ
せることができるという効果を奏する。
【図１】この発明の一実施例による半導体装置を示す側
面図である。
面図である。
【図２】図１の半導体装置をマザーボードに取り付けた
状態を示す側面図である。
状態を示す側面図である。
【図３】この発明の他の実施例による半導体装置を示す
側面図である。
側面図である。
【図４】従来の半導体装置の一例を示す側面図である。
【図５】図４の半導体装置をマザーボードに取り付けた
状態を示す側面図である。
状態を示す側面図である。
５ はんだ
１１ 外部端子
１１ａ 先端部
１１ｂ 他の部分
２１ 外部端子
２１ａ 先端部
Claims (1)
- 【請求項１】 複数本の外部端子を有する面実装形の
半導体装置において、前記外部端子の先端部に他の部分
よりもはんだが付着しやすくなるように、前記外部端子
に表面処理が施されていることを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4935891A JPH04284657A (ja) | 1991-03-14 | 1991-03-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4935891A JPH04284657A (ja) | 1991-03-14 | 1991-03-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04284657A true JPH04284657A (ja) | 1992-10-09 |
Family
ID=12828796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4935891A Pending JPH04284657A (ja) | 1991-03-14 | 1991-03-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04284657A (ja) |
-
1991
- 1991-03-14 JP JP4935891A patent/JPH04284657A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08236654A (ja) | チップキャリアとその製造方法 | |
| JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
| JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
| JPH04192596A (ja) | 電子部品の表面実装構造 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JPH08321671A (ja) | バンプ電極の構造およびその製造方法 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JPH04284657A (ja) | 半導体装置 | |
| EP0616367A1 (en) | Lead structure and lead connecting method for semiconductor device | |
| KR100233864B1 (ko) | 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JPS58134454A (ja) | リ−ドボンデイング構造 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JPH0613523A (ja) | 半導体電子部品 | |
| JPH0142353Y2 (ja) | ||
| JP2603100B2 (ja) | 電子部品塔載用基板の製造方法 | |
| JPH05343593A (ja) | 接続端子 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JPH0590984U (ja) | 印刷回路基板 | |
| JPH03201554A (ja) | 基板実装用の電子部品 | |
| JPH05347473A (ja) | 配線基板 | |
| JPH04326747A (ja) | 部品実装方法 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPH0536300Y2 (ja) | ||
| JPH088352A (ja) | 半導体装置および半導体実装基板の製造方法 |