JPH04284556A - Microcomputer - Google Patents

Microcomputer

Info

Publication number
JPH04284556A
JPH04284556A JP3074656A JP7465691A JPH04284556A JP H04284556 A JPH04284556 A JP H04284556A JP 3074656 A JP3074656 A JP 3074656A JP 7465691 A JP7465691 A JP 7465691A JP H04284556 A JPH04284556 A JP H04284556A
Authority
JP
Japan
Prior art keywords
rom
data
contents
bits
outputted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3074656A
Other languages
Japanese (ja)
Inventor
Yasuhiro Minamide
南出 靖宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3074656A priority Critical patent/JPH04284556A/en
Publication of JPH04284556A publication Critical patent/JPH04284556A/en
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)
  • Microcomputers (AREA)
  • Read Only Memory (AREA)

Abstract

PURPOSE:To hold the secret of contents in a memory by outputting data read out of the memory while arbitrarily exchanging the bits of the data so that the third personnot knowing which bit is exchanged can not know the correct data. CONSTITUTION:Under the control of a CPU 1, the content output start address of a ROM 3 is set to a program counter 4, and this address is outputted from the counter 4 to the ROM 3. A ROM data corresponding to this address is outputted from the ROM 3 to a data bus 6 and inputted to a bit switching circuit 7. At the circuit 7, the bits are exchanged, and the result is outputted to an input/output port 5. Afterwards, the counter 4 increases or decreases the contents, the data in the ROM 3 are successively outputted to the circuit 7 and at the circuit 7, the inputted data in the ROM 3 are successively outputted to the input/output port 5 while exchanging the bits.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明はROMを内臓したマイ
クロコンピュータに関し、特にROM内容の秘密保持に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer with a built-in ROM, and more particularly to keeping the contents of the ROM confidential.

【0002】0002

【従来の技術】図2は従来のワンチップマイクロコンピ
ュータの構成を示すブロック図である。図2において、
1はデータ処理に必要な演算及び制御を行うCPU(中
央処理装置)、2はデータ処理に必要なデータを一時的
に記憶するRAM、3はCPU1が動作を行うための必
要なデータを記憶したROM、4はRAM2とROM3
のアドレスを指定するプログラムカウンタ、5はデータ
の入出力を行う入出力ポート、6は上記各構成要素を接
続するデータバスである。
2. Description of the Related Art FIG. 2 is a block diagram showing the structure of a conventional one-chip microcomputer. In Figure 2,
1 is a CPU (central processing unit) that performs calculations and controls necessary for data processing, 2 is a RAM that temporarily stores data necessary for data processing, and 3 stores data necessary for CPU 1 to operate. ROM, 4 is RAM2 and ROM3
5 is an input/output port for inputting and outputting data, and 6 is a data bus connecting each of the above components.

【0003】次に動作について説明する。ROM3の内
容(データ)をチェックするために、CPU1がROM
3の内容を入出力ポート5から出力する時、まず、プロ
グラムカウンタ4にROM3の内容出力開始アドレスが
セットされ、プログラムカウンタ4からROM3にこの
アドレスが出力される。ROM3からはこのアドレスに
対応したROMデータがデータバス6に出力され、デー
タバス6を経由して入出力ポート5からROMデータが
出力される。その後プログラムカウンタ4は、その内容
をインクリメントまたはデクリメントし、ROM3にア
ドレスを出力する。したがって、CPU1は、そのアド
レスに対応するROM3の内容を順次入出力ポート5か
ら出力する。
Next, the operation will be explained. In order to check the contents (data) of ROM3, CPU1
When outputting the contents of ROM 3 from the input/output port 5, first, the contents output start address of the ROM 3 is set in the program counter 4, and this address is output from the program counter 4 to the ROM 3. ROM data corresponding to this address is output from the ROM 3 to the data bus 6, and ROM data is output from the input/output port 5 via the data bus 6. Thereafter, the program counter 4 increments or decrements its contents and outputs the address to the ROM 3. Therefore, the CPU 1 sequentially outputs the contents of the ROM 3 corresponding to the address from the input/output port 5.

【0004】0004

【発明が解決しようとする課題】従来のワンチップマイ
クロコンピュータは以上のように構成されているので、
ROMの内容がそのまま入出力ポートから読み出され、
これにより第三者が容易にROMの内容を知ることがで
きるという秘密保持上の問題点があった。
[Problem to be solved by the invention] Since the conventional one-chip microcomputer is configured as described above,
The contents of the ROM are read directly from the input/output port,
This poses a problem in terms of confidentiality in that a third party can easily learn the contents of the ROM.

【0005】この発明は上記のような問題点を解決する
ためになされたもので、メモリの内容を読み出しても第
三者には容易に知ることができないワンチップマイクロ
コンピュータを提供することを目的とする。
[0005] This invention was made in order to solve the above-mentioned problems, and its purpose is to provide a one-chip microcomputer in which the contents of the memory cannot be easily known to a third party even if the contents are read out. shall be.

【0006】[0006]

【課題を解決するための手段】この発明に係るマイクロ
コンピュータは、中央処理装置(CPU1)により読み
出されたメモリ(ROM3)のデータのビットを任意に
入れ換えて出力するビット切換回路7を備えたものであ
る。
[Means for Solving the Problems] A microcomputer according to the present invention includes a bit switching circuit 7 that arbitrarily switches and outputs bits of data read out from a memory (ROM 3) by a central processing unit (CPU 1). It is something.

【0007】[0007]

【作用】ビット切換回路7は、中央処理装置(CPU1
)により読み出されたメモリ(ROM3)のデータのビ
ットを任意に入れ換えて出力する。
[Operation] The bit switching circuit 7 is connected to the central processing unit (CPU1).
), the bits of the data read from the memory (ROM3) are arbitrarily replaced and output.

【0008】[0008]

【実施例】図1はこの発明の一実施例に係るワンチップ
マイクロコンピュータの構成を示すブロック図である。 図1において、図2に示す構成要素に対応するものには
同一の符号を付し、その説明を省略する。図1において
、7はCPU1により読み出されたROM3のデータの
ビットを任意に入れ換えて出力するビット切換回路であ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing the structure of a one-chip microcomputer according to an embodiment of the present invention. In FIG. 1, components corresponding to those shown in FIG. 2 are designated by the same reference numerals, and their explanations will be omitted. In FIG. 1, reference numeral 7 denotes a bit switching circuit that arbitrarily switches bits of data read out from the ROM 3 by the CPU 1 and outputs the same.

【0009】次にこの実施例においてROMの内容をチ
ェックするときの動作について説明する。まず、CPU
1の制御により、プログラムカウンタ4にはROM3の
内容出力開始アドレスがセットされ、プログラムカウン
タ4からROM3にこのアドレスが出力される。ROM
3からはこのアドレスに対応したROMデータがデータ
バス6に出力され、データバス6を経由してビット切換
回路7に入力される。ビット切換回路7ではビットの入
れ換えが行われ、その結果が入出力ポート5に出力され
る。その後プログラムカウンタ4はその内容をインクリ
メントまたはデクリメントし、ROM3のデータ(内容
)を順次ビット切換回路7に出力する。ビット切換回路
7では入力されたROM3のデータのビットを入れ換え
て順次入出力ポート5に出力する。
Next, the operation when checking the contents of the ROM in this embodiment will be explained. First, the CPU
1, the content output start address of the ROM 3 is set in the program counter 4, and this address is output from the program counter 4 to the ROM 3. ROM
3 outputs the ROM data corresponding to this address to the data bus 6, and inputs it to the bit switching circuit 7 via the data bus 6. Bit switching circuit 7 performs bit switching, and the result is output to input/output port 5. Thereafter, the program counter 4 increments or decrements its contents and sequentially outputs the data (contents) of the ROM 3 to the bit switching circuit 7. The bit switching circuit 7 switches the bits of the input data in the ROM 3 and sequentially outputs the data to the input/output port 5.

【0010】なお、上記実施例では、ROMのデータが
ビット切換回路に入る時データバスを経由していたが、
ROMから直接ビット切換回路に入っても良く、また、
ビット切換回路からの出力は直接入出力ポートに出力さ
れていたが、データバスを経由して出力しても良い。ビ
ット切換回路は、入れ換えるビットを選択できるように
なっていればどのような構成でもかまわない。また、入
れ換えるビットの選択方法は、アルミ配線による選択、
デプレッショントランジスタによる選択等が考えられる
が、その選択方法に制限はない。
[0010] In the above embodiment, the data in the ROM passes through the data bus when entering the bit switching circuit.
It is also possible to enter the bit switching circuit directly from the ROM, or
Although the output from the bit switching circuit was directly output to the input/output port, it may also be output via a data bus. The bit switching circuit may have any configuration as long as it can select the bit to be replaced. In addition, the selection method of the bit to be replaced is selection by aluminum wiring,
Selection using a depletion transistor may be considered, but there is no restriction on the selection method.

【0011】[0011]

【発明の効果】以上のように本発明によれば、メモリか
ら読み出されたデータのビットを任意に入れ換えて出力
するビット切換回路を設けて構成したので、ビットの入
れ換えられたメモリデータが例えば入出力ポートから出
力され、これにより、どのビットが入れ換えられている
かを知っているユ−ザ等はメモリ内容の確認を行えるが
、どのビットが入れ換えられているかを知らない第三者
は正しいヘメモリデータを知ることができないことにな
り、したがってメモリ内容の秘密保持が可能となること
いう効果が得られる。
As described above, according to the present invention, since the bit switching circuit is provided to arbitrarily switch and output the bits of data read from the memory, the memory data with the bits switched can be changed, for example. This is output from the input/output port, and users who know which bits have been swapped can check the memory contents, but third parties who do not know which bits have been swapped can check the correct address. The memory data cannot be known, so the effect is that the memory contents can be kept confidential.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の一実施例に係るワンチップマイクロ
コンピュータの構成を示すブロック図である。
FIG. 1 is a block diagram showing the configuration of a one-chip microcomputer according to an embodiment of the present invention.

【図2】従来のワンチップマイクロコンピュータの構成
を示すブロック図である。
FIG. 2 is a block diagram showing the configuration of a conventional one-chip microcomputer.

【符号の説明】[Explanation of symbols]

1  CPU(中央処理装置) 3  ROM(メモリ) 7  ビット切換回路 1 CPU (Central Processing Unit) 3 ROM (memory) 7 Bit switching circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  データ処理に必要な演算及び制御を行
う中央処理装置と、この中央処理装置が動作を行うため
の必要なデータを記憶したメモリとを備えたマイクロコ
ンピュータにおいて、上記中央処理装置により読み出さ
れた上記メモリのデータのビットを任意に入れ換えて出
力するビット切換回路を設けたことを特徴とするマイク
ロコンピュータ。
Claim 1: A microcomputer comprising a central processing unit that performs calculations and controls necessary for data processing, and a memory that stores data necessary for the central processing unit to operate, wherein the central processing unit A microcomputer comprising a bit switching circuit that arbitrarily switches bits of data read from the memory and outputs the same.
JP3074656A 1991-03-14 1991-03-14 Microcomputer Pending JPH04284556A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3074656A JPH04284556A (en) 1991-03-14 1991-03-14 Microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3074656A JPH04284556A (en) 1991-03-14 1991-03-14 Microcomputer

Publications (1)

Publication Number Publication Date
JPH04284556A true JPH04284556A (en) 1992-10-09

Family

ID=13553496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3074656A Pending JPH04284556A (en) 1991-03-14 1991-03-14 Microcomputer

Country Status (1)

Country Link
JP (1) JPH04284556A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351418B1 (en) 2000-02-14 2002-02-26 Sharp Kabushiki Kaisha Memory device capable of preventing from illegally read out memory contents

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351418B1 (en) 2000-02-14 2002-02-26 Sharp Kabushiki Kaisha Memory device capable of preventing from illegally read out memory contents

Similar Documents

Publication Publication Date Title
JPH11126174A (en) Device and method for reading memory information of microprocessor
KR950023025A (en) Devices to Avoid Complementarity of Cryptographic Algorithms
JPH04284556A (en) Microcomputer
US5153921A (en) Microcomputer
US6614909B1 (en) Methods, systems, and circuits for generating keys for public key cryptosystems using parallel processing for modular operations of IC cards
JP4260026B2 (en) Realization of large multiplexers in reconfigurable logic
JPS61255433A (en) Arithmetic unit
JP3169373B2 (en) Data encryption processing method
KR200142909Y1 (en) Input/output interface apparatus
JP2890660B2 (en) Bit select output port and output device
JPS60168254A (en) Variable element setting system
JPS63163654A (en) Device for selecting input/output unit
JPS5864531A (en) I/o address control system
JPH0554153A (en) Semiconductor integrated circuit device
JPH0320182B2 (en)
JPH07114791A (en) Access circuit of dual port memory
JPH0548033U (en) Arithmetic device control device
JPS61273799A (en) One-chip microcomputer
JPH0969070A (en) Control circuit of information processor
JPH01321542A (en) Data converting circuit
JPS62168224A (en) Semiconductor integrated circuit
JPH0619706A (en) Pipeline processing circuit
JPS63229538A (en) Access control system for memory element of electronic computer
JPH01286057A (en) Microprocessor
JPH0562476A (en) Ram access system