JPS60168254A - Variable element setting system - Google Patents
Variable element setting systemInfo
- Publication number
- JPS60168254A JPS60168254A JP2533384A JP2533384A JPS60168254A JP S60168254 A JPS60168254 A JP S60168254A JP 2533384 A JP2533384 A JP 2533384A JP 2533384 A JP2533384 A JP 2533384A JP S60168254 A JPS60168254 A JP S60168254A
- Authority
- JP
- Japan
- Prior art keywords
- variable element
- input
- port
- output
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明はり−ト°オンメモリ（ＲＯＭ）内のプログラム
によって動作するマイクロプロセッサ等を備えた装置に
係り、特に装置が運営された後に変更される要素を入力
／出力ポートより読み込んで設定する可変要素設定方式
に関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a device equipped with a microprocessor or the like that operates according to a program in a memory (ROM), and particularly to a device that is changed after the device has been operated. This invention relates to a variable element setting method that reads and sets elements from input/output ports.
（ｂ） 従来技術と問題点
従来ＲＯＭ内のプログラムによって動作するマイクロプ
ロセッサ等を備えた装置として例えば電力会社等で広く
使われているサイクリックデータ伝送（ＣＤＴ）装置が
ある。(b) Prior Art and Problems Conventionally, there is a cyclic data transmission (CDT) device widely used in electric power companies and the like as a device equipped with a microprocessor or the like that operates according to a program in a ROM.
この装置は運用された後に運用条件の変更でデータの増
減、データ内容の変更等がよく行われる。After this device has been put into operation, data is often increased or decreased, data content is changed, etc. due to changes in operating conditions.
その場合、従来はハードウェアで作られているため、プ
リント板を差し換えるとか、プリント板上で設定を賛え
るというレベルで、上記変更に対応しており、改造は比
較的容易であった。In this case, since conventional devices were made using hardware, modifications were relatively easy, as the above changes could be accommodated by simply replacing the printed circuit board or changing the settings on the printed board.
ところが最近、マイクロプロセッサを使い、リードオン
メモリ（ＲＯＭ）内のプログラムで装置を動作させてい
る。そのため上記変更の場合に、ＲＯＭ内のプログラム
の内容を質えるか、又はテーブルエリアを変える必要が
あるため、その変更作業は簡易でなく、大変な仕事であ
りｆｃ、。However, recently, microprocessors have been used to operate devices using programs stored in read-on memory (ROM). Therefore, in the case of the above change, it is necessary to check the contents of the program in the ROM or change the table area, so the change work is not easy and is a difficult task.
そこで、第１図に示すように、上記要素の変更を従来と
同じように外部から設定するようにして、容易に可変要
素の設定ができるようにしたものが提案されている。Therefore, as shown in FIG. 1, a device has been proposed in which the above-mentioned elements can be changed from the outside in the same manner as in the past, thereby making it possible to easily set the variable elements.
第１図は従来の可変要素設定方式の構成を示すブロック
図で、受信側の装置を示し、回線Ａから受信した複数デ
ータをｎ通りの出力に振り分けて出力する装置である。FIG. 1 is a block diagram showing the configuration of a conventional variable element setting method, and shows a device on the receiving side, which is a device that distributes a plurality of data received from line A to n different outputs and outputs them.
図において、１はプロセッサ、２はＲＯＭ、３は受信回
路、４〜６は出力（１）〜出力（ｎ） 、 ７〜９は入
力ポート（１）〜入力ポー） （ｎ）を示す。In the figure, 1 is a processor, 2 is a ROM, 3 is a receiving circuit, 4 to 6 are outputs (1) to (n), and 7 to 9 are input ports (1) to input ports (n).
プロセッサ１はＲＯＭ２内のプログラムによって動作し
、回線受信処理、データ出力処理等を行う。こ＼では受
信したデータ（アドレスつ１りのうちどれをどの出力（
１〜ｎ）へ出力するかが可変要素１０であるとする。受
信回路３よりアドレスｍのデータを受信した場合、プロ
セッサ１はアドレスｍの入力ボート（ホ）によシ、入力
ポート（ホ）に接続されている可変要素ｍ′Ｉｉ−読み
出し、それに従ってデータを処理して出力ポートｌ（出
力（またη））へ出力する。The processor 1 operates according to a program in the ROM 2, and performs line reception processing, data output processing, etc. Here, the received data (which one of each address and which output (
1 to n) is the variable element 10. When receiving the data at address m from the receiving circuit 3, the processor 1 reads the variable element m'Ii- connected to the input port (E) at the address m from the input port (E), and reads the data accordingly. It is processed and output to output port l (output (also η)).
上記のように１つの可変要素について、入力ポードアド
レス１つを割り当てているが、この方式では可変要素１
０が多いシステムにおいては、入力ポードアのアドレス
を多量に使用するという欠点がある。As mentioned above, one input port address is assigned to one variable element, but in this method, variable element 1
A system with many 0s has the disadvantage of using a large number of input port addresses.
（ｃ）発明の目的
本発明の目的は必要とする可変要素の種別を入力／出力
ボートに指令することにより、入力／出力ボートの同一
アドレスより各種の可変要素を入力できるようにして、
入力／出力ボートのアドレス空間を有効利用するようＫ
した可変要素設定方式を提供することにある。(c) Object of the Invention The object of the present invention is to enable various variable elements to be input from the same address of the input/output port by instructing the type of variable element required to the input/output port.
K to make effective use of the input/output port address space.
The purpose of this invention is to provide a method for setting variable elements.
（ｄ） 発明の構成
そしてこの目的は本発明によれば、運用条件等により変
更される可変要求を、入力／出力ボート経由で設定する
機能を有するリードオンメモリ（ＲＯＭ）内のプログラ
ムによって動作するプロセッサ等を備えた装置の可変要
素設定方式において、前記入力／出力ボートの前段に、
前記プロセッサの可変要素の種別指示に受ける出力ポー
トと前記可変要素の種別を選択するセレクタを設け、読
出力ボートが前記プロセッサの可変要素の種別指示を受
けることにより指示された可変要素が前記セレクタで選
択さね、単一の前記入力／出力ボートに入力されること
を特徴とする可変要素設定方式を提供することにより達
成される。(d) Structure and object of the invention According to the invention, the system is operated by a program in a read-on memory (ROM) that has the function of setting variable requests that change depending on operating conditions etc. via an input/output board. In a variable element setting method for a device equipped with a processor, etc., at the front stage of the input/output board,
A selector is provided for selecting an output port that receives the type instruction of the variable element of the processor and a type of the variable element, and when the readout port receives the type instruction of the variable element of the processor, the specified variable element is selected by the selector. This is achieved by providing a variable element configuration scheme characterized in that the selection is input to a single input/output port.
Ｃｅ’） 発明の実施例 ′ 以下本発明の実施例を図面により詳述する。Ce') Examples of the invention ' Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第２図は本発明の可変要素設定方式の一実施例の構成を
示すブロック図で、受信側の装［ｉｔ′ｔ−示し、回線
Ａから受信した複数データをｎ通りの出力に振り分けて
出力する装置である。FIG. 2 is a block diagram showing the configuration of an embodiment of the variable element setting method of the present invention. It is a device that does
図において、１１はブロモ、す、１２はＲＯＭ。In the figure, 11 is bromo, 12 is ROM.
１３は受信回路、１４〜１６は出力（１）〜出力（ｎ）
、１７はプロセッサ１１の可変要素の種別指示を受け、
セレクタの切換えを行う出力ポート、１８は可変要素デ
ータを選択するセレクタ、１９は入力ポート、２０は可
変要素を示す。13 is a receiving circuit, 14 to 16 are outputs (1) to outputs (n)
, 17 receives the type instruction of the variable element of the processor 11,
An output port for switching selectors, 18 a selector for selecting variable element data, 19 an input port, and 20 a variable element.
プロセッサ１１はＲＯＭ１２内のプログラムによって動
作し、回線受信処理、データ出力処理等を行う。こ＼で
は受信したデータ（アドレスつき）のうち、どれをどの
出力（１〜ｎ）へ出力するかが可変要素２０であるとす
る。受信回路１３よりアドレスｍのデータを受信した場
合、プロセッサ１１は出力ポート１７へあらかじめ決め
られたフォーマットのビット又はコート０情報で、アト
°レスｍの処理方法を問い合わせる。出力ポート１７の
先に接続されているセレクタ１８はビｙ ） 又ｕ ：
’−ド情報をデコードして、可変要素データ２０のうち
から指定され「アドレスｍの処理方法」全選択して入力
ポート１９へ入力する。っプロセッサ１１は入力ポート
１９より入力した情報に従ってアドレスｍのデータを処
理し出力（１）１４〜出力（Ｈ）１６のうち指定された
ところへ出力する。The processor 11 operates according to a program in the ROM 12, and performs line reception processing, data output processing, etc. In this case, it is assumed that the variable element 20 determines which of the received data (with an address) is output to which output (1 to n). When receiving data at address m from receiving circuit 13, processor 11 inquires about the processing method for address m using bit or code 0 information in a predetermined format to output port 17. The selector 18 connected to the end of the output port 17 is biy) and u:
' - decodes the code information, selects all "methods for processing address m" specified from the variable element data 20, and inputs them to the input port 19. The processor 11 processes the data at address m according to the information input from the input port 19, and outputs it to a designated location among output (1) 14 to output (H) 16.
アドレスつきデータを受信した場合、従来のように直接
入力ポートをとりこむのでなく、出力ポート１７へ出力
することによりセレクタ１８が可変要素２０の１つを選
択して、１つの入力ポート１９に出力するので、従来の
ように１つの可変要素２０に入力ポードアドレス１つを
割り当てる必要がない。従って可変要素の種別が特に多
い場合でも、入力／出力ボートのアドレス空間ヲ多く使
用せずに可変要素を入力することができる効果がある。When data with an address is received, the selector 18 selects one of the variable elements 20 and outputs it to one input port 19 by outputting it to the output port 17 instead of directly taking in the input port as in the conventional case. Therefore, there is no need to assign one input port address to one variable element 20 as in the conventional case. Therefore, even if there are many types of variable elements, the advantage is that the variable elements can be input without using much of the address space of the input/output ports.
なお、本発明の可変要素設定方式は上記のような回線処
理装置に唱定されるものではない。Note that the variable element setting method of the present invention is not advocated for the above-mentioned line processing apparatus.
（ｆ） 発明の効果
以上詳細に説明したように、本発明の可変要素設定方式
は可変要素入力用の入力／出力ボートとして、出力ボー
ト１アドレス、入力ポート１アドレスを用い、入力した
い可変弗素種別をビット又はコード情報として出力ポー
トへ出力し、それに対応する可変要素情報を入力ポート
よシ入力するようにしたもので、従来のように入力した
い可変要素種別に対した入力ホートラ直接入力する方式
のように、１つの可変要素に入力ポードアドレス１つを
割り当てる必要がないので、入力／出力ボートのアドレ
ス空間を有効利用することができる。(f) Effects of the Invention As explained in detail above, the variable element setting method of the present invention uses the output port 1 address and input port 1 address as input/output ports for variable element input, and the variable fluorine type to be input. is output as bit or code information to the output port, and the corresponding variable element information is input to the input port. Since it is not necessary to allocate one input port address to one variable element, the input/output port address space can be used effectively.
第１図は従来の可変要素設定方式の構成を示すブロック
図、第２図は本発明の可変要素設定方式の一実施例の構
成を示すブロツク図である。
図において、１１はプロセッサ、１２はＲＯ’Ｍ。
１３は受信回路、１４〜１６は出力（１）〜出力（ｎ）
、１７は出力ポート、１８はセレクタ、】９は入力ポー
ト、２０け可変要素を示す。
第 １ 口
茅２ 園FIG. 1 is a block diagram showing the configuration of a conventional variable element setting system, and FIG. 2 is a block diagram showing the configuration of an embodiment of the variable element setting system of the present invention. In the figure, 11 is a processor, and 12 is RO'M. 13 is a receiving circuit, 14 to 16 are outputs (1) to outputs (n)
, 17 is an output port, 18 is a selector, ]9 is an input port, and 20 variable elements are shown. 1st Kuchihaya 2nd garden
Claims (1)
ト経由で設定する機能を有するリードオンメモリ（ＲＯ
Ｍ）内のプログラムによって動作するプロセッサ等を備
えた装置の可変要素設定方式において、前記入力／出力
ポートの前段に、前記プロセッサの可変要素の種別指示
を受ける出力ポートと前記可変要素の種別を選択するセ
レクタを設け、該出力ポートが前記プロセッサの可変要
素の種別指示を受けることにより指示された可変要素が
前記セレクタで選択され、単一の前記入力ポートに入力
されることを特徴とする可変要素設定方式。Read-on memory (RO) has the function of setting variable elements that change depending on operating conditions etc.
In the variable element setting method for a device equipped with a processor or the like that operates according to a program in M), an output port that receives an instruction of the type of variable element of the processor and a type of the variable element is selected before the input/output port. A variable element characterized in that the output port receives a type instruction of the variable element of the processor, and the specified variable element is selected by the selector and input to the single input port. Setting method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2533384A JPS60168254A (en) | 1984-02-13 | 1984-02-13 | Variable element setting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2533384A JPS60168254A (en) | 1984-02-13 | 1984-02-13 | Variable element setting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60168254A true JPS60168254A (en) | 1985-08-31 |
| JPH0215091B2 JPH0215091B2 (en) | 1990-04-11 |
Family
ID=12162999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2533384A Granted JPS60168254A (en) | 1984-02-13 | 1984-02-13 | Variable element setting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60168254A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5362946A (en) * | 1976-11-17 | 1978-06-05 | Fujitsu Ltd | Data processor |
-
1984
- 1984-02-13 JP JP2533384A patent/JPS60168254A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5362946A (en) * | 1976-11-17 | 1978-06-05 | Fujitsu Ltd | Data processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0215091B2 (en) | 1990-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60168254A (en) | Variable element setting system | |
| US5426766A (en) | Microprocessor which holds selected data for continuous operation | |
| US6191709B1 (en) | Keyboard with separated keyboard frames and portable computer having the same | |
| KR100206471B1 (en) | Apparatus for processing data communication channel of synchronous transmission system | |
| KR930003415B1 (en) | Parallel data out-put circuit | |
| JPS581262A (en) | Memory address control system | |
| RU1820376C (en) | Input-output address selector | |
| JP3205564B2 (en) | Memory circuit | |
| JP2890660B2 (en) | Bit select output port and output device | |
| JPS63142434A (en) | Interrupt control system | |
| JPH09305485A (en) | Image memory control system | |
| JPH04284556A (en) | Microcomputer | |
| JPS6257043A (en) | Memory circuit | |
| JPH01321542A (en) | Data converting circuit | |
| JPS61264482A (en) | Picture converting system | |
| JPH07114791A (en) | Access circuit of dual port memory | |
| JPH03251945A (en) | Automatic setting system for interface register address | |
| JPH03282602A (en) | Sequencer circuit | |
| JPS63245726A (en) | Arrayed subscript converter | |
| JPH0432949A (en) | I/o port address extension system | |
| JPH10198625A (en) | Address translating device | |
| JPH01123338A (en) | Microcomputer system | |
| JPH03102453A (en) | Parallel processing processor | |
| JPS581250A (en) | Discriminating system of information code | |
| JPS63229538A (en) | Access control system for memory element of electronic computer |