JPH04280292A - 中間調表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】［発明の目的］

【０００２】

【産業上の利用分野】本発明は中間調表示装置に関し、
特にドットマトリクス型ＬＣＤを利用した中間調表示装
置に適用して好適なものに関する。

【０００３】

【従来の技術】従来、ドットマトリクス型ＬＣＤを利用
した中間調表示装置としては図５に示すものが知られて
いる。この装置は、ｍ×ｎドットマトリクスＬＣＤ１に
Ｎ階調の中間調表示を実現するもので、ｍ×ｎドットマ
トリクスＬＣＤ１のドット数に対応するｍ×ｎビットの
記憶容量を有する（Ｎ−１）個のビデオＲＡＭ（ＶＲＡ
Ｍ）、すなわちＶＲＡＭ３−１，ＶＲＡＭ３−２，…Ｖ
ＲＡＭ３−（Ｎ−１）を有し、この（Ｎ−１）個のＶＲ
ＡＭ３−１〜ＶＲＡＭ３−（Ｎ−１）に各ドットの階調
に対応したデータをそれぞれ書き込み、ＬＣＤコントロ
ーラ２の制御により、図６に示すように、（Ｎ−１）×
ｔ１　＝Ｔの周期で、この（Ｎ−１）個のＶＲＡＭ３−
１〜ＶＲＡＭ３−（Ｎ−１）から順次データを読み出し
、これによりｍ×ｎドットマトリクスＬＣＤ１を制御し
て、階調０から階調（Ｎ−１）までのＮ階調の中間調表
示を行うものである。例えば、ｍ×ｎドットマトリクス
ＬＣＤ１のドット（ｉ，ｊ）に表示すべき画素が階調３
であるとすると、ＶＲＡＭ３−１〜ＶＲＡＭ３−（Ｎ−
１）の内の２個のＶＲＡＭ、すなわちＶＲＡＭ３−１，
ＶＲＡＭ３−２の対応するビット（ｉ，ｊ）に“１”が
書き込まれ、他のＶＲＡＭ、すなわちＶＲＡＭ３−３〜
ＶＲＡＭ３−（Ｎ−１）の対応するビット（ｉ，ｊ）に
は“０”が書き込まれれる。これにより、図６に示すよ
うな読み出し制御により、ＶＲＡＭ３−１〜ＶＲＡＭ３
−（Ｎ−１）からドット（ｉ，ｊ）に関して“１”が２
回読み出され、ｍ×ｎドットマトリクスＬＣＤ１のドッ
ト（ｉ，ｊ）には２×ｔ１　だけ通電され、これにより
、ｍ×ｎドットマトリクスＬＣＤ１のドット（ｉ，ｊ）
は階調３で表示されることになる。同様に、あるドット
を階調ｋで表示する場合は、ＶＲＡＭ３−１〜ＶＲＡＭ
３−（Ｎ−１）の内の（ｋ−１）個のＶＲＡＭのこのド
ットに対応するビットに“１”が書き込まれ、他のＶＲ
ＡＭの対応するビットには“０”が書き込まれ、これに
より、図６に示すような読み出し制御により、ＶＲＡＭ
３−１〜ＶＲＡＭ３−（Ｎ−１）からこのドットに関し
て“１”が（ｋ−１）回読み出され、ｍ×ｎドットマト
リクスＬＣＤ１のこのドットには（ｋ−１）×ｔ１　だ
け通電され、これにより、このドットはｋ階調で表示さ
れることになる。このようにＶＲＡＭ３−１〜ＶＲＡＭ
３−（Ｎ−１）からはｍ×ｎドットマトリクスＬＣＤ１
の各ドットの階調に対応して０〜Ｎ−１個の“１”が読
み出され、これに対応して階調１から階調ＮまでのＮ階
調の中間調表示が可能になる。なお、図５において、６
はＬＣＤコントローラ２とＬＣＤ１を接続するデータバ
スであり、７，８，９は各ＶＲＡＭ１，ＶＲＡＭ２，Ｖ
ＲＡＭ（Ｎ−１）を選択するための制御信号であり、５
はＬＣＤコントローラ２と各ＶＲＡＭ間のデータバスで
ある。

【０００４】ところで、このような構成によると、表示
する階調数を増やすと、これに比例してＶＲＡＭの数も
増やさなければならず、コストが重み、特に階調数の多
い表示には適さないという不都合があった。

【０００５】

【発明が解決しようとする課題】上述の如く、従来装置
にあっては、例えばＮ階調の中間調表示を実現しようと
すれば（Ｎ−１）個のＶＲＡＭを用意する必要があり、
階調を増やせば、それに比例してメモリの数も増やす必
要があるので、多階調を実現するためにはコスト高にな
るという不具合があった。

【０００６】そこで、この発明は、多階調を実現する場
合にも少ないメモリ数で低コストで構成することのでき
る中間調表示装置を提供することを目的とする。

【０００７】［発明の構成］

【０００８】

【課題を解決するための手段】この発明は、上記目的を
達成するために、複数ドットの表示手段と、前記表示手
段の各ドットに表示すべき階調をそれぞれ異なる重み付
けをした複数のデータで表わし、各データをそれぞれ記
憶する複数の記憶手段と、前記複数の記憶手段のそれぞ
れから前記重み付けに対応する回数だけ順次前記データ
を読み出し、その読み出し出力により前記表示手段の各
ドットの階調表示を制御する階調表示制御手段とを具備
したことを特徴とする。

【０００９】

【作用】例えば、ｍ×ｎドットの表示手段の各ドットに
表示すべき階調を、例えばバイナリ表現で重み付けした
複数のデータで表現し、この重み付した複数のデータを
ｍ×ｎビットの記憶容量を有する複数の記憶手段の対応
するビットに書き込み、この複数の記憶手段からその重
み付けに対応する回数だけ順次データを読み出し、その
読み出し出力により前記表示手段の各ドットの階調表示
を制御する。

【００１０】

【実施例】以下、この発明を添付図面を参照して詳細に
説明する。

【００１１】図１は、この発明が適用された中間調表示
装置の実施例の全体的な構成を示すブロック図である。 この実施例では、表示手段であるｍ×ｎドットマトリク
スＬＣＤ１１のドット数に対応するｍ×ｎビットの記憶
容量を有するＭ個のビデオＲＡＭ（ＶＲＡＭ）、すなわ
ちＶＲＡＭ１３−１，ＶＲＡＭ１３−２，…ＶＲＡＭ１
３−Ｍを用いて、ｍ×ｎドットマトリクスＬＣＤ１１に
２Ｍ階調の表示を可能にする。

【００１２】図１において、ｍ×ｎドットマトリクスＬ
ＣＤ１１はｍ×ｎドットマトリクスのＬＥＤ表示画面を
有している。ＶＲＡＭ１３−１，ＶＲＡＭ１３−２，…
ＶＲＡＭ１３−Ｍは、このｍ×ｎドットマトリクスＬＣ
Ｄ１１の表示画面のドット数と同一サイズ（同一のビッ
ト数）をそれぞれ有している。すなわち、図２に示すよ
うに、ＶＲＡＭ１３−１，ＶＲＡＭ１３−２，…ＶＲＡ
Ｍ１３−Ｍはそれぞれｍ×ｎビットの記憶容量を有し、
ｍ×ｎドットマトリクスＬＣＤ１１のドット（ｉ，ｊ）
はそれぞれＶＲＡＭ１３−１，ＶＲＡＭ１３−２，…Ｖ
ＲＡＭ１３−Ｍのビット（ｉ，ｊ）にそれぞれ対応して
いる。

【００１３】また、ＣＰＵ回路１０は装置全体を制御す
るもので、データバス１７によってＬＣＤコントローラ
１２に接続され、ドットマトリクスＬＣＤ１１はデータ
バス１６を介してＬＣＤコントローラ１２に接続される
。

【００１４】また、Ｍ個のＶＲＡＭ１３−１，ＶＲＡＭ
１３−２，…ＶＲＡＭ１３−Ｍはデータバス２１を介し
てＬＣＤコントローラ１２に接続され、データバス２３
を介してＣＰＵ１０と接続される。また、信号線１８−
１，１８−２，…１８−ＭはＬＣＤコントローラ１２に
よりＶＲＡＭ１３−１，ＶＲＡＭ１３−２，…ＶＲＡＭ
１３−Ｍを選択する選択信号を送信するためのものであ
り、信号線２２はＣＰＵ１０がＶＲＡＭ１３−１，ＶＲ
ＡＭ１３−２，…ＶＲＡＭ１３−Ｍをアクセスするため
のアクセス信号を送信するものである。

【００１５】ところで、この実施例では２Ｍ　階調のデ
ータをバイナリ表現で重み付けして、Ｍビットのデータ
で表わし、このバイナリ表現によるデータの各ビットの
値をそれぞれＶＲＡＭ１３−１，ＶＲＡＭ１３−２，…
ＶＲＡＭ１３−Ｍに書き込むように構成されている。例
えば、階調４をバイナリ表現で重み付けして表わすと、
１×２０　＋１×２１　となる。したがって、この場合
、上記Ｍビットのデータは、“０００……１１”となる
。そこで、ｍ×ｎドットマトリクスＬＣＤ１１のドット
（ｉ，ｊ）を階調４で表現する場合は、ＶＲＡＭ１３−
１およびＶＲＡＭ１３−２のこのドット（ｉ，ｊ）に対
応するそれぞれのビット（ｉ，ｊ）に“１”が書き込ま
れ、他のＶＲＡＭ１３−３〜ＶＲＡＭ１３−Ｍのこのド
ット（ｉ，ｊ）に対応するそれぞれのビット（ｉ，ｊ）
には“０”が書き込まれる。この状態が図３に示される
。

【００１６】図３において、２Ｍ　階調のデータをバイ
ナリ表現で重み付けして形成したＭビットのデータの各
ビットを０〜Ｍ−１とすると、このＭビットのデータの
ＬＳＢがＶＲＡＭ１３に対応し、ＭＳＢがＶＲＡＭ１３
−Ｍに対応し、この場合、ＶＲＡＭ１３およびＶＲＡＭ
１３−２のビット（ｉ，ｊ）にそれぞれ“１”が書き込
まれ、ＶＲＡＭ１３−３〜ＶＲＡＭ１３−Ｍのビット（
ｉ，ｊ）にはそれぞれ“０”が書き込まれる。

【００１７】次に、この実施例の動作を図４に示したタ
イミングチャートを参照して説明する。ＣＰＵ回路１０
は、予めｍ×ｎビットで構成される原画像の各ドットを
バイナリ表現で重み付けして２Ｍ　階調を表わすＭビッ
トのデータを形成し、このＭビットのデータをデータバ
ス２３を介してＶＲＡＭ１３−１，ＶＲＡＭ１３−２，
…ＶＲＡＭ１３−Ｍにそれぞれ書き込んでおく。

【００１８】ＬＣＤコントローラ１２は、信号線１８−
１，１８−２，…１８−Ｍに順次、選択信号を送出し、
ＶＲＡＭ１３−１，ＶＲＡＭ１３−２，…ＶＲＡＭ１３
−Ｍを順次選択し、ＣＰＵ回路１０から信号線２２を介
してＶＲＡＭ１３−１，ＶＲＡＭ１３−２，…ＶＲＡＭ
１３−Ｍに送出されるアクセス信号により、ＶＲＡＭ１
３−１，ＶＲＡＭ１３−２，…ＶＲＡＭ１３−Ｍから各
ドットの階調を表わすデータを読み出す。ここで、ＶＲ
ＡＭ１３−１，ＶＲＡＭ１３−２，…ＶＲＡＭ１３−Ｍ
からのデータの読み出しは各ＶＲＡＭ１３−１，ＶＲＡ
Ｍ１３−２，…ＶＲＡＭ１３−Ｍに対して、そのバイナ
リ表現の重み付けに対応する回数づづ行われる。

【００１９】すなわち、ＶＲＡＭ１３−１のデータはバ
イナリ表現の重み付けが「２０　」であるから１回、Ｖ
ＲＡＭ１３−２はその重み付けが「２１　」であるから
２回、ＶＲＡＭ１３−３はその重み付けが「２３　」で
あるから３回、同様にＶＲＡＭ１３−Ｍはその重み付け
が「２Ｍ−１　」であるからＭ回のように読み出しを行
う。

【００２０】このようにしてＬＣＤコントローラ１２に
よりＶＲＡＭ１３−１，ＶＲＡＭ１３−２，…ＶＲＡＭ
１３−Ｍから読み出されたデータはｍ×ｎドットマトリ
クスＬＣＤ１１に供給されｍ×ｎドットマトリクスＬＣ
Ｄ１１の各ドットの表示が制御される。

【００２１】この様子が図４のフローチャートに示され
る。すなわち、１回の表示サイクルＴにおいて、ＶＲＡ
Ｍ１３−１は１回オンして１回の読み出しが行われ、Ｖ
ＲＡＭ１３−２は２回オンして２回の読み出しが行われ
、同様にＶＲＡＭ１３−ＭはＭ回オンしてＭ回の読み出
しが行われる。

【００２２】これにより、例えば、図３に示した階調４
の場合は、このドットに関して、１回の表示サイクルに
おいて３回“１”が読み出されることになり、ｍ×ｎド
ットマトリクスＬＣＤ１１においてこのドットは階調４
で表示されることになる。

【００２３】このようにして、Ｍ個のＶＲＡＭを用いて
２Ｍ　階調の中間調表示を実現することができる。

【００２４】なお、上記実施例では表示手段としてｍ×
ｎドットマトリクスＬＣＤ１１を用いたが、この表示手
段はＬＣＤに限らず他の表示手段を用いても同様に構成
することができる。また、各ＶＲＡＭに記憶する階調デ
ータの重み付けはバイナリ表現によるものに限定されず
、他の規則に基づく重み付けを採用してもよい。この場
合は各ＶＲＡＭからのデータの読み出し回数はこの重み
付け値に対応して制御される。

【００２５】

【発明の効果】以上説明したようにこの発明においては
、例えば、ｍ×ｎドットの表示手段の各ドットに表示す
べき階調を、例えばバイナリ表現で重み付けした複数の
データで表現し、この重み付した複数のデータをｍ×ｎ
ビットの記憶容量を有するＭ個のメモリの対応するビッ
トに書き込み、このＭ個のメモリから順次その重み付け
に対応する回数だけデータを読み出し、その読み出し出
力により前記表示手段の各ドットの階調表示を制御する
ように構成したので、例えばＭ個のメモリにより２Ｍ　
階調の中間調の表示が実現でき、特に階調数が多く要求
されるような場合には少ないメモリで多階調の中間調表
示が実現でき、低コストにこの種装置を得ることができ
るという効果を有する。

【図面の簡単な説明】

【図１】この発明が適用された実施例の全体構成を示す
ブロック図。

【図２】図１に示したＶＲＡＭの記憶構造を説明する図
。

【図３】図１に示した実施例において階調が４であると
きの各ＶＲＡＭ記憶例を説明する図。

【図４】図１に示した実施例の動作を説明するタイミン
グチャート。

【図５】従来例における中間調表示装置の構成を示すブ
ロック図。

【図６】図５に示した従来例における中間調表示装置の
動作を説明するタイミングチャート。

【符号の説明】

１０　　　　ＣＰＵ回路 １１　　　　ｍ×ｎドットマトリクスＬＣＤ１２　　　
　ＬＣＤコントローラ １３−１，１３−２，…１３−Ｍ　　ｍ×ｎビットＶＲ
ＡＭ

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数ドットの表示手段と、前記表示手段の
   各ドットに表示すべき階調をそれぞれ異なる重み付けを
   した複数のデータで表わし、各データをそれぞれ記憶す
   る複数の記憶手段と、前記複数の記憶手段のそれぞれか
   ら前記重み付けに対応する回数だけ順次前記データを読
   み出し、その読み出し出力により前記表示手段の各ドッ
   トの階調表示を制御する階調表示制御手段とを具備した
   ことを特徴とする中間調表示装置。