JPH04278592A

JPH04278592A - 半導体レーザ素子

Info

Publication number: JPH04278592A
Application number: JP4009791A
Authority: JP
Inventors: Masakatsu Yamamoto; 山本　昌克; Shinichi Hattori; 服部　信一; Kazuhisa Uomi; 魚見　和久; Kenichi Uejima; 研一上島; Hiroshi Naka; 弘仲
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-03-06
Filing date: 1991-03-06
Publication date: 1992-10-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体レーザ、特にギガ
ビット（Ｇｂｐｓ）帯高速伝送用半導体レーザ（半導体
レーザ素子）に関する。

【０００２】

【従来の技術】長距離大容量光通信を可能とする半導体
レーザ（レーザダイオード：ＬＤ）として、高速変調に
よっても単一波長を保つことができる分布帰還型（ＤＦ
Ｂ：ｄｉｓｔｒｉｂｕｔｅｄ　　ｆｅｅｄｂａｃｋ）、
あるいは分布反射型（ＤＢＲ：ｄｉｓｔｒｉｂｕｔｅｄ
　　Ｂｒａｇｇ　　ｒｅｆｌｅｃｔｉｏｎ）の半導体レ
ーザが開発されている。ＤＦＢレーザ（半導体レーザ素
子）としては、１．３μｍ帯および１．５μｍ帯の波長
を有するレーザが実用化されている。たとえば、日立評
論社発行「日立評論」１９８７年第１１号、昭和６２年
１１月２５日発行、Ｐ８１〜Ｐ８５には、約１Ｇビット
／秒（Ｇｂｐｓ）あるいは約２Ｇビット／秒の高周波応
答が可能な通信用パッケージが開示されている。この通
信用パッケージには、埋め込みヘテロ（ｂｕｒｉｅｄ−
ｈｅｔｅｒｏ）構造のＤＦＢレーザが組み込まれている
。

【０００３】また、「オーム社」発行「半導体レーザと
光集積回路」昭和５９年４月２５日発行、Ｐ１０４およ
びＰ１０５には、半導体レーザの電気的等価回路が示さ
れている。半導体レーザの等価回路は、容量Ｃｄ　と抵
抗Ｒｄ　とが並列接続された構成となっている。また、
同図にも明示されているが、容量はｐｎ接合部分（以下
、この容量をＣＰＮと表記する）と、半導体と電極間に
存在する絶縁膜部分（以下、この容量をＣｉ　と表記す
る）に発生する。また、同文献には「図４・１５に半導
体レーザの電気的等価回路を示す。Ｒｄ　＝５〜１０Ω
，Ｃｄ　＝８ｐＦであり，面積の大きい電極を用いると
，電極容量が無視できなくなる。また，高周波変調（４
００ＭＨｚ以上）の場合にはリード線やレーザドライブ
回路からの配線も気をつけなければならない。」旨記載
されている。

【０００４】

【発明が解決しようとする課題】近年、広帯域ＩＳＤＮ
（サービス総合ディジタル網）の国際標準化に対応すべ
く、２Ｇｂｐｓ帯の超大容量光伝送システムの開発が活
発化している。Ｇｂｐｓ帯高速伝送特性に優れた半導体
レーザ（半導体レーザ素子）を得るには、小信号周波数
特性の向上、すなわち、ＣＲ時定数の低減が必要である
。

【０００５】ところで、従来当社製品群においては、半
導体レーザ素子における半導体と電極間に延在する絶縁
膜の厚さは、約３００ｎｍ（０．３μｍ）程度となり、
この絶縁膜に生じる寄生容量は８〜１０ｐＦとなってい
る。この絶縁膜は、オーミックコンタクトをとるための
不純物拡散において拡散用マスクとして使用される。し
たがって、前記絶縁膜の厚さは拡散用マスクとしての機
能を果たせばよく、かつ膜形成時間の短縮から最小限の
厚さが設定され、たとえば、前述のような３００ｎｍ程
度が選択されていた。

【０００６】一方、容量は前記絶縁膜の面積に比例しか
つ厚さに反比例する。そこで、本発明者は前記絶縁膜を
厚くすれば寄生容量が小さくなり、これによって小信号
周波数特性の向上を図ることができる点に気がつき本発
明を成した。

【０００７】本発明の目的は、Ｇｂｐｓ帯高速伝送に適
した半導体レーザ素子を提供することにある。

【０００８】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体レーザ素
子は、ｎ形ＩｎＰ基板の主面中央の回折格子上にストラ
イプ状にｎ形ＩｎＧａＡｓＰ層，ＩｎＧａＡｓＰ層，ｐ
形ＩｎＰ層，ｐ形ＩｎＧａＡｓＰ層からなる多層成長層
を有し、この多層成長層の両側にｐ形ＩｎＰ層，ｎ形Ｉ
ｎＰ層，アンドープのＩｎＧａＡｓＰ層からなる多層埋
め込み層を有しかつ前記多層埋め込み層上に絶縁膜を有
するとともに、この絶縁膜および多層成長層上に電極を
有する構造になっているが、前記絶縁膜は約５６０ｎｍ
以上の厚さとなっている。

【００１０】

【作用】本発明の半導体レーザ素子は、容量としてｐｎ
接合による接合容量ＣＰＮと、電極下に設けられた絶縁
膜による誘電体容量Ｃｉ　を有しているが、前記誘電体
容量は絶縁膜の厚さが約５６０ｎｍと厚いことから容量
が小さくなり、半導体レーザ素子の全体の容量が約４ｐ
以下となって、たとえば、２．４Ｇｂｐｓの高速伝送が
達成できる。

【００１１】

【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の一実施例による１．３μｍ
帯ＤＦＢレーザを示す断面図、図２は同じく平面図、図
３は同じく半導体レーザ素子のモデル、図４は同じく電
気的等価回路、図５〜図８は本発明のＤＦＢレーザの製
造方法における各工程でのワークを示す図であって、図
５は主面に回折格子が設けられたウエハを示す断面図、
図６は主面に多層成長層が設けられたウエハの断面図、
図７はエッチングによってストライプが形成されたウエ
ハを示す断面図、図８は多層埋込み層が設けられたウエ
ハの断面図、図９は本発明による半導体レーザ素子が組
み込まれた通信用パッケージの斜視図である。

【００１２】この実施例の半導体レーザ素子１は、Ｉｎ
ＧａＡｓＰ（インジウム・ガリウム・砒素・燐）系の化
合物半導体で構成されている。すなわち、半導体レーザ
素子１は、図１に示されるように、厚さ１００数μｍの
ｎ形ＩｎＰの基板２の主面〔上面：（１００）結晶面〕
にｎ形ＩｎＧａＡｓＰからなる厚さ約０．１μｍの光ガ
イド層３が設けられている。この光ガイド層３は約１μ
ｍ幅のストライプとして形成されているとともに、その
上面は、たとえば、紙面に垂直となる方向に沿って２０
２．３ｎｍピッチの回折格子が形成されている。また、
この光ガイド層３の上には、順次ストライプ状に厚さ約
０．１μｍのＩｎＧａＡｓＰからなる活性層４，厚さ約
３．０μｍのｐ形ＩｎＰからなるクラッド層５，厚さ約
０．３μｍのｐ形ＩｎＧａＡｓＰからなるキャップ層６
が設けられている。前記光ガイド層３，活性層４，クラ
ッド層５，キャップ層６からなる多層成長層７は、前記
クラッド層５およびキャップ層６の部分が逆三角形状の
逆メサ構造となり、前記活性層４から下の部分は基板２
の表層部分をも含めて徐々になだらかとなる三角形状の
メサ構造となっている。この多層成長層７はエッチング
によって形成されている。

【００１３】また、前記多層成長層７の両側の窪んだ領
域には、それぞれ多層埋込み層８が形成されている。こ
の多層埋込み層８は、基板２上に形成された厚さ約１μ
ｍのｐ形ＩｎＰからなるブロック層９，このブロック層
９上に形成された厚さ約２．５μｍのｎ形ＩｎＰからな
る埋込み層１０，この埋込み層１０上に形成された厚さ
約０．３μｍの埋込みキャップ層１１とからなっている
。また、前記埋込みキャップ層１１の上には絶縁膜１２
が設けられている。この絶縁膜１２は前記多層成長層７
上および多層成長層７の境界領域上には設けられていな
い。そして、前記絶縁膜１２をマスクとして、前記多層
成長層７の表層部、すなわち、キャップ層６およびクラ
ッド層５の表層部に亘って亜鉛が拡散されて形成された
ｐ＋　形拡散層１３（点々が付されている領域）が設け
られている。このｐ＋　形拡散層１３は電極コンタクト
層となる。また、半導体レーザ素子１の主面にはアノー
ド電極１４が設けられているとともに、裏面、すなわち
、基板２の下面にはカソード電極１５が設けられている
。

【００１４】また、これが本発明の特徴の一つであるが
、前記絶縁膜１２は多層膜構造となり、下層が厚さ約１
８０ｎｍのアルミナ（Ａｌ２　Ｏ３）膜１２ａとなると
ともに、上層が厚さ約３８０ｎｍの二酸化珪素（ＳｉＯ
２　）膜１２ｂとなって全体の厚さは約５６０ｎｍとな
っている。

【００１５】なお、この半導体レーザ素子１においては
、アノード電極１４は素子の周囲では除去されている。

【００１６】つぎに、このような構造の半導体レーザ素
子１の製造方法について説明する。最初に、図５に示さ
れるように、化合物半導体薄板（ウエハ）２０が用意さ
れる。このウエハ２０はｎ形（第１導電型）のＩｎＰか
らなる基板２によって構成されている。また、ウエハ２
０の厚さは３００μｍの厚さとなっている。なお、以下
の説明で、この基板２自体をあるいはこの基板２の主面
に形成される各層をも含めてウエハとも称する。この図
のウエハ２０はその主面が既に加工され、ピッチａが２
０２．３ｎｍとなる回折格子（グレーティング）が形成
されている。

【００１７】つぎに、図６に示されるように、前記ウエ
ハ２０の主面、すなわち、回折格子２１上に常用のエピ
タキシャル成長法によって多層成長層７を形成する。こ
の多層成長層７は、直接前記回折格子２１上に設けられ
たｎ形ＩｎＧａＡｓＰからなる光ガイド層３，この光ガ
イド層３上に設けられたＩｎＧａＡｓＰからなる活性層
４、この活性層４上に設けられたｐ形（第２導電型）の
ＩｎＰからなるクラッド層５，このクラッド層５上に設
けられたｐ形ＩｎＧａＡｓＰからなるキャップ層６とに
よって構成される。前記光ガイド層３および活性層４は
いずれも約０．１μｍの厚さに形成される。また、クラ
ッド層５は約２．５μｍの厚さに形成されるとともに、
キャップ層６は約０．３μｍの厚さに形成される。

【００１８】つぎに、図７に示されるように、前記ウエ
ハ２０の主面に幅６μｍ程度の絶縁膜２２が設けられる
。この絶縁膜２２は、＜１１０＞なる劈開方向に沿って
設けられる。その後、ブロメタノール等のエッチング液
によって前記ウエハ２０の主面は、基板２の表層部に達
するようにエッチングが行われる。このエッチングによ
って前記絶縁膜２２の下にストライプ部２３が設けられ
る。このストライプ部２３は、前記エッチングによって
その中間部がくびれた状態となる。すなわち、前記エッ
チングによって、クラッド層５から上方部分は異方性エ
ッチングの結果、その断面が逆三角形となる逆メサ部と
なり結晶の＜１１０＞方向に沿ってストライプ状に残留
し、かつ、活性層４から下方は放物線を描くようなメサ
部となっている。なお、前記絶縁膜２２の間隔は、たと
えば、半導体レーザ素子１のチップ寸法を規定する４０
０μｍ程度となっている。

【００１９】つぎに、図８に示されるように、前記エッ
チングによって窪んだ部分には、多層埋込み層８が形成
される。この多層埋込み層８は、前記基板２上に形成さ
れるｐ形ＩｎＰのブロック層９，このブロック層９上に
形成されるｎ形ＩｎＰの埋込み層１０，この埋込み層１
０上に形成されるｎ形ＩｎＧａＡｓＰからなる埋込みキ
ャップ層１１からなっている。また、前記ブロック層９
の厚さは約１μｍ、埋込み層１０の厚さは約２．５μｍ
、埋込みキャップ層１１の厚さは約０．３μｍとなって
いる。また、このエピタキシャル成長後、前記ウエハ２
０の主面の絶縁膜２２が除去される。その後、前記ウエ
ハ２０の主面には絶縁膜１２が部分形成される。この絶
縁膜１２は下層が厚さ約１８０ｎｍのＡｌ２Ｏ３　膜１
２ａと、上層が厚さ約３８０ｎｍのＳｉＯ２　膜１２ｂ
とからなっている。前記下層のＡｌ２　Ｏ３　膜１２ａ
は膜が緻密となり、ピンホール等の発生が極めて少ない
ため、不純物の選択拡散の際用いるマスクとしても好適
である。なお、前記絶縁膜１２は前記ストライプ部２３
に略対応する領域は除かれるようにして設けられる。

【００２０】つぎに、この絶縁膜１２をマスクとして亜
鉛が拡散される。この亜鉛の拡散によって、キャップ層
６からクラッド層５の表層部に達する領域には、点々が
施されて示されるようにｐ＋　形拡散層１３が形成され
る。また、このｐ＋　形拡散層１３はストライプ部２３
の両側の埋込みキャップ層１１および埋込み層１０の部
分にも部分的に形成される。このｐ＋形拡散層１３は電
極に対するオーミック領域となる。

【００２１】つぎに、図示はしないが、前記ウエハ２０
の主面には、下層がＣｒとなり上層がＡｕとなる厚さが
約１μｍのアノード電極１４が設けられる。また、前記
ウエハ２０の裏面、すなわち、基板２は研磨され、全体
の厚さが１００μｍ程度とされる。その後、前記ウエハ
２０の裏面には、ＡｕＧｅＮｉ／Ｃｒ／Ａｕからなる厚
さ１μｍ程度のカソード電極１５が形成される。前記ア
ノード電極１４およびカソード電極１５は、いずれも蒸
着アロイによって形成される。ついで、前記ウエハ２０
は縦横に分断されて、図１に示されるような半導体レー
ザ素子１が複数製造される。

【００２２】このようにして製造された半導体レーザ素
子１においては、半導体レーザ素子容量が約４ｐＦとな
り、Ｇｂｐｓ帯高速伝送特性に優れた高速半導体レーザ
素子となる。

【００２３】ここで、ＢＨレーザの電気的等価回路につ
いて説明する。図３はＢＨレーザのモデルであり，図４
はＢＨレーザの電気的等価回路である。容量Ｃはｐ形の
ブロック層９とｎ形の埋込み層１０との間に生じる接合
容量ＣＰＮと、埋込みキャップ層１１とアノード電極１
４間に延在する絶縁膜１２部分に生じる誘電体（絶縁膜
）容量Ｃｉ　とがある。また、抵抗Ｒは活性層４を経由
するアノード電極１４とカソード電極１５間に発生する
。

【００２４】半導体レーザのＣＲ時定数による変調周波
数帯域ｆは次式で与えられる。

【００２５】

【数１】

【００２６】ここで、Ｃは半導体レーザの容量、Ｒは抵
抗である。半導体レーザの駆動回路における直接の動作
抵抗Ｒは、前記半導体レーザ素子１にあっては約５Ω程
度である。また、２．４Ｇｂｐｓ伝送の場合、前記小信
号周波数ｆは４ＧＨｚ程度となることから、前記（１）
式によってＣを求めると、Ｃは約７．９５ｐＦ程度とな
る。したがって、２．４Ｇｂｐｓ以上の高速伝送を行う
場合には、前記容量Ｃは約７．９５ｐＦ以下とする必要
がある。

【００２７】一方、半導体レーザにおける容量Ｃは次式
で与えられる。

【００２８】

【数２】

【００２９】ここで、Ｃｉ　は埋込みキャップ層１１と
アノード電極１４間に設けられた絶縁膜１２による寄生
容量であり、ＣＰＮはｐ形のブロック層９とｎ形の埋込
み層１０との間に生じる接合容量である。前記半導体レ
ーザ素子１におけるＣＰＮは活性層幅が０．１μｍ程度
であることから約４０ｐＦとなる。

【００３０】誘電体容量Ｃｉ　は次式で与えられる。

【００３１】

【数３】

【００３２】ここで、ε０　は真空誘電率、εｓ　は比
誘電率、Ｓは電極面積、ｄは絶縁膜の厚さである。

【００３３】前記絶縁膜（絶縁膜１２）の厚さによる容
量Ｃｉ　，Ｃの違いの一例を示せば次のとおりである。たとえば、電極サイズ（アノード電極１４）を２４０μ
ｍ×４００μｍとし、絶縁膜の厚さｄを３００ｎｍとし
た場合（ε０　＝８．８５×１０−１２　、εｓ　＝３
．９）、容量Ｃｉ　は１１ｐＦとなり、数式（２）から
半導体レーザ素子全体の容量Ｃは８．６ｐＦとなる。同
様にｄを５６０ｎｍとした場合、容量Ｃｉ　は５．９ｐ
Ｆとなり、容量Ｃは５．１ｐＦとなる。同様にｄを６０
０ｎｍとした場合、容量Ｃｉ　は５．５ｐＦとなり、容
量Ｃは４．８ｐＦとなる。したがって、実施例のように
絶縁膜の厚さを約５６０ｎｍとすることによって、Ｇｂ
ｐｓ帯の高速伝送が可能となる。

【００３４】前記半導体レーザ素子１は、たとえば、図
９に示すような通信用パッケージ３０に組み込まれて使
用される。通信用パッケージ３０はパッケージ本体３１
と、パッケージ蓋３２とからなり、箱形構造となってい
る。また、前記パッケージ本体３１の一端に設けられた
ガイド３３に案内されてパッケージ外に延在する光ファ
イバーケーブル３４とからなっている。また、前記パッ
ケージ本体３１の他端にはフランジ３５が固定されてい
る。このフランジ３５には通信用パッケージ３０を所定
箇所に取り付ける際利用される取付孔３６が設けられて
いる。また、外部端子となるリード３７は、前記パッケ
ージ本体３１の底から二列並んで配設されている。

【００３５】このような実施例によれば、つぎのような
効果が得られる。（１）本発明の半導体レーザ素子は埋込みキャップ層と
アノード電極間に設けられる絶縁膜の厚さが約５６０ｎ
ｍと厚いことから、容量Ｃｉ　が従来に比較して小さく
なり、この結果として半導体レーザ素子全体の容量Ｃが
５〜４ｐＦと小さくなり、Ｇｂｐｓ帯高速伝送が可能と
なるという効果が得られる。

【００３６】（２）本発明の半導体レーザ素子は埋込み
キャップ層とアノード電極間に設けられる絶縁膜は二層
構造となり、かつ下層はピンホール等ができ難いＡｌ２
　Ｏ３　膜となっていることから、アノード電極用オー
ミックコンタクト領域の形成時、正確にオーミックコン
タクト領域が形成できるという効果が得られる。

【００３７】（３）上記（１）〜（２）により、本発明
によれば信頼性の高いＧｂｐｓ帯高速伝送に適した半導
体レーザ素子を提供することができるという相乗効果が
得られる。

【００３８】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記絶縁膜を下層がリンガラス膜となり、上層がＳｉＯ
２　膜となる構造としてもよい。この構造では、リンガ
ラス膜と基板２との密着性が良くなる点、リンガラス膜
の加工性が良くなる点で実益がある。

【００３９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である埋め込
みヘテロ構造の１．３μｍ帯分布帰還型半導体レーザの
製造技術に適用した場合について説明したが、それに限
定されるものではない。たとえば、他の発振波長を有す
るＤＦＢレーザの製造技術に適用できる。本発明は少な
くとも絶縁膜による容量を有する半導体レーザ素子の製
造技術に適用できる。

【００４０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。本発明のＢＨ構造のＤＦＢ半導体レー
ザ素子にあっては、埋込み多層成長層とアノード電極と
の間に設けられる絶縁膜を当社従来製品の約３００ｎｍ
よりも約５６０ｎｍと厚くしてある。したがって、絶縁
膜が厚いことから、絶縁膜による容量Ｃｉ　は小さくな
り、半導体レーザ素子の容量は従来の８〜１０ｐＦから
４〜５ｐＦ程度となり、Ｇｂｐｓ帯高速伝送に適したも
のとなる。

【図面の簡単な説明】

【図１】本発明の一実施例による半導体レーザ素子の断
面図である。

【図２】本発明の半導体レーザ素子の平面図である。

【図３】本発明の半導体レーザ素子のモデルを示す模式
的である。

【図４】本発明の半導体レーザ素子の電気的等価回路で
ある。

【図５】本発明の半導体レーザ素子製造において使用す
るウエハの一部を示す断面図である。

【図６】本発明の半導体レーザ素子製造における、多層
埋込み層が設けられたウエハの断面図である。

【図７】本発明の半導体レーザ素子製造におけるストラ
イプが設けられたウエハを示す断面図である。

【図８】本発明の半導体レーザ素子製造における、多層
埋込み層が設けられたウエハの断面図である。

【図９】本発明の半導体レーザ素子を組み込んだ通信用
パッケージの斜視図である。

【符号の説明】

１…半導体レーザ素子、２…基板、３…光ガイド層、４
…活性層、５…クラッド層、６…キャップ層、７…多層
成長層、８…多層埋込み層、９…ブロック層、１０…埋
込み層、１１…埋込みキャップ層、１２…絶縁膜、１２
ａ…Ａｌ２　Ｏ３　膜、１２ｂ…ＳｉＯ２　膜、１３…
ｐ＋　形拡散層、１４…アノード電極、１５…カソード
電極、２０…ウエハ、２１…回折格子、２２…絶縁膜、
２３…ストライプ部、３０…通信用パッケージ、３１…
パッケージ本体、３２…パッケージ蓋、３３…ガイド、
３４…光ファイバーケーブル、３５…フランジ、３６…
取付孔、３７…リード。

Claims

【特許請求の範囲】

【請求項１】　　ｐｎ接合による接合容量および電極下
に設けられた絶縁膜による誘電体容量を有する半導体レ
ーザ素子であって、前記絶縁膜の厚さは半導体レーザの
使用帯域伝送容量に対応する小信号周波数帯域を得る厚
さあるいはそれ以上厚くなっていることを特徴とする半
導体レーザ素子。
【請求項２】　　活性層に電流を流すための電極を有す
るとともに、この電極の一部下面側に絶縁膜を有する半
導体レーザ素子であって、前記絶縁膜は少なくとも３０
０ｎｍを越え４００〜５００ｎｍ前後以上となっている
ことを特徴とする特許請求の範囲第１項記載の半導体レ
ーザ素子。
【請求項３】　　前記絶縁膜は下層がアルミナとなり、
上層がＳｉＯ２　膜となっていることを特徴とする特許
請求の範囲第２項記載の半導体レーザ素子。
【請求項４】　　前記絶縁膜は下層がリンガラス膜とな
り、上層がＳｉＯ２　膜となっていることを特徴とする
特許請求の範囲第２項記載の半導体レーザ素子。
【請求項５】　　少なくとも素子の上面の周囲一辺には
、絶縁膜が設けられていないことを特徴とする特許請求
の範囲第１項乃至第４項いずれか記載の半導体レーザ素
子。