JPH04278477A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04278477A JPH04278477A JP3039671A JP3967191A JPH04278477A JP H04278477 A JPH04278477 A JP H04278477A JP 3039671 A JP3039671 A JP 3039671A JP 3967191 A JP3967191 A JP 3967191A JP H04278477 A JPH04278477 A JP H04278477A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- signal
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000004913 activation Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に個別に起動する回路を複数有する半導体集積回路に
関する。
特に個別に起動する回路を複数有する半導体集積回路に
関する。
【０００２】
【従来の技術】複数の信号処理回路を有する集積回路で
は小型化を図る為端子数を最少限にし、また低消費電力
化を図るために特定の回路のみ動作させながら、他の回
路は待機させる機能を備えている。
は小型化を図る為端子数を最少限にし、また低消費電力
化を図るために特定の回路のみ動作させながら、他の回
路は待機させる機能を備えている。
【０００３】従来の半導体集積回路では、図７に示すよ
うに、起動制御信号ＥＮ１により起動する回路１の入力
端１１を信号入力端とし、起動制御信号ＥＮＤにより起
動する回路０の出力端１０を信号出力端とし、他の入出
力端１０，１１を相互に接続している。
うに、起動制御信号ＥＮ１により起動する回路１の入力
端１１を信号入力端とし、起動制御信号ＥＮＤにより起
動する回路０の出力端１０を信号出力端とし、他の入出
力端１０，１１を相互に接続している。
【０００４】起動制御信号入力端１３に起動信号ＥＮ１
を入力すると回路１が起動し起動制御信号入力端０３に
起動信号ＥＮＤを入力すると回路０が起動する。信号入
力端子に入力される信号は回路１へ入力され、回路１出
力信号は回路０へ入力され、回路０出力信号は信号出力
端子Ｐ０へ出力される。
を入力すると回路１が起動し起動制御信号入力端０３に
起動信号ＥＮＤを入力すると回路０が起動する。信号入
力端子に入力される信号は回路１へ入力され、回路１出
力信号は回路０へ入力され、回路０出力信号は信号出力
端子Ｐ０へ出力される。
【０００５】
【発明が解決しようとする課題】従来の半導体集積回路
では、各単位回路の入出力端が直結されているため、内
部の各単位回路単独の特性の確認は不可能になる。また
、外部入力信号に対し最終段回路出力信号が期待しない
ものである場合、ここで得られる入出力特性からはどの
回路出力が異常なのか判断が困難になり集積回路開発段
階でのデバグの支障になる。
では、各単位回路の入出力端が直結されているため、内
部の各単位回路単独の特性の確認は不可能になる。また
、外部入力信号に対し最終段回路出力信号が期待しない
ものである場合、ここで得られる入出力特性からはどの
回路出力が異常なのか判断が困難になり集積回路開発段
階でのデバグの支障になる。
【０００６】ここで、各回路単独の特性を確認するため
には各回路出力端を外部端子へ引き出す方法があるが、
例えば１０個の単位回路が直列接続される集積回路では
９個もの端子数増加となるので、パッケージが大型化し
、好ましくないという問題があった。
には各回路出力端を外部端子へ引き出す方法があるが、
例えば１０個の単位回路が直列接続される集積回路では
９個もの端子数増加となるので、パッケージが大型化し
、好ましくないという問題があった。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
は、２つ以上直列に接続される単位回路のそれぞれの入
力端および出力端に、各単位回路の起動制御信号に連動
して動作する信号切り替えスイッチ回路を備えている。
は、２つ以上直列に接続される単位回路のそれぞれの入
力端および出力端に、各単位回路の起動制御信号に連動
して動作する信号切り替えスイッチ回路を備えている。
【０００８】
【実施例】本発明について図面を参照して説明する。図
１は本発明の第１の実施例を示すブロック図である。回
路１，回路０の各入力端１１，１０，０１，００にそれ
ぞれ信号切り替えスイッチ回路ＳＷ１１，ＳＷ１０，Ｓ
Ｗ０１，ＳＷ００を挿入し、各スイッチ回路ＳＷ１１，
ＳＷ１０，ＳＷ０１，ＳＷ００の他端１１２と１０２お
よび０１２と００２をそれぞれ相互に接続し、切り替え
制御入力端１１３，１０３を回路１起動制御入力端１３
へ、また切り替え制御入力端０１３，００３を回路０起
動制御入力端０３へ接続している。
１は本発明の第１の実施例を示すブロック図である。回
路１，回路０の各入力端１１，１０，０１，００にそれ
ぞれ信号切り替えスイッチ回路ＳＷ１１，ＳＷ１０，Ｓ
Ｗ０１，ＳＷ００を挿入し、各スイッチ回路ＳＷ１１，
ＳＷ１０，ＳＷ０１，ＳＷ００の他端１１２と１０２お
よび０１２と００２をそれぞれ相互に接続し、切り替え
制御入力端１１３，１０３を回路１起動制御入力端１３
へ、また切り替え制御入力端０１３，００３を回路０起
動制御入力端０３へ接続している。
【０００９】起動制御信号ＥＮ１，ＥＮＤを入力すると
各スイッチはそれぞれ１１０，１０１，０１０，００１
側に接続され、信号はＰ１，ＳＷ１１，ＳＷ１０，ＳＷ
０１，０，ＳＷ００，Ｐ０の経路で出力され、したがっ
て従来と同じ動作をする。
各スイッチはそれぞれ１１０，１０１，０１０，００１
側に接続され、信号はＰ１，ＳＷ１１，ＳＷ１０，ＳＷ
０１，０，ＳＷ００，Ｐ０の経路で出力され、したがっ
て従来と同じ動作をする。
【００１０】起動制御信号ＥＮ１のみ入力すると、各ス
イッチはそれぞれ１１０，１０１，０１２，００２側に
接続され、信号はＰ１，ＳＷ１１，１，ＳＷ１０，ＳＷ
０１，ＳＷ００，Ｐ０の経路で出力され、したがって単
位回路０はバイパスされ単位回路１入出力状態になる。
イッチはそれぞれ１１０，１０１，０１２，００２側に
接続され、信号はＰ１，ＳＷ１１，１，ＳＷ１０，ＳＷ
０１，ＳＷ００，Ｐ０の経路で出力され、したがって単
位回路０はバイパスされ単位回路１入出力状態になる。
【００１１】起動制御信号ＥＮ０のみ入力すると、各ス
イッチはそれぞれ１１２，１０２，０１０，００１側に
接続され、信号はＰ１，ＳＷ１１，ＳＷ１０，ＳＷ０１
，０，ＳＷ００，Ｐ０の経路で出力され、したがって単
位回路１はバイパスされ単位回路０入出力状態になる。
イッチはそれぞれ１１２，１０２，０１０，００１側に
接続され、信号はＰ１，ＳＷ１１，ＳＷ１０，ＳＷ０１
，０，ＳＷ００，Ｐ０の経路で出力され、したがって単
位回路１はバイパスされ単位回路０入出力状態になる。
【００１２】図２は図１に示す切り替えスイッチの具体
的回路例である。切り替えスイッチ回路ＳＷ００は、Ｎ
チャネルＭＯＳトランジスタＭｎ１とＰチャネルＭＯＳ
トランジスタＭｐ１で構成される第１の伝達ゲートと、
ＮチャネルＭＯＳトランジスタＭｎ２とＰチャネルＭＯ
ＳトランジスタＭｐ２で構成される第２の伝達ゲートを
含み、第１の伝達ゲートと第２の伝達ゲートは制御信号
により、交互に開閉するように制御される。他のスイッ
チＳＷ０１，ＳＷ１０，ＳＷ１１も同様である。
的回路例である。切り替えスイッチ回路ＳＷ００は、Ｎ
チャネルＭＯＳトランジスタＭｎ１とＰチャネルＭＯＳ
トランジスタＭｐ１で構成される第１の伝達ゲートと、
ＮチャネルＭＯＳトランジスタＭｎ２とＰチャネルＭＯ
ＳトランジスタＭｐ２で構成される第２の伝達ゲートを
含み、第１の伝達ゲートと第２の伝達ゲートは制御信号
により、交互に開閉するように制御される。他のスイッ
チＳＷ０１，ＳＷ１０，ＳＷ１１も同様である。
【００１３】図３は図１の単位回路１をアナログ回路で
構成し、起動制御は電源で、また単位回路０をアナログ
回路で構成し、起動制御はコントローラ出力信号で行う
ときの例である。
構成し、起動制御は電源で、また単位回路０をアナログ
回路で構成し、起動制御はコントローラ出力信号で行う
ときの例である。
【００１４】図４は図１の単位回路１はＤ／Ａコンバー
タを含むディジタル回路で、起動制御は信号入力で、ま
た単位回路０はアナログ回路で構成し、起動制御は信号
入力で行うときの例である。
タを含むディジタル回路で、起動制御は信号入力で、ま
た単位回路０はアナログ回路で構成し、起動制御は信号
入力で行うときの例である。
【００１５】図５は図１の単位回路１をＤ／Ａコンバー
タを含むディジタル回路で構成し、起動制御は電源で、
また単位回路０をアナログ回路で構成し、起動制御は信
号入力で行なうときの例である。
タを含むディジタル回路で構成し、起動制御は電源で、
また単位回路０をアナログ回路で構成し、起動制御は信
号入力で行なうときの例である。
【００１６】図６は図１の単位回路１をＤ／Ａコンバー
タを含むディジタル回路で構成し、起動制御は信号で、
また単位回路０をアナログ回路で構成し、起動制御は電
源入力で行なうときの例である。
タを含むディジタル回路で構成し、起動制御は信号で、
また単位回路０をアナログ回路で構成し、起動制御は電
源入力で行なうときの例である。
【００１７】
【発明の効果】以上説明したように本発明は、各単位回
路の入出力端にスイッチ回路を備えているので、機能停
止している単位回路はバイパス状態になり、動作状態に
ある回路の単独チェックが可能になる。
路の入出力端にスイッチ回路を備えているので、機能停
止している単位回路はバイパス状態になり、動作状態に
ある回路の単独チェックが可能になる。
【００１８】そして、スイッチ回路の切り替えは単位回
路の起動制御信号に連動して制御されるので端子数を増
す必要がなく、したがってその集積回路が本来必要とす
る端子数のままで単位回路の単独チェックができること
になる。
路の起動制御信号に連動して制御されるので端子数を増
す必要がなく、したがってその集積回路が本来必要とす
る端子数のままで単位回路の単独チェックができること
になる。
【図１】本発明の実施例の基本的ブロック図である。
【図２】図１の切り替えスイッチの回路図である。
【図３】図１のブロックの第１の具体的回路図である。
【図４】図１のブロックの第２の具体的回路図である。
【図５】図１のブロックの第３の具体的回路図である。
【図６】図１のブロックの第４の具体的回路図である。
【図７】従来の半導体集積回路の一例の基本的ブロック
図である。
図である。
０，１ 単位回路
００１，０１０，１０１，１１０ 切り替えスイ
ッチ入出力端 ００２，０１２，１０２，１１２ 切り替えスイ
ッチ入出力端 ０００，０１１，１００，１１１ 切り替えスイ
ッチ入出力端 ００３，０１３，１０３，１１３ 切り替えスイ
ッチ制御端 ＥＮＤ，ＥＮ１ 切り替え制御信号端ＳＷ００，
ＳＷ０１，ＳＷ１０，ＳＷ１１ スイッチ回路 ０１，１１ 単位回路入力端 ００，１０ 単位回路出力端
ッチ入出力端 ００２，０１２，１０２，１１２ 切り替えスイ
ッチ入出力端 ０００，０１１，１００，１１１ 切り替えスイ
ッチ入出力端 ００３，０１３，１０３，１１３ 切り替えスイ
ッチ制御端 ＥＮＤ，ＥＮ１ 切り替え制御信号端ＳＷ００，
ＳＷ０１，ＳＷ１０，ＳＷ１１ スイッチ回路 ０１，１１ 単位回路入力端 ００，１０ 単位回路出力端
Claims (1)
- 【請求項１】 起動制御端に起動制御信号を入力する
ことにより起動する単位回路を備え、該単位回路の入力
端に１入力２出力の第１のスイッチ回路の第１の出力端
を接続し、前記単位回路の出力端に２入力１出力の第２
のスイッチ回路の第１の入力端を接続し、前記第１のス
イッチ回路の第２の出力端と前記第２のスイッチ回路の
第２の入力端を接続し、両スイッチ回路の切り替え制御
端を前記単位回路の起動制御端へ接続してなるバイパス
スイッチ付単位回路を少なくとも２つ以上直列接続で構
成し、これらの前段に接続される前記第１のスイッチ回
路の入力端を信号入力端とし、後段に接続される前記第
２のスイッチ回路の出力端を信号出力端とすることを特
徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039671A JPH04278477A (ja) | 1991-03-06 | 1991-03-06 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039671A JPH04278477A (ja) | 1991-03-06 | 1991-03-06 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04278477A true JPH04278477A (ja) | 1992-10-05 |
Family
ID=12559558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3039671A Pending JPH04278477A (ja) | 1991-03-06 | 1991-03-06 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04278477A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231187A (ja) * | 1984-05-01 | 1985-11-16 | Nippon Telegr & Teleph Corp <Ntt> | テスト容易化回路構成法 |
| JPS6282369A (ja) * | 1985-10-07 | 1987-04-15 | Toshiba Corp | 試験用切換回路 |
| JPH03279880A (ja) * | 1990-03-28 | 1991-12-11 | Matsushita Electric Ind Co Ltd | 検査機能付集積回路素子 |
-
1991
- 1991-03-06 JP JP3039671A patent/JPH04278477A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231187A (ja) * | 1984-05-01 | 1985-11-16 | Nippon Telegr & Teleph Corp <Ntt> | テスト容易化回路構成法 |
| JPS6282369A (ja) * | 1985-10-07 | 1987-04-15 | Toshiba Corp | 試験用切換回路 |
| JPH03279880A (ja) * | 1990-03-28 | 1991-12-11 | Matsushita Electric Ind Co Ltd | 検査機能付集積回路素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020047733A1 (en) | Transistor circuit | |
| JPH0673081B2 (ja) | 自動制御装置 | |
| JPH04278477A (ja) | 半導体集積回路 | |
| JP3214462B2 (ja) | 半導体集積回路 | |
| JP3543364B2 (ja) | マイコンの入出力回路 | |
| JPH01170878A (ja) | 出力回路 | |
| JPS6477142A (en) | Semiconductor integrated circuit | |
| KR0117495Y1 (ko) | 배타적 논리합(xor)회로 | |
| JPH0624787Y2 (ja) | 切替回路 | |
| KR960007669Y1 (ko) | 마이크로컴퓨터의 입출력포트회로 | |
| KR100272481B1 (ko) | 감소된트랜지스터수로이루어진프로그램가능한버퍼회로 | |
| JPH06268456A (ja) | 差動増幅器 | |
| JPH01225223A (ja) | Ｃｍｏｓ論理回路 | |
| JPS61112220A (ja) | デ−タ端末装置 | |
| JPH0360052A (ja) | 半導体集積回路装置 | |
| JPH01228214A (ja) | 半導体集積回路 | |
| JPH05327458A (ja) | 半導体集積回路 | |
| JPH0738776A (ja) | 映像信号処理回路 | |
| JPH04123117A (ja) | クロック切替回路 | |
| JPH06232733A (ja) | 半導体論理回路 | |
| JPH01256211A (ja) | ポート入力切換回路 | |
| JPH04155280A (ja) | 半導体集積回路 | |
| JPS62298204A (ja) | Ｃｍｏｓゲ−トアレイ | |
| JPS63173361A (ja) | 集積回路 | |
| JPH04111529A (ja) | 出力バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971216 |