JPH0426827A - 薄膜トランジスタアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、アクティブマトリクス液晶デイスプレィを構
成する薄膜トランジスタアレイに関するものである。

［従来の技術］ 第２図は、従来の薄膜トランジスタアレイの構成例を示
す平面図である。従来の薄膜トランジスタアレイは、第
２図に示すように、ガラス基板（図示せず）上にデータ
ライン電極２１と、ゲート電極２２とか互いに直交する
ように配置され、上記データライン電極２１とゲート電
極２２との交点にアクティブマトリクス液晶デイスプレ
ィのスイッチング素子となる薄膜トランジスタか形成さ
れており、さらに上記薄膜トランジスタに画素電極２３
か接続された構成となっている。

上記データライン電極２１とゲート電極２２とは上記ガ
ラス基板上にそれぞれストライプ状に形成されており、
薄膜トランジスタ及び画素電極２３が二次元的に配置さ
れている。

上記データライン電極２１は、ガラス基板上にアルミニ
ウム（ＡＩ）、クロム（Ｃｒ）、ニクロム（Ｎ　ｉ　Ｃ
ｒ）などをスパッタリング法または蒸着法により膜厚０
．　３〜１．０μｍ程度に成膜した後、フォトリソグラ
フィー及びエツチングにより所定の形状に加工されてい
る。データライン電極２１は、後述するように、薄膜ト
ランジスタを構成するソース電極及びドレイン電極と同
時に同一素材から形成される。

上記ゲート電極２２は、クロム、タンタル（Ｔａ）、モ
リブデン（ＭＯ）などをスパッタリング法または蒸着法
により膜厚０．　１〜０．３μｍ程度に成膜した後、フ
ォトリソグラフィー及びエツチングにより所定の形状に
加工されている。ゲート電極２２の薄膜トランジスタを
形成する部分及びデータライン電極２１と交差する部分
は、部分的に陽極酸化することにより第一のゲート絶縁
膜２４ａを形成している。

上記画素電極２３は、ＩＴＯをスパッタリング法または
蒸着法により膜厚０．　１μｍ程度に成膜した後、フォ
トリソグラフィー及びエツチングにより所定の形状に加
工されている。

上記薄膜トランジスタは、Ｎ　ＨａとＳｉＨ４ガスとを
主成分とするプラズマＣＶＤ法により第一のゲート絶縁
膜２４ａを覆うように形成された膜厚０．１〜０．４μ
ｍのＳｉＮ、からなる第二のゲート絶縁膜２４ｂと、５
ｉＨａガスを主成分とするプラズマＣＶＤ法により第二
のゲート絶縁膜２４ｂ上に形成された膜厚０．０５〜０
．２μｍのアモルファスシリコン（ａ−８ｉ）からなる
半導体膜２５と、上記データライン電極２１と同時に同
一の素材から半導体２５上に形成されたドレイン電極２
６及びソース電極２７とからなっている。

上記薄膜トランジスタにおいて、ドレイン電極２６は上
記データライン電極２１と一体的に形成されている。

第３図は、第２図のｎ−ｎ線で切る上記薄膜トランジス
タの要部断面図である。第３図において、第２図と同一
の構成要素には同一の符号を付し、詳しい説明を省略す
る。

上記従来の薄膜トランジスタでは、第３図に示すように
、ゲート電極２２上に該ゲート電極２２を部分的に陽極
酸化してなる第一のゲート絶縁膜２４ａが形成され、さ
らに、第一のゲート絶縁膜２４ａを覆うようにＳｉＮ、
からなる第二のゲート絶縁膜２４ｂが形成されている。

すなわちゲート絶縁膜か２層形成されている。

そして、上記第二の絶縁膜２４ｂ上に半導体膜２５か形
成され、半導体膜２５上にドレイン電極２６及びソース
電極２７が形成されている。

また、上記薄膜トランジスタアレイには、上記した全構
成要素を覆うようにＳｉＮｘなどからなる表面保護膜２
８がＮＨ３とＳ＋Ｈ４ガスを主成分とするプラズマＣＶ
Ｄ法などにより形成されており、表面保護膜２８上には
ラビング処理を施したポリイミド膜からなる配向膜２９
が形成されている。

［発明が解決しようとする課題］ 上記従来の薄膜トランジスタアレイでは、ゲート絶縁膜
がゲート電極の一部を酸化してなる金属酸化物層とＳｉ
Ｎ、層との２層で構成されている。

しかしながら、上記従来の薄膜トランジスタアレイでは
、組込まれる液晶表示装置の表示画面が大きくなり表示
容量が増大するにしたがって、ゲート絶縁膜にピンホー
ルが発生しやすくなる。上記ピンホールは、成膜中の微
粒子の発生、洗浄不良による異物の付着、前工程での残
渣などが原因となって発生する。ゲート絶縁膜にピンホ
ールが発生すると絶縁不良となり、特に、マトリクス電
極の交差部で上記ピンホールか発生するとゲート電極と
トレイン電極とか垂直方向でショート（Ｇ−Ｄショート
）シて液晶表示装置の表示欠陥（線欠陥）を招くという
問題がある。

そこで、本発明は上記したような従来技術の課題を解決
するためになされたもので、その目的とするところは、
液晶表示装置に表示欠陥を生じさせない薄膜トランジス
タアレイを提供することにある。

［課題を解決するための手段］ 本発明に係わる薄膜トランジスタアレイは、絶縁基板と
、上記絶縁基板上にストライプ状に備えられたデータラ
イン電極と、上記絶縁基板上に上記データライン電極と
直交するストライプ状に備えられたゲート電極と、上記
データライン電極とゲート電極との交点に備えられた薄
膜トランジスタと、上記絶縁基板上に備えられ上記薄膜
トランジスタに接続されている透明な画素電極とからな
り、上記ゲート電極上の上記データライン電極と交差す
る部分及び上記薄膜トランジスタを構成する部分が酸化
されて絶縁体を形成している薄膜トランジスタアレイで
あって、上記ゲート電極上の酸化されている部分の少な
くとも一部の上に酸化シリコン膜及び窒化シリコン膜が
この順に積層されていることを特徴としている。

［作用コ 本発明の薄膜トランジスタアレイでは、上記ゲート電極
上の酸化されている部分の少なくとも一部の上に形成さ
れているゲート絶縁膜が、ゲート電極が酸化されてなる
金属酸化物膜と、酸化シリコン膜と、窒化シリコン膜と
がこの順に積層された三層構造となっている。

上記構成のゲート絶縁膜は、異なる物質を複数の工程に
より三層に積層してなるので、各層の同一箇所にピンホ
ールが発生する確率は非常に低く、１つの膜にピンホー
ルが発生しても通常はピンホール発生箇所の上層または
下層に積層されている他の膜によって補完されるので、
絶縁不良が生じにくい。

［実施例コ 以下に本発明を図示の実施例に基づいて説明する。

第１図は、本発明の薄膜トランジスタアレイの一実施例
の構成を示す平面図である。本発明の薄膜トランジスタ
アレイは、第１図に示すように、ガラス基板（図示せず
）上にデータライン電極１１とゲート電極１２とが互い
に直交するように配置されてマトリクス電極を形成し、
上記データライン電極１１とゲート電極１２との交点に
アクティブマトリクス液晶デイスプレィのスイッチング
素子となる薄膜トランジスタが形成されており、上記薄
膜トランジスタには透明な画素電極１３か接続されてい
る。

上記データライン電極１１とゲート電極１２とは上記ガ
ラス基板上にそれぞれストライプ状に形成されており、
薄膜トランジスタ及び画素電極１３か二次元的に配置さ
れている。

第４図は、第１図のＩ−Ｉ線で切る上記薄膜トランジス
タの要部断面図である。第４図においては、第１図と同
一の構成要素には同一の符号を付す。

上記薄膜トランジスタは、第４図に示すように、ゲート
電極１２の薄膜トランジスタを形成する部分及びデータ
ライン電極１１と交差する部分を覆うように形成された
ゲート絶縁膜１４と、ゲート絶縁膜１４上に形成された
半導体膜１５と、半導体膜１５上にデータライン電極と
同一素材から形成されたトレイン電極１６及びソース電
極１７とからなっている。上記ドレイン電極１６は、上
記データライン電極１１と一体的に形成されている。

そして、本実施例の薄膜トランジスタにおいて、ゲート
絶縁膜１４は、ゲート電極１２の薄膜トランジスタを形
成する部分及びデータライン電極１１と交差する部分を
部分的に陽極酸化してなる第一のゲート絶縁膜１４ａと
、ゲート絶縁膜１４ａを覆うように形成された酸化シリ
コン（Ｓ　ｉ　Ｏ，）からなる第二のゲート絶縁膜１４
ｂと、ゲート絶縁膜１４ｂ上に形成された窒化シリコン
（Ｓ　ｉ　Ｎ、）からなる第三のゲート絶縁膜１４ｃと
の三層構造を有する積層体となっていることを特徴とし
ている。

本実施例の薄膜トランジスタアレイは、次に述べる製造
方法により有利に製造することかできる。

ます、ガラス基板上にタングステン（Ｗ）及びタンタル
よりなるタングステン−タンタル（ＷＴａ）合金をスパ
ッタリング法または蒸着法により成膜し、０．　１〜０
．３μｍ程度の厚さの金属膜を形成する。次いで、上記
金属膜のフォトリソグラフィー及びエツチングにより、
ゲート電極１２のパターンを形成する。

次に、ゲート電極１２の薄膜トランジスタを形成する部
分及びデータライン電極１１と交差する予定の領域を部
分的に陽極酸化し、タングステジ−タンタル酸化膜（Ｗ
ＴａＯｘ）からなり膜厚０゜１〜０．２μｍの第一のゲ
ート絶縁膜１４ａを形成する。

次に、ガラス基板上にＩＴＯなどの透明電極材料をスパ
ッタリング法または蒸着法により、０゜１μｍ程度の厚
さになるように成膜する。次いで、フォトリソグラフィ
ー及びエツチングにより、画素電極１３のパターンを形
成する。

次に、ＮＯ，及びＳ　ｉＨ４を主成分ガスとするプラズ
マＣＶＤ法によりＳｉＯｘ膜を基板全面に０゜０１〜０
．２μｍ程度の厚さになるように堆積し、次いで、ＮＨ
，及びＳ　Ｉ　Ｈ４を主成分ガスとするプラズマＣＶＤ
法によりＳｉＮ、膜を基板全面に０゜０５〜０．　５μ
ｍ程度の厚さになるように堆積し、さらに、ＳｉＨ４を
主成分ガスとするプラズマＣＶＤ法によりアモルファス
シリコン（ａ−８ｉ）膜を基板全面に０．　１〜０．４
μｍ程度の厚さになるように成膜する。次いで、上記Ｓ
ｉＯｘ膜、ＳｉＮ、膜及びａ−８ｉ膜のフォトリソグラ
フィー及びエツチングにより所定のパターンを形成する
。

上記工程により、ＳｉＯｘ膜から第二のゲート絶縁膜１
４ｂが、ＳｉＮ、膜から第三のゲート絶縁膜１４ｃが、
ａ−８ｔ膜から半導体膜１５がそれぞれ形成される。上
記工程において、第二のゲート絶縁膜１４ｂは第一のゲ
ート絶縁膜１４ａを覆うように形成されており、第三の
ゲート絶縁膜１４ｃは第二のゲート絶縁膜１４ｂ上に形
成されており、さらに半導体膜１５は第三のゲート絶縁
膜１４ｃ上に形成されている。そして、ＷＴａＯｘから
なる第一のゲート絶縁膜１４　ａ、　Ｓ　ｉ　Ｏｘ膜か
らなる第二のゲート絶縁膜１４ｂ１及び、ＳｉＮ、膜か
らなる第三のゲート絶縁膜１４ｃにより三層構造を有す
る積層体のゲート絶縁膜１４が構成されている。

次に、基板全面にアルミニウム、ニッケル、クロム、モ
リブデン、銅（Ｃｕ）などの金属または上記金属を組合
せてなるニクロムなどの合金のいずれかひとつをスパッ
タリング法または蒸着法により成膜し、０．３〜１．　
　Ｏμｍ程度の厚さの金属膜を形成する。次いで、フォ
トリソグラフィー及びエツチングにより、データライン
電極１１のパターンを形成する。上記工程により、デー
タライン電極１１、ドレイン電極１６、及び、ソース電
極１７が形成される。上記工程において、ドレイン電極
１６はデータライン電極１１と一体的に形成されている
。

最後に、基板全面にプラズマＣＶＤ法によるＳｉＮア膜
などからなる表面保護膜及び上記表面保護膜上にポリイ
ミド膜を形成し、上記ポリイミド膜をラビング処理する
ことにより、薄膜トランジスタアレイの製造を完了する
。

［発明の効果］ 以上詳細に説明したように、本発明の薄膜トランジスタ
アレイではゲート絶縁膜が、ゲート電極が酸化されてな
る金属酸化物膜と、酸化シリコン膜と、窒化シリコン膜
とがこの順に積層された三層構造となっているので、絶
縁不良が生じにくい。

従って、本発明の１嘆トランジスタにより、表示欠陥の
低減した液晶表示装置が得られる。

【図面の簡単な説明】

第１図は本発明に係わる薄膜トランジスタアレイの一実
施例を示す平面図であり、 第２図は従来の薄膜トランジスタアレイの構成例を示す
平面図であり、 第３図は第２図のｎ−ｎ線で切る要部断面図であり、 第４図は第１図のＩ−Ｉ線で切る要部断面図である。 １・・・データライン電極、 ２・・・ゲート電極、 ３・・・画素電極、 ４・・・ゲート絶縁膜、 ４　ａ　・−ＷＴ　ａ　Ｏｘ膜、 ４ｂ・・・ＳｉＯオ膜、 ４Ｃ・・・ＳｉＮ、膜。 −１−ピプ弘字呵イ多’Ｊｑ’でｆ　ｆＯ１ジ〕第 ■ 図 １１：　チータライー／４第ｉ ａ來例っ平面口 第２図 イカε１子／３リ　。燗Ｐ１らＶ５−＆ｉン］第３図

Claims (1)

1. 【特許請求の範囲】 　絶縁基板と、 上記絶縁基板上にストライプ状に備えられたデータライ
   ン電極と、 上記絶縁基板上に上記データライン電極と直交するスト
   ライプ状に備えられたゲート電極と、上記データライン
   電極とゲート電極との交点に備えられた薄膜トランジス
   タと、 上記絶縁基板上に備えられ上記薄膜トランジスタに接続
   されている透明な画素電極とからなり、上記ゲート電極
   上の上記データライン電極と交差する部分及び上記薄膜
   トランジスタを構成する部分が酸化されて絶縁体を形成
   している薄膜トランジスタアレイであって、 上記ゲート電極上の酸化されている部分の少なくとも一
   部の上に酸化シリコン膜及び窒化シリコン膜がこの順に
   積層されていることを特徴とする薄膜トランジスタアレ
   イ。