JPH04267337A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04267337A JPH04267337A JP2748791A JP2748791A JPH04267337A JP H04267337 A JPH04267337 A JP H04267337A JP 2748791 A JP2748791 A JP 2748791A JP 2748791 A JP2748791 A JP 2748791A JP H04267337 A JPH04267337 A JP H04267337A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- film
- etching
- crown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000005530 etching Methods 0.000 claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 6
- 239000010953 base metal Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000010884 ion-beam technique Methods 0.000 abstract description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 238000000059 patterning Methods 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- YSSSPARMOAYJTE-UHFFFAOYSA-N dibenzo-18-crown-6 Chemical compound O1CCOCCOC2=CC=CC=C2OCCOCCOC2=CC=CC=C21 YSSSPARMOAYJTE-UHFFFAOYSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007348 radical reaction Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、超LSI等の半導体装
置の製法に関し、特に金属クラウンのないコンタクトホ
ールの形成に係わる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing semiconductor devices such as VLSIs, and more particularly to the formation of contact holes without metal crowns.
【0002】0002
【従来の技術】半導体集積回路の製造プロセス、特に超
LSI製造プロセスではパターン寸法が益々細くなり、
ドライエッチングによる加工精度も以前より厳しくなっ
てきている。リソグラフィー技術においても下地の段差
が大きいとコンタクトホールを形成する際のパターニン
グが困難になる等の問題があり、平坦化又は平滑化(以
後、総称して平坦化という)処理が必須となってきてい
る。通常、平坦化は、段差を有する表面上にレジスト膜
を塗布形成し、エッチバックして行われる。そして、配
線の接続は、このように平坦化した表面にレジストマス
クを形成し、ドライエッチング例えばRIE(反応イオ
ンエッチング)によってコンタクトホールを形成し、次
いで、コンタクトホールを含んで全面に配線材料を蒸着
、CVD等により形成し(例えばAl膜を形成するか、
或はブランケットタングステン(W)を形成しエッチバ
ックして又は選択タングステンCVDによりコンタクト
ホール内にタングステン埋込み層を形成してからAl膜
を全面に形成し)、その後、パターニングして下地導電
膜、例えばAl(又はAl合金)膜に接続する上層配線
を形成するようになされる。[Prior Art] In the manufacturing process of semiconductor integrated circuits, especially in the VLSI manufacturing process, pattern dimensions are becoming smaller and smaller.
The processing accuracy of dry etching is also becoming more stringent than before. Even in lithography technology, there are problems such as difficulty in patterning when forming contact holes when there is a large step difference in the base, and flattening or smoothing (hereinafter collectively referred to as flattening) has become essential. There is. Normally, planarization is performed by coating and forming a resist film on a surface having a step and etching it back. Then, to connect the wiring, a resist mask is formed on the flattened surface, contact holes are formed by dry etching, such as RIE (reactive ion etching), and then wiring material is deposited over the entire surface including the contact holes. , formed by CVD etc. (for example, forming an Al film,
Alternatively, a tungsten buried layer is formed in the contact hole by forming blanket tungsten (W) and etching back or selective tungsten CVD, and then forming an Al film on the entire surface), and then patterning to form a base conductive film, e.g. Upper layer wiring connected to the Al (or Al alloy) film is formed.
【0003】0003
【発明が解決しようとする課題】しかし乍ら、上述の平
坦化により、ドライエッチングで新たな問題点が発生し
つつある。例えばRIEでは、反応性イオンの入射エネ
ルギーを利用している為、オーバーエッチング時の下地
金属膜のスパッタが問題となる。即ち、図3Aに示すよ
うに、素子が形成された半導体基板1上にSiO2 等
の絶縁膜2、下地Al(又はAl−Si等のAl合金)
膜3、例えばプラズマCVDによるSiN膜等の絶縁膜
4が順次形成され、平坦化後、レジストマスク5を介し
てRIEによって絶縁膜4にコンタクトホール6を形成
すると、オーバーエッチング時に下地Al(又はAl合
金)膜3がスパッタされ、蒸発、発散してホール内壁面
にAlクラウンと呼ばれるAl被着物7が形成される。
このAlクラウン7は、ひどい場合には図3Bに示すよ
うにレジストマスク5を除去しても残り、爾後の配線プ
ロセスに支障を来すものである。[Problems to be Solved by the Invention] However, due to the above-mentioned planarization, new problems are occurring in dry etching. For example, in RIE, since the incident energy of reactive ions is used, sputtering of the underlying metal film during over-etching becomes a problem. That is, as shown in FIG. 3A, an insulating film 2 such as SiO2 and a base Al (or an Al alloy such as Al-Si) are formed on a semiconductor substrate 1 on which an element is formed.
A film 3, for example, an insulating film 4 such as a SiN film by plasma CVD, is sequentially formed, and after planarization, a contact hole 6 is formed in the insulating film 4 by RIE through a resist mask 5. During over-etching, the underlying Al (or Al The alloy film 3 is sputtered, evaporated and diffused to form an Al deposit 7 called an Al crown on the inner wall surface of the hole. In severe cases, this Al crown 7 remains even after the resist mask 5 is removed, as shown in FIG. 3B, and causes trouble in the subsequent wiring process.
【0004】このAlクラウン7はオーバーエッチング
を減少させると、少なくなるが、図4に示すように平坦
化後に、段差上部のAl(又はAl合金)膜パターン3
Aと段差下部のAl(又はAl合金)膜パターン3Bに
達するコンタクトホール6Aと6Bを同時にRIEで形
成すると、加工する絶縁膜4の膜厚が異なるために、浅
いコンタクトホール6Aほど過剰なオーバーエッチング
となり、浅いコンタクトホール6AでのAlクラウン7
の発生は防止できない。[0004] This Al crown 7 is reduced by reducing overetching, but as shown in FIG. 4, after planarization, the Al (or Al alloy) film pattern 3 on the top of the step
If contact holes 6A and 6B reaching A and the Al (or Al alloy) film pattern 3B at the bottom of the step are simultaneously formed by RIE, the shallower the contact hole 6A, the more excessive over-etching will occur because the thickness of the insulating film 4 to be processed is different. Therefore, Al crown 7 in shallow contact hole 6A
occurrence cannot be prevented.
【0005】特に、RIEによるコンタクトホール6の
形成ではイオン性(即ち反応性イオンの入射エネルギー
)が強いほど高精度のコンタクトホールが得られるが、
反面、イオン性が強いためにAlクラウン7が発生する
。また、このようなAlクラウン7は、程度が軽ければ
、レジストマスク5の除去時、又は後処理時に偶然除去
される事もあるが、除去されたAlクラウン7はダスト
となり、半導体装置製造に悪影響を及ぼすものである。
このように、Alクラウン7の問題は、平坦化等で加工
する絶縁膜4の膜厚が場所によって異なる場合、本質的
に発生するもので、その解決法が望まれていた。In particular, when forming the contact hole 6 by RIE, the stronger the ionicity (that is, the incident energy of reactive ions), the more accurate the contact hole can be obtained.
On the other hand, because of its strong ionicity, an Al crown 7 is generated. Furthermore, if the extent of the Al crown 7 is slight, it may be accidentally removed when removing the resist mask 5 or during post-processing, but the removed Al crown 7 becomes dust and has a negative impact on semiconductor device manufacturing. It is something that gives rise to As described above, the problem of the Al crown 7 essentially occurs when the thickness of the insulating film 4 to be processed by planarization etc. differs depending on the location, and a solution to this problem has been desired.
【0006】本発明は、上述の点に鑑み、所謂金属クラ
ウンのないコンタクトホールの形成を可能にした半導体
装置の製法を提供するものである。In view of the above-mentioned points, the present invention provides a method for manufacturing a semiconductor device that makes it possible to form a contact hole without a so-called metal crown.
【0007】[0007]
【課題を解決するための手段】本発明は、下地金属膜1
3上の絶縁膜14にドライエッチングによりコンタクト
ホール16を形成する工程と、ドライエッチングで生じ
た金属クラウン17を、コンタクトホール16に対して
斜めから反応性イオン20を入射させてエッチング除去
する工程を有することを特徴とする。[Means for Solving the Problems] The present invention provides a base metal film 1
A step of forming a contact hole 16 in the insulating film 14 on the insulating film 14 by dry etching, and a step of etching away the metal crown 17 produced by the dry etching by injecting reactive ions 20 obliquely into the contact hole 16. It is characterized by having.
【0008】[0008]
【作用】本発明においては、ドライエッチングによりコ
ンタクトホール16を形成した後、コンタクトホール1
6に対して斜めから反応性イオン20を入射させてエッ
チング処理することにより、下地金属膜13に影響を与
えずにホール内壁面に生じた金属クラウン17のみが選
択的に除去される。従って、金属クラウンのないコンタ
クトホールが形成される。[Operation] In the present invention, after forming the contact hole 16 by dry etching, the contact hole 1
By etching the hole 6 by obliquely injecting reactive ions 20 into the hole 6, only the metal crown 17 formed on the inner wall surface of the hole is selectively removed without affecting the base metal film 13. Therefore, a contact hole without a metal crown is formed.
【0009】[0009]
【実施例】以下、図面を参照して本発明の実施例を説明
する。Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings.
【0010】本例においては、図1Aに示すように、素
子が形成された半導体基板11上に絶縁膜12、下地配
線のAl(又はAl合金)膜13及び絶縁膜14が順次
形成される。ここでは、図示せざるも表面の段差を平坦
化するために、レジスト膜を塗布形成した後、エッチバ
ックが行われ、絶縁膜14が平坦化されている。そして
、この絶縁膜14上に所定パターンのレジストマスク1
5を形成する。In this example, as shown in FIG. 1A, an insulating film 12, an Al (or Al alloy) film 13 as a base wiring, and an insulating film 14 are sequentially formed on a semiconductor substrate 11 on which elements are formed. Here, in order to flatten the surface level difference (not shown), after a resist film is applied and formed, etchback is performed to flatten the insulating film 14. Then, a resist mask 1 with a predetermined pattern is placed on this insulating film 14.
form 5.
【0011】次に、図1Bに示すように、レジストマス
ク15を介してイオン性の強いRIEにより絶縁膜14
に高精度のコンタクトホール16を形成する。このコン
タクトホール16は浅いために、他の深いコンタクトホ
ールを同時形成に際して過剰のオーバーエッチングがな
され、この結果、下地のAl(又はAl合金)膜13が
スパッタされて所謂Alクラウン17が発生する。尚、
このAlクラウン17は絶縁膜14及びレジストマスク
15の側壁に付着しており、成分としてはAl、C、F
、O等の混合物と考えられる。アッシングでも取れない
ことから安定なAl、F、Al2 O3 も含まれてい
ると考えられるが、ラジカル反応では除去困難である。Next, as shown in FIG. 1B, the insulating film 14 is removed by highly ionic RIE through the resist mask 15.
A highly precise contact hole 16 is formed in. Since this contact hole 16 is shallow, excessive overetching is performed when other deep contact holes are simultaneously formed, and as a result, the underlying Al (or Al alloy) film 13 is sputtered and a so-called Al crown 17 is generated. still,
This Al crown 17 is attached to the side walls of the insulating film 14 and the resist mask 15, and contains Al, C, and F as its components.
, O, etc. Since it cannot be removed even by ashing, it is thought that stable Al, F, and Al2O3 are also contained, but they are difficult to remove by radical reactions.
【0012】そこで、次に図2Cに示すように、例えば
RIBE(反応性イオンビームエッチング)等の反応性
イオンを方向性をもって照射可能な装置を用い、半導体
基板11に対して、即ちコンタクトホール16に対して
ホール径をA、ホール深さをBとしたときのθ=tan
−1(A/B)で表わされる角度θより大きな角度で
反応性イオン20を入射させ、コンタクトホール内のレ
ジストマスク15及び絶縁膜14の側壁に付着したAl
クラウン17をエッチング除去する。角度θはコンタク
トホール16のアスペクト比により決まるので、Alク
ラウン17の発生しているコンタクトホール16によっ
て適宜決定すればよい。Alクラウン17として、絶縁
膜14の側壁に付着しているものは特に問題にならず、
レジスト膜15の側壁に付着しているものが問題となる
ため、方向性のある反応性イオン20をコンタクトホー
ル16に対して斜め方向により入射させて少なくともレ
ジストマスク15の側壁に付着してAlクラウン17を
除去する。Next, as shown in FIG. 2C, a device capable of directionally irradiating reactive ions, such as RIBE (reactive ion beam etching), is used to irradiate the semiconductor substrate 11 with contact holes 16. θ=tan when the hole diameter is A and the hole depth is B for
The reactive ions 20 are incident at an angle larger than the angle θ expressed by -1 (A/B), and the Al deposited on the resist mask 15 and the side wall of the insulating film 14 in the contact hole is
The crown 17 is removed by etching. Since the angle θ is determined by the aspect ratio of the contact hole 16, it may be appropriately determined depending on the contact hole 16 in which the Al crown 17 is formed. The Al crown 17 attached to the side wall of the insulating film 14 is not particularly problematic;
Since ions adhering to the side walls of the resist film 15 pose a problem, directional reactive ions 20 are obliquely incident on the contact hole 16 so that they adhere to at least the side walls of the resist mask 15 and form an Al crown. 17 is removed.
【0013】反応性ガスとしては、Cl2 、BCl3
、HCl等のClを含む塩素系ガス、又はAr等の希
ガスと塩素系ガスの混合ガス等を用いることができる。
レジストマスク15及び絶縁膜14の側壁に均一に反応
性イオン20を入射させる為には、半導体基板11(所
謂ウエハ)を回転、又はウエハの方向を変えてエッチン
グすればよい。[0013] As the reactive gas, Cl2, BCl3
, a chlorine-based gas containing Cl such as HCl, or a mixed gas of a rare gas such as Ar and a chlorine-based gas, etc. can be used. In order to uniformly inject the reactive ions 20 into the resist mask 15 and the sidewalls of the insulating film 14, the semiconductor substrate 11 (so-called wafer) may be rotated or the direction of the wafer may be changed during etching.
【0014】しかる後、図2Dに示すように、レジスト
マスク15を除去し、コンタクトホール16内を含む全
面に配線材料例えばAl膜を蒸着等により被着形成し、
次いでパターニングして下地のAl(又はAl合金)膜
13に接続するAl上層配線18を形成する。Thereafter, as shown in FIG. 2D, the resist mask 15 is removed, and a wiring material such as an Al film is deposited on the entire surface including the inside of the contact hole 16 by vapor deposition or the like.
Next, patterning is performed to form an Al upper layer wiring 18 connected to the underlying Al (or Al alloy) film 13.
【0015】或は、図示せざるも図2Cの工程後、例え
ばブランケットタングステンを形成し、エッチバックし
て、又は選択タングステンCVDにより、コンタクトホ
ール16内にタングステン埋込み層を形成する。次いで
タングステン埋込み層に接するようにAl膜を形成し、
パターニングしてタングステン埋込み層を介して下地A
l(又はAl合金)膜13と接続するAl上層配線を形
成する。Alternatively, after the process shown in FIG. 2C (not shown), a tungsten buried layer is formed in the contact hole 16 by, for example, forming a blanket tungsten layer and performing etching back or selective tungsten CVD. Next, an Al film is formed in contact with the tungsten buried layer,
After patterning, the base A is formed through the tungsten buried layer.
An Al upper layer wiring connected to the Al (or Al alloy) film 13 is formed.
【0016】上述の製法によれば、Al(又はAl合金
)膜13上の絶縁膜14に対してRIEによりコンタク
トホール16を形成した後、RIBE等の反応性イオン
を方向性をもって照射可能な装置を用いて斜めから反応
性イオン20を入射させることにより、RIEで発生し
たAlクラウン17をエッチング除去することができる
。しかもこの場合、ホール側壁に付着してAlクラウン
17のみが除去され、コンタクトホール16に臨む下地
のAl(又はAl合金)膜13はエッチングの影響を全
く受けることがない。従って、その後コンタクトホール
16を通じてAl上層配線18と下地のAl(又はAl
合金)膜13との接続が良好に行える。According to the above-described manufacturing method, after the contact hole 16 is formed in the insulating film 14 on the Al (or Al alloy) film 13 by RIE, an apparatus capable of directionally irradiating reactive ions such as RIBE is used. By obliquely injecting the reactive ions 20 using the method, the Al crown 17 generated by RIE can be etched away. Moreover, in this case, only the Al crown 17 attached to the side wall of the hole is removed, and the underlying Al (or Al alloy) film 13 facing the contact hole 16 is not affected by etching at all. Therefore, after that, through the contact hole 16, the Al upper layer wiring 18 and the underlying Al (or Al
(Alloy) can be well connected to the membrane 13.
【0017】尚、上例では下地金属膜としてAl系膜1
3を用いたが、その他、W、WSix等を用いた場合に
も本発明は応用可能である。In the above example, the Al-based film 1 is used as the base metal film.
3 was used, but the present invention is also applicable to cases where W, WSix, etc. are used.
【0018】[0018]
【発明の効果】本発明によれば金属クラウンの無いコン
タクトホールの形成が可能となり、コンタクトホールを
介して上層配線と下地金属膜とを良好に接続することが
できる。従って、例えば微細コンタクトホールを必要と
する超LSI等の製造に適用して好適ならしめるもので
ある。According to the present invention, it is possible to form a contact hole without a metal crown, and the upper layer wiring and the underlying metal film can be well connected through the contact hole. Therefore, it is suitable for application to, for example, the manufacture of ultra-LSIs that require fine contact holes.
【図1】本発明の実施例の製造工程図(その1)である
。FIG. 1 is a manufacturing process diagram (Part 1) of an example of the present invention.
【図2】本発明の実施例の製造工程図(その2)である
。FIG. 2 is a manufacturing process diagram (Part 2) of an example of the present invention.
【図3】従来の説明に供する製造工程図である。FIG. 3 is a manufacturing process diagram for explaining the conventional method.
【図4】従来の説明に供する断面図である。FIG. 4 is a cross-sectional view for explaining the conventional technology.
1 半導体基板 2 絶縁膜 3 Al(又はAl合金)膜 4 絶縁膜 5 レジストマスク 6 コンタクトホール 7 Alクラウン 11 半導体基板 12 絶縁膜 13 Al(又はAl合金)膜 14 絶縁膜 15 レジストマスク 16 コンタクトホール 17 Alクラウン 18 上層配線 20 反応性イオン 1 Semiconductor substrate 2 Insulating film 3 Al (or Al alloy) film 4 Insulating film 5 Resist mask 6 Contact hole 7 Al crown 11 Semiconductor substrate 12 Insulating film 13 Al (or Al alloy) film 14 Insulating film 15 Resist mask 16 Contact hole 17 Al crown 18 Upper layer wiring 20 Reactive ions
Claims (1)
ングによりコンタクトホールを形成する工程と、上記ド
ライエッチングで生じた金属クラウンを、上記コンタク
トホールに対して斜めから反応性イオンを入射させてエ
ッチング除去する工程を有することを特徴とする半導体
装置の製法。1. A step of forming a contact hole by dry etching in an insulating film on a base metal film, and etching a metal crown produced by the dry etching by injecting reactive ions obliquely into the contact hole. A method for manufacturing a semiconductor device, comprising a step of removing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2748791A JPH04267337A (en) | 1991-02-21 | 1991-02-21 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2748791A JPH04267337A (en) | 1991-02-21 | 1991-02-21 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04267337A true JPH04267337A (en) | 1992-09-22 |
Family
ID=12222489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2748791A Pending JPH04267337A (en) | 1991-02-21 | 1991-02-21 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04267337A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100237603B1 (en) * | 1996-10-29 | 2000-01-15 | 전주범 | Actuator of thin film actuated mirror array |
-
1991
- 1991-02-21 JP JP2748791A patent/JPH04267337A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100237603B1 (en) * | 1996-10-29 | 2000-01-15 | 전주범 | Actuator of thin film actuated mirror array |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6291137B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
US4645562A (en) | Double layer photoresist technique for side-wall profile control in plasma etching processes | |
KR20020061480A (en) | Fine pattern forming method, semiconductor device manufacturing method, and semiconductor device | |
US5792672A (en) | Photoresist strip method | |
JPH09321023A (en) | Method for forming metallic wire | |
US6491042B1 (en) | Post etching treatment process for high density oxide etcher | |
US6214737B1 (en) | Simplified sidewall formation for sidewall patterning of sub 100 nm structures | |
KR100769142B1 (en) | Method for forming semiconductor device | |
JPH04267337A (en) | Manufacture of semiconductor device | |
US5509995A (en) | Process for anisotropically etching semiconductor material | |
JPH09120954A (en) | Manufacture of semiconductor device | |
US6613680B2 (en) | Method of manufacturing a semiconductor device | |
US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
US7205243B2 (en) | Process for producing a mask on a substrate | |
JPS6161423A (en) | Dry etching method | |
KR100353530B1 (en) | method of manufacturing semiconductor device | |
JPH0864580A (en) | Manufacture of semiconductor device | |
KR100223265B1 (en) | Method for forming a contact of a semiconductor device | |
KR100615822B1 (en) | Method for eliminating the particle of semiconductor device | |
KR20030091452A (en) | Method of forming pattern inhibiting pitting effect | |
JP3445141B2 (en) | Method of forming aluminum alloy wiring | |
JP2740292B2 (en) | Method for manufacturing semiconductor device | |
TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
KR100576439B1 (en) | Method for cleanning etching chamber of semiconductor device | |
US20030203618A1 (en) | Manufacturing method for semiconductor device |