JPH0426546B2 - - Google Patents

Info

Publication number
JPH0426546B2
JPH0426546B2 JP60128729A JP12872985A JPH0426546B2 JP H0426546 B2 JPH0426546 B2 JP H0426546B2 JP 60128729 A JP60128729 A JP 60128729A JP 12872985 A JP12872985 A JP 12872985A JP H0426546 B2 JPH0426546 B2 JP H0426546B2
Authority
JP
Japan
Prior art keywords
inner lead
bump
electrode
bonding
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60128729A
Other languages
English (en)
Other versions
JPS61287138A (ja
Inventor
Yoshifumi Kitayama
Yukio Maeda
Yoshio Tsunesumi
Tsutomu Tsunoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60128729A priority Critical patent/JPS61287138A/ja
Publication of JPS61287138A publication Critical patent/JPS61287138A/ja
Publication of JPH0426546B2 publication Critical patent/JPH0426546B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明はインナーリードの端部がバンプを介
して、半導体素子の電極に接合されている半導体
装置に関する。
従来の技術 従来のこの種の半導体装置は、例えば第５図及
び第６図のようになつていた。
すなわち、ポリイミドのような絶縁フイルム１
に接着されたストレートのインナーリード２の端
部には、熱圧着で金製のバンプ３が取付けられて
いる。そしてこのバンプ３を介して半導体素子４
の電極５に前記インナーリード２の端部が接合さ
れる。前記インナーリード２の横軸は、第６図に
示すように、前記バンプ３の横幅の半分以下であ
ることが一般である。又インナーリード２の端
は、第６図に示すように、前記電極５を横切つ
て、パツシベーシヨン膜６上に達している。
発明が解決しようとする問題点 しかし、このような構造のものでは、バンプ３
をインナーリード２に取付けるときに位置ずれが
生じた場合、接合時にインナーリード２を介して
バンプ３に作用する押圧力が均等でなくなる結
果、バンプ３と前記電極５との接合強度が不十分
になるという問題がある。
またインナーリード２の先端が、半導体素子４
のパツシベーシヨン膜６の上方にまで達している
ので、接合時にインナーリード２の先端部でパツ
シベーシヨン膜６を破壊するという問題があつ
た。
本発明は、上記の問題点に鑑み、接合強度が高
く、接合時に半導体素子に損傷を与えない半導体
装置を提供するものである。
問題点を解決するための手段 そして、上記問題点を解決する本発明の技術的
な手段は、半導体素子の電極と、端部において横
幅が拡張されると共にその拡張部が前記電極より
も大きくならない範囲で形成されたインナーリー
ドとが、前記インナーリードの端部に取付けたバ
ンプを介して接合されていることを特徴とするも
のである。
作 用 この技術的手段による作用は次のようになる。
すなわち、インナーリードの端部が広くなつて
いるので、バンプとの間に多少の位置ずれがあつ
てもこの広い部分で吸収できる結果、接合時にイ
ンナーリードを介してバンプに作用する押圧力を
均等にでき、バンプと電極との接合強度を増大さ
せることができる。さらに、インナーリードの端
部が半導体素子の電極よりも小さくなつているの
で、接合時にパツシベーシヨン膜に接触して、こ
れに損傷を与えることを防止することができる。
実施例 以下、本発明の一実施例を第１図乃至第３図に
もとづいて説明する。ポリイミドのような絶縁フ
イルム１１に接着されたインナーリード１２は銅
本体の外周に錫メツキが施されてなり、その端部
１７は矩形状に拡張形成されている。この拡張部
１７ａの横幅は、インナーリード１２の他の部分
の横幅の３〜５倍程度に定められている。又前記
拡張部１７ａは半導体素子１４の電極１５より若
干小さな形状に形成されている。
前記拡張部１７ａの下面には、金製のバンプ１
３が熱圧着等によつて取付けられている。半導体
素子１４の上面適所には、アルミニウムからなる
電極１５が形成されていると共に、この電極１５
の周囲はパツシベーシヨン膜１６で被覆されてい
る。
前記インナーリード１２の端部１７を前記電極
１５に接合するに際しては、加圧ツールを用い、
前記バンプ１３に押圧力と熱を与えることによつ
て、バンプ１３を前記電極１５に溶融一体化させ
る。この結果、第３図に示す半導体装置が得られ
る。
次に、この一実施例の構成における作用を説明
する。
上記のような構造になつているため、接合時に
インナーリード１２の端部１７を介してバンプ１
３に作用する押圧力はバンプ１３の全体に均等に
及び、バンプ１３は前記電極１５に確実強固に接
合される。また、インナーリード１２の端部１７
がパツシベーシヨン膜１６に接触することがな
い。
以上のように本実施例によれば、バンプ１３と
電極１５との接合強度が高くなるとともに、位置
ずれが多少発生しても接合強度に影響しない。ま
た、パツシベーシヨン膜１６への影響もない。さ
らにインナーリード１２は基部において細くなつ
ているため、接合時の放熱が少なく熱効率よく前
記接合が可能になる。
次に本発明の他の実施例について説明する。
第４図は他の実施例を示しており、同図におい
て、１１は絶縁フイルム、１２はインナーリー
ド、１４は半導体素子、１５は電極、１６はパツ
シベーシヨン膜、１７は矩形に広がつた端部で、
以上は第１図乃至第３図に示す実施例におけるも
のと同様なものである。前記実施例と構成が異な
るのは下面に小さな突起２８をもつ、裾広がりに
なつた金製のバンプ１３で接合されている点であ
る。
上記のように構成された半導体装置について、
以下その作用を説明する。前記バンプ１３の下面
の小さな突起２８が前記電極１５に接合すると
き、押圧力を受けて押し広げられ、電極１５の表
面酸化膜を破りやすくしているので、電極１５の
真生面とバンプ１３との金属接合面が増大する。
また小さな突起２８を設けているのは応力集中を
起こさせてバンプ１３をつぶれやすくするためで
ある。更に、裾広がりにバンプ１３が形成されて
いるのは、高価な金の使用量を少なくするためで
ある。
なお、上記実施例において、インナーリード１
２の先端部分１７を矩形としたが、先端部分１７
は円形、楕円形など他の形状に形成してもよい。
発明の効果 以上のように本発明は、バンプと電極との接合
強度を増大させることができ、インナーリードを
半導体素子の電極に確実強固に接合できるという
効果がある。また本発明はインナーリードの端部
が接合時に半導体素子のパツシベーシヨン膜に接
触することを回避でき、パツシベーシヨンが接合
時に損傷されるのを防止できるという効果があ
る。
【図面の簡単な説明】
第１図は本発明の一実施例において、接合前の
状態を示す主要部の縦断正面図、第２図はその平
面図、第３図はその実施例の接合後の状態を示す
主要部の縦断正面図、第４図は他の実施例におい
て、接合前の状態を示す主要部の縦断正面図、第
５図は従来の半導体装置の接合前の状態を示す縦
断正面図、第６図はその平面図である。 １２……インナーリード、１３……バンプ、１
４……半導体素子、１５……電極、１７……端
部、１７ａ……拡張部。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体素子の電極と、端部において横幅が拡
    張されると共にその拡張部が前記電極よりも大き
    くならない範囲で形成されたインナーリードと
    が、前記インナーリードの端部に取付けたバンプ
    を介して接合されていることを特徴とする半導体
    装置。
JP60128729A 1985-06-13 1985-06-13 半導体装置 Granted JPS61287138A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60128729A JPS61287138A (ja) 1985-06-13 1985-06-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60128729A JPS61287138A (ja) 1985-06-13 1985-06-13 半導体装置

Publications (2)

Publication Number Publication Date
JPS61287138A JPS61287138A (ja) 1986-12-17
JPH0426546B2 true JPH0426546B2 (ja) 1992-05-07

Family

ID=14992003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60128729A Granted JPS61287138A (ja) 1985-06-13 1985-06-13 半導体装置

Country Status (1)

Country Link
JP (1) JPS61287138A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3829538A1 (de) * 1988-08-31 1990-03-08 Siemens Ag Verfahren zum verbinden eines halbleiterchips mit einem substrat
US5504375A (en) * 1992-03-02 1996-04-02 International Business Machines Corporation Asymmetric studs and connecting lines to minimize stress

Also Published As

Publication number Publication date
JPS61287138A (ja) 1986-12-17

Similar Documents

Publication Publication Date Title
JP2004056138A (ja) パッケージ組立体においてリードフレームを接合する方法、チップ積層パッケージの製造方法及びチップ積層パッケージ
JP2980495B2 (ja) 半導体装置の製造方法
JPH0426546B2 (ja)
JP3129272B2 (ja) 半導体装置とその製造装置および製造方法
JP2000277557A (ja) 半導体装置
JPH06333974A (ja) 集積回路のボンディングパッド構造
JPH02237119A (ja) バンプ電極形成方法
JPH09293752A (ja) 基板接続構造
JP2005101165A (ja) フリップチップ実装構造及びその実装用基板及び製造方法
JPH10163258A (ja) バンプ及びバンプ形成方法及びバンプ形成装置
JP2000307016A (ja) 半導体装置、半導体モジュール及びその製造方法
JP2655458B2 (ja) Ｔａｂ型半導体装置
JPH0428241A (ja) 半導体装置の製造方法
JPS63107154A (ja) 樹脂封止型半導体装置
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法
JPH0310670Y2 (ja)
JP2941479B2 (ja) 半導体装置
JPS61125028A (ja) 半導体装置
JPH0218956A (ja) 半導体装置用リードフレーム
JPS634658A (ja) 電子装置
JPS6388833A (ja) テ−プキヤリヤ実装テ−プ
JP2730304B2 (ja) 半導体装置
JPH11260855A (ja) 半導体装置
KR20040000934A (ko) 티씨피 리드의 범프 접합부 구조
JPH04299544A (ja) フィルムキャリヤ半導体装置の製造方法