JPH0426138B2 - - Google Patents

Info

Publication number
JPH0426138B2
JPH0426138B2 JP59233210A JP23321084A JPH0426138B2 JP H0426138 B2 JPH0426138 B2 JP H0426138B2 JP 59233210 A JP59233210 A JP 59233210A JP 23321084 A JP23321084 A JP 23321084A JP H0426138 B2 JPH0426138 B2 JP H0426138B2
Authority
JP
Japan
Prior art keywords
mpu
break
signal
program
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59233210A
Other languages
Japanese (ja)
Other versions
JPS61112250A (en
Inventor
Masatoshi Imai
Kenichi Nagase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP59233210A priority Critical patent/JPS61112250A/en
Publication of JPS61112250A publication Critical patent/JPS61112250A/en
Publication of JPH0426138B2 publication Critical patent/JPH0426138B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software

Description

【発明の詳細な説明】 [技術分野] この発明は、データ処理技術に関し、例えばマ
イクロプロセツサのエミユレーシヨンを行なうエ
ミユレータのような装置に利用して有効な技術に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a data processing technology, and relates to a technology that is effective when used in a device such as an emulator that emulates a microprocessor.

[背景技術] ユーザーが開発したマイクロコンピユータ・シ
ステムのソフトウエアを開発したり、デバツギン
グを行なう場合、第2図に示すような装置を使用
して行なわれることがある。すなわち、マイクロ
プロセツサ・システム(ユーザー・システム)1
を構成するボード1a上に設けられたマイクロプ
ロセツサ(以下MPUと称する)用のICソケツト
2に、コネクタ3を介してシステム1のMPUと
同一のMPUを内蔵したアダプテイブ・システ
ム・エバリユエータ(以下ASEと称する)4を
接続する。このASE4は、ケーブルを介して
CRTデイスプレイ5やフロツピーデイスク装置
6a,6b等を備えたサポートツールと呼ばれる
システム開発装置7に接続されている。
[Background Art] When developing or debugging software for a microcomputer system developed by a user, an apparatus as shown in FIG. 2 is sometimes used. That is, microprocessor system (user system) 1
An adaptive system evaluator (hereinafter referred to as ASE) is connected via a connector 3 to an IC socket 2 for a microprocessor (hereinafter referred to as MPU) provided on board 1a constituting the system. ) 4. This ASE4 is connected via cable.
It is connected to a system development device 7 called a support tool that includes a CRT display 5, floppy disk devices 6a and 6b, and the like.

上記システムにおいては、CRTデイスプレイ
5のキーボードより入力されるアセンブラやコン
パイラ等の言語で書かれたソースプログラムは、
先ずフロツピーデイスク6aに書き込まれ、シス
テム開発装置7内のMPUによつて機械語に翻訳
されてオブジエクトプログラムの形でフロツピー
デイスク6bに書き込まれる。フロツピーデイス
ク6bに書き込まれたプログラムは、ASE4内
のMPUによつてユーザー・システム1内の
RAM(ランダム・アクセス・メモリ)8等に転
送され、書き込まれる。
In the above system, a source program written in a language such as an assembler or compiler that is input from the keyboard of the CRT display 5 is
First, it is written to the floppy disk 6a, translated into machine language by the MPU in the system development device 7, and written to the floppy disk 6b in the form of an object program. The program written to the floppy disk 6b is transferred to the user system 1 by the MPU in the ASE4.
The data is transferred to RAM (random access memory) 8, etc., and written.

RAM8等に書き込まれたユーザー・プログラ
ムは、ICソケツト2からコネクタ3を引き抜い
て、システムのMPU9を差し込んでやると、通
常はこのMPU9によつて実行されるわけである
が、第2図のシステムでは、ASE4内のMPU
(MPU9と同一タイプ)によつてエミユレーシヨ
ンを行ないながら、ユーザー・プログラムのデバ
ツギングを行なえるようになつている。
When the connector 3 is pulled out from the IC socket 2 and the system's MPU 9 is inserted, the user program written in the RAM 8 etc. is normally executed by the MPU 9. Now, MPU in ASE4
(same type as MPU9) allows user programs to be debugged while emulation is being performed.

この場合、CTRデイスプレイ5やフロツピー
デイスク装置6a,6b等をコントローしたり、
アセンブラやコンパイラ言語を機械語へ翻訳した
り、さらにASE4内のMPUによつてユーザー・
プログラムを実行して得られたデータを編集して
CRTデイスプレイ5に表示させたりするホスト
MPUがシステム開発装置7内に設けられている
が、エミユレータには、エミユレーシヨンの結果
得られたデータを上記システム開発装置7内の
MPUが編集し易い形に処理できるような機能を
持たせることができる。上記システムでは、
ASE4内のMPUがエミユレーシヨンとデータ処
理機能を兼用するようにされている。そのため、
ASE4内のMPUをシステム開発装置7内のコン
トローラから出力される制御信号に基づいてエミ
ユレーシヨンモード時とシステムモード時とで空
間分割して実行するようにしている。
In this case, you can control the CTR display 5, floppy disk devices 6a, 6b, etc.
It is possible to translate assembler and compiler languages into machine language, and furthermore, by using the MPU in ASE4, user
Run the program and edit the data obtained.
Host to display on CRT display 5
The MPU is installed in the system development device 7, and the emulator uses data obtained as a result of emulation to be stored in the system development device 7.
It is possible to provide functions that allow the MPU to process data in a format that is easy to edit. In the above system,
The MPU in ASE4 serves both emulation and data processing functions. Therefore,
The MPU in the ASE 4 is spatially divided into emulation mode and system mode for execution based on control signals output from the controller in the system development device 7.

上記構成のエミユレータ・システムについて
は、既に特願昭58−34565号等において示されて
いる。
An emulator system having the above configuration has already been disclosed in Japanese Patent Application No. 58-34565 and the like.

ところで、上記エミユレータ・システムを用い
てユーザー・プログラムのデバツギングを行なう
場合、一般にはプログラムを細切れにしてエミユ
レーシヨンを行なつて行くが、その際ブレークポ
イントと呼ばれる指定ポイント(プログラム中の
ある位置)を通過したことを検出して、そこでプ
ログラムの実行を中断することが行なわれる。
By the way, when debugging a user program using the above-mentioned emulator system, the program is generally cut into pieces and emulation is performed. This is detected and the execution of the program is interrupted at that point.

上記ブレーク方式では、アドレスバス上の信号
等を監視してアドレスが所定の条件に一致したと
きにプログラムを中断(ブレーク)させるように
すると、アドレス等のブレーク条件成立と同時に
プログラムの実行が停止される。従つて、ブレー
ク直前までのシステム内の状態は、バス上のデー
タをトレースメモリと呼ばれる記憶装置内にリア
ルタイムで取り込んで、ブレーク後にそのトレー
ス・メモリの内容を解析することで、プログラム
の暴走要因等を解明し、ユーザープログラムやシ
ステムのデバツギングを行なうことができる。
In the break method described above, if the signal etc. on the address bus is monitored and the program is interrupted (break) when the address matches a predetermined condition, the execution of the program is stopped as soon as the break condition such as the address is met. Ru. Therefore, the state of the system just before a break can be determined by capturing the data on the bus into a storage device called trace memory in real time, and by analyzing the contents of the trace memory after a break, the cause of a runaway program can be determined. It is possible to solve problems and debug user programs and systems.

しかしながら、ブレーク条件成立と同時にプロ
グラムを中断させるよりも、ブレーク条件成立
後、数サイクルタイム経過したところで停止さ
せ、そこまでのシステムの動作状態が知つた方
が、暴走要因等を解明し易くなるということが本
発明者らによつて明かにされた。
However, rather than interrupting the program as soon as the break condition is met, it is easier to determine the cause of the runaway if the program is stopped several cycles after the break condition is met and the operating state of the system up to that point is known. This was revealed by the present inventors.

しかるに、従来のシステムでは、ブレーク条件
が成立してから所定時間経過したところでプログ
ラムを停止させるには、新たにブレークポイント
を設定し直してプログラムを続行させてやらなけ
ればならず、その作業が面倒である。また、新た
に設定したブレークポイントに行くまでの途中に
ジヤンプ命令等があると、速やかにプログラムを
中断させることができないという不都合もある。
However, in conventional systems, in order to stop a program after a predetermined amount of time has passed after a break condition is satisfied, it is necessary to set a new breakpoint and continue the program, which is a tedious task. It is. Furthermore, if there is a jump instruction or the like on the way to a newly set breakpoint, there is also the inconvenience that the program cannot be interrupted immediately.

[発明の目的] この発明の目的は、エミユレータのようなデー
タ処理システムにおいて、プログラムの暴走要因
等の解明を容易に行なえるようにし、これによつ
て、デバツギングの効率を向上させることにあ
る。
[Object of the Invention] An object of the present invention is to make it easier to determine the cause of program runaway in a data processing system such as an emulator, thereby improving the efficiency of debugging.

この発明の前記ならびにそのほかの目的と新規
な特徴については、本明細書の記述および添附図
面から明かになるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

[発明の概要] 本願において開示される発明のうち代表的なも
のの概要を説明すれば、下記のとおりである。
[Summary of the Invention] Representative inventions disclosed in this application will be summarized as follows.

すなわち、エミユレータのようなデータ処理シ
ステムにおいて、ブレーク条件の成立を検出する
手段の他に、ブレーク条件成立後所定時間経過し
たときにマイクロプロセツサに対し停止信号を出
力するようなブレーク発生手段を設けることによ
り、ブレーク条件が成立した後のシステムの動作
状態を見ることができるようにし、これによつ
て、暴走要因等の解明を容易にし、デバツギング
の効率を向上させるという上記目的を達成するも
のである。
That is, in a data processing system such as an emulator, in addition to means for detecting the establishment of a break condition, a break generation means is provided that outputs a stop signal to the microprocessor when a predetermined period of time has elapsed after the establishment of the break condition. By doing so, it is possible to see the operating state of the system after the break condition has been met, thereby making it easier to clarify the cause of runaway, etc., and achieving the above purpose of improving the efficiency of debugging. be.

[実施例] 第1図は、本発明に係るエミユレータ・システ
ムの一実施例を示す。
[Embodiment] FIG. 1 shows an embodiment of an emulator system according to the present invention.

同図において、符号10で示されているのは、
第2図に示されているASE(アダプテイブ・シス
テム・エバリユレータ)4内に設けられているエ
ミユレーシヨン用のMPU(マイクロプロセツサ)
で、このMPU10は、ユーザー・システムを構
成するMPU9の同一タイプのMPUにより構成さ
れている。そして、このエミユレーシヨン用
MPU10とシステム開発装置7内に設けられた
コントローラ11と、レトース回路12と、ブレ
ーク回路20とによつてインサーキツト・エミユ
レータが構成されている。
In the same figure, what is indicated by the reference numeral 10 is
An emulation MPU (microprocessor) installed in the ASE (adaptive system evaluator) 4 shown in Figure 2.
This MPU 10 is composed of MPUs of the same type as the MPU 9 that constitutes the user system. And for this emulation
An in-circuit emulator is constituted by the MPU 10, a controller 11 provided in the system development device 7, a retouch circuit 12, and a break circuit 20.

上記トレース回路12は、上記MPU10がユ
ーザー・プログラムを実行している間に、バス上
に表われる入出力信号を時系列的に取り込むメモ
リとカウンタを有している。ブレーク回路20
は、デバツギングの際に分割して実行させる一連
のプログラムの終端(ブレークポイント)の条件
を設定しておくレジスタおよびこのレジスタの内
容とバス上のアドレス信号等とをハード的に比較
して両者が一致したか否か検出するブレーク条件
判定回路21と、この判定回路21から出力され
る一致検出信号φcによつて計数動作を開始する
カウンタ22と、このカウンタ22の計数値が所
定値に達したときに出力されるタイムアウト信号
φtに基づいて上記MPU10に割込みをかけて
MPUの動作を停止させるMPU割込停止信号IRQ
と上記トレース回路12によるバス上の信号の取
り込みを停止させるトレース停止信号φstを形成
するブレーク発生回路23とによつて構成されて
いる。
The trace circuit 12 has a memory and a counter that chronologically captures input/output signals appearing on the bus while the MPU 10 executes a user program. Break circuit 20
is a register that sets the conditions for the end (breakpoint) of a series of programs to be divided and executed during debugging, and a hardware comparison between the contents of this register and the address signal on the bus, etc. A break condition judgment circuit 21 detects whether or not a match has occurred, a counter 22 starts a counting operation in response to a match detection signal φc output from this judgment circuit 21, and a count value of this counter 22 reaches a predetermined value. Interrupts the MPU 10 above based on the timeout signal φt that is output when
MPU interrupt stop signal IRQ that stops MPU operation
and a break generation circuit 23 that generates a trace stop signal φst that stops the trace circuit 12 from receiving signals on the bus.

特に制限されないが、上記MPU割込停止信号
IRQは、MPU10に対してソフトウエア的に割
込みをかけられるような信号に形成されるように
されている。これによつて、MPU10に設けら
れた割込制御端子をすべてユーザーに開放するこ
とができるようにされる。
Although not particularly limited, the above MPU interrupt stop signal
The IRQ is formed into a signal that can be used to interrupt the MPU 10 using software. This makes it possible to open all the interrupt control terminals provided in the MPU 10 to the user.

また、コントローラ11は、バス14を介し
て、システム開発装置7をコントロールするホス
トMPU15と接続され、CRTデイスプレイのキ
ーボードからユーザー・プログラムの実行等のコ
マントが入つて来ると、ASEに対するコマンド
であるか否かを判断してMPU10にそのコマン
ドを供給する。MPU10は、このコマンドを受
け取ると、適当なアドレス信号を出力して空間の
切換え、すなわちシステムモードからユーザー・
プログラムを実行するエミユレーシヨンモードへ
の切換えを行なう。
The controller 11 is also connected to the host MPU 15 that controls the system development device 7 via the bus 14, and when a command such as execution of a user program is received from the keyboard of the CRT display, it is checked whether the command is for ASE or not. It is determined whether or not the command is available, and the command is supplied to the MPU 10. When the MPU 10 receives this command, it outputs an appropriate address signal to switch the space, that is, from system mode to user mode.
Switch to emulation mode to execute the program.

上記カウンタ22は、予めコントローラ11に
よつて計数値を任意に設定できるようにされ、例
えばMPU10から出力される。メモリサイクル
を規定するシステム・クロツクEを計数すること
により、適当な遅延時間を得るようにされてい
る。
The count value of the counter 22 can be arbitrarily set in advance by the controller 11, and is output from the MPU 10, for example. An appropriate delay time is obtained by counting the system clock E which defines memory cycles.

次に、上記エミユレータ・システムを用いてユ
ーザー・プログラムのデバツギングを行なう場合
の動作について説明する。
Next, the operation when debugging a user program using the emulator system will be described.

デバツギングをしようとするユーザー・プログ
ラムのあるループがバグを含んでいると、そのル
ープを通つているうちにそのループから抜け出し
て他のところへ跳んでしまうことがある。そこ
で、デバツギングの際には、プログラムを分断し
てエミユレーシヨンを行なつて行くようにされ
る。そのため、プログラムを中断させる条件(ブ
レークポイント)を設定してやる必要がある。
If a loop in the user program you are trying to debug contains a bug, the program may break out of the loop and jump somewhere else. Therefore, when debugging, the program is divided and emulation is performed. Therefore, it is necessary to set conditions (breakpoints) to interrupt the program.

上記ブレークポイントは、MPU10からアド
レスバス上に出力される信号を対象とするもので
あつてもよいし、あるいはデータバス上に出力さ
れる信号を対象とするものであつてもよい。
The above-mentioned breakpoints may target signals output from the MPU 10 onto the address bus, or may target signals output onto the data bus.

この実施例では、エミユレーシヨンによりユー
ザー・プログラムを実行する前にホストMPU1
5からの指令によつてコントローラ11が、その
ときキーボード等から与えられたブレークポイン
トを、ブレーク条件判定回路21内のレジスタに
設定してやるようになつている。また、同様にし
て、エミユレーシヨン開始前にカウンタ22の計
数値もコントローラ11によつて設定する。
In this embodiment, the host MPU 1 is loaded before executing the user program by emulation.
5, the controller 11 sets the breakpoint given from the keyboard or the like in a register in the break condition determination circuit 21. Similarly, the count value of the counter 22 is also set by the controller 11 before starting emulation.

それから、ホストMPU15からのコマンドに
よつてMPU10がエミユレーシヨンを開始する。
このとき同時に、コントローラ11からの制御信
号によつて、トレース回路12が内部のカウンタ
を動作させながら、そのときバス上に表われる信
号を内部のメモリ内に順次取り込んで行く。
Then, the MPU 10 starts emulation in response to a command from the host MPU 15.
At the same time, the trace circuit 12 operates an internal counter in response to a control signal from the controller 11, and sequentially captures the signals appearing on the bus at that time into the internal memory.

また、ブレーク条件判定回路21もMPU10
から供給されるバス上の所定の信号を監視し、内
部のレジスタに設定されたブレークポイントとの
比較を逐次行なつて行く。
In addition, the break condition determination circuit 21 is also
It monitors a predetermined signal on the bus supplied from the bus, and successively compares it with breakpoints set in internal registers.

このようにして、トレース回路12とブレーク
条件判定回路21を働かせなかせらエミユレーシ
ヨンを行なつて行く途中で、バス上の信号とブレ
ーク条件が一致してブレークポイントを通過した
と判定されると、ブレーク条件判定回路21から
一致信号φcが出力される。この信号によつてカ
ウンタ22が計数動作を開始し、所定の時間後に
計数値が設定値に達すると、タイムアウト信号
φtが出力される。
In this way, when emulation is performed without activating the trace circuit 12 and the break condition determination circuit 21, if it is determined that the signal on the bus matches the break condition and the break point has been passed, the break occurs. A match signal φc is output from the condition determination circuit 21. This signal causes the counter 22 to start counting, and when the counted value reaches the set value after a predetermined period of time, a timeout signal φt is output.

すると、このタイムアウト信号φtを受けて、
ブレーク発生回路23がソフトウエアによる割込
みをかけてMPU10の動作を停止させるととも
に、トレース停止信号φstをトレース回路12へ
送つて、バス上のデータの取込みを停止させ、か
つ内部のカウンタを停止させる。
Then, upon receiving this timeout signal φt,
The break generation circuit 23 issues a software interrupt to stop the operation of the MPU 10, and also sends a trace stop signal φst to the trace circuit 12 to stop taking in data on the bus and stop the internal counter.

その結果、トレース回路12内のメモリのデー
タをカウンタを参照しながら読み出して、適当な
処理を行なつてからホストMPU15側へ送り、
ホストMPU15がこれを編集した後、CRTデイ
スプレイ(第2図参照)に表示させることによ
り、MPU10の停止前のバスの状態を知ること
ができる。これによつて、ブレークポイントを通
過した直後にMPU10が暴走したような場合に
もその状態を知ることができ、暴走要因の解明が
容易になる。
As a result, the data in the memory in the trace circuit 12 is read out while referring to the counter, and after being subjected to appropriate processing, it is sent to the host MPU 15 side.
After the host MPU 15 edits this, it is displayed on the CRT display (see FIG. 2), so that the state of the bus before the MPU 10 stops can be known. With this, even if the MPU 10 goes out of control immediately after passing a breakpoint, the state can be known, and the cause of the runaway can be easily determined.

しかも、上記カウンタ22の設定値を変えるこ
とでブレークポイント通過後、MPUを停止させ
るまでの遅延時間を任意に変更できるので、効率
のよいデバツギングが可能となる。
Furthermore, by changing the set value of the counter 22, the delay time from passing the breakpoint to stopping the MPU can be arbitrarily changed, allowing efficient debugging.

また、カウンタ22の設定値をゼロにしてやれ
ば、従来のエミユレータ・システムと同様にブレ
ークポイント通過時点でMPUを停止させること
ができるのはいうまでもない。
Furthermore, it goes without saying that if the set value of the counter 22 is set to zero, the MPU can be stopped when a breakpoint is passed, similar to conventional emulator systems.

ただし、カウンタ22の計数値を上記実施例の
ごとく可変とする代わりにこれを固定し、ブレー
クポイントを通過してから必ず一定時間後に
MPUを停止させるようにしてもよい。
However, instead of making the count value of the counter 22 variable as in the above embodiment, it is fixed and the count value is always set after a certain period of time after passing the breakpoint.
The MPU may be stopped.

なお、上記トレース回路12内のメモリの容量
の大きさには限界があるので、上記実施例では、
メモリがオーバーフローの状態にあると、初めの
アドレスに戻つて既に取り込んだデータの上から
新たなデータを書き込んで行くようにされてい
る。これによつて、ブレークポイントに到達する
までの時間が長くなつたとしても、常にMPU停
止直前のバスの状態を知ることができる。
Note that since there is a limit to the capacity of the memory in the trace circuit 12, in the above embodiment,
When the memory overflows, it returns to the starting address and writes new data over the data that has already been taken in. As a result, even if it takes a long time to reach a breakpoint, you can always know the state of the bus just before the MPU stops.

また、プログラムのデバツギングには、あるル
ープを何十回あるいは何百回と繰り返えしている
うちにそのループから抜け出して他のところへ跳
んでしまうようなものもある。そこで、そのよう
なデバツギングを見つけるためブレーク条件判定
回路21内に、上記ブレークポイントの通過回数
を計数するカウンタと通過回数を設定するレジス
タを設け、ブレークポイントをある所定回数だけ
通過したときにカウンタ22を動作させて一定遅
延時間後にMPUの動作を停止させるようにして
もよい。
Also, when debugging a program, you may end up repeating a certain loop dozens or hundreds of times before breaking out of the loop and jumping to another location. Therefore, in order to detect such debugging, the break condition determination circuit 21 is provided with a counter that counts the number of times the breakpoint has been passed and a register that sets the number of times the breakpoint has been passed. The MPU may be operated and the operation of the MPU may be stopped after a certain delay time.

また、トレース回路12内のメモリは、上述し
たようにそこに取り込むことができるデータ量に
制約があるので、プログラムのあるループを繰り
返し実行するような場合、一連のプログラムを走
らせて途中からバス上の信号をトレース回路内の
メモリに取り込むようにしたいこともある。そこ
で、あるポイントを通過したころを検出して、そ
こからトレースを開始できるようにするため、そ
の指定ポイント(トリガポイント)を設定するレ
ジスタと、そのトリガポイントを通過したか否か
を検出してトレース開始信号を形成する回路を設
けるようにしてもよい。
In addition, as mentioned above, the memory in the trace circuit 12 has a limit on the amount of data that can be loaded into it, so when a certain loop of a program is repeatedly executed, a series of programs is run and the bus is In some cases, it may be desired to capture the signal into the memory in the trace circuit. Therefore, in order to be able to detect when a certain point has been passed and start tracing from there, we need to create a register to set the specified point (trigger point) and detect whether or not the trigger point has been passed. A circuit for forming a trace start signal may be provided.

[効果] エミユレータのようなデータ処理システムにお
いて、ブレーク条件の成立を検出する手段の他
に、ブレーク条件成立後所定時間経過したときに
マイクロプロセツサに対し、停止信号を出力する
ようなブレーク発生手段を設けたので、ブレーク
条件が成立した後のシステムの動作状態を見るこ
とができるようになるという作用により、暴走要
因等の解明が容易になり、またカバレージパス等
の通過状態を知ることができ、これによつてデバ
ツギングの効率が向上されるという効果がある。
[Effect] In a data processing system such as an emulator, in addition to means for detecting the establishment of a break condition, there is also a means for generating a break that outputs a stop signal to the microprocessor when a predetermined period of time has elapsed after the establishment of the break condition. This feature allows you to see the operating status of the system after the break condition is met, making it easier to identify the cause of runaway, and also to know the passing status of coverage paths, etc. This has the effect of improving the efficiency of debugging.

以上本発明者によつてなされた発明を実施例に
基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であるということはいうま
でもない。例えば、上記実施例では、ブレーク発
生回路23においてMPU10に対しソフトウエ
アによる割込みをかけて動作を停止させることが
できるような信号を発生させるように構成されて
いるが、MPUに設けられた割込み制御端子に対
して、適当な信号を印加して停止させるような構
成にすることも可能である。
Although the invention made by the present inventor has been specifically explained based on Examples above, the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Needless to say. For example, in the above embodiment, the break generation circuit 23 is configured to generate a signal that can interrupt the MPU 10 by software and stop the operation. It is also possible to configure the terminal to stop by applying an appropriate signal.

[利用分野] 以上の説明では主として本発明者によつてなさ
れた発明を、その背景となつた利用分野であるエ
ミユレータ・システムに適用したものについて説
明したが、それに限定されるものでなく、ロジツ
クアナライザなどのシステムにおいて、特定の事
象の発生を検出して何らかの動作を開始もしくは
停止させたいような場合に利用することができ
る。
[Field of Application] In the above explanation, the invention made by the present inventor was mainly applied to the emulator system, which is the field of application that formed the background of the invention, but it is not limited to this, and applies to the application of the invention to the emulator system. In a system such as a track analyzer, it can be used when it is desired to detect the occurrence of a specific event and start or stop some operation.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明を適用したエミユレータ・シ
ステムの要部の一実施例を示すブロツク構成図、
第2図は、本発明が適用されるエミユレータ・シ
ステムの全体の構成の一例を示す概略構成図であ
る。 1……ユーザー・システム、2……ICソケツ
ト、3……コネクタ、4……ASE(アダプテイ
ブ・システム・エバリユレータ)、5……CRTデ
イスプレイ、6a,6b……フロツピーデイスク
装置、7……システム開発装置、8……RAM、
9……MPU(マイクロプロセツサ)、10……エ
ミユレーシヨン用MPU、11……コントローラ、
12……記憶手段(トレース回路)、14……バ
ス、15……ホストMPU、20……ブレーク回
路、21……検出手段(ブレーク条件判定回路)。
FIG. 1 is a block configuration diagram showing an embodiment of the main part of an emulator system to which the present invention is applied;
FIG. 2 is a schematic configuration diagram showing an example of the overall configuration of an emulator system to which the present invention is applied. 1... User system, 2... IC socket, 3... Connector, 4... ASE (Adaptive System Evaluator), 5... CRT display, 6a, 6b... Floppy disk device, 7... System Development equipment, 8...RAM,
9...MPU (microprocessor), 10...MPU for emulation, 11...controller,
12...Storage means (trace circuit), 14...Bus, 15...Host MPU, 20...Break circuit, 21...Detection means (break condition determination circuit).

Claims (1)

【特許請求の範囲】 1 対象となるシステムのマイクロプロセツサと
同一タイプのマイクロプロセツサを備え、そのシ
ステムのエミユレーシヨンを行なえるようにされ
たデータ処理システムにおいて、ある事象の発生
を検知するためのデータが格納されるレジスタを
有し、このレジスタの内容とバス上の信号等を比
較して上記事象の発生を検出する手段と、該検出
手段からの検知信号に基づいて所定時間後に上記
マイクロプロセツサに対し停止信号を出力するブ
レーク発生手段と、該停止信号により上記マイク
ロプロセツサが停止されるまでのバスの状態を逐
次取り込んで保持する記憶手段とを備えてなるこ
とを特徴とするデータ処理システム。 2 上記ブレーク発生手段は、設定値を任意に変
えることのできるカウンタを有し、上記検出手段
からの検知信号に基づいてカウンタが動作され、
所定時間後に停止信号を出力するようにされてな
ることを特徴とする特許請求の範囲第1項記載の
データ処理システム。
[Scope of Claims] 1. A method for detecting the occurrence of a certain event in a data processing system equipped with the same type of microprocessor as the microprocessor of the target system and capable of emulating that system. It has a register in which data is stored, a means for detecting the occurrence of the above event by comparing the contents of the register with a signal on the bus, and a means for detecting the occurrence of the above-mentioned event after a predetermined time based on the detection signal from the detecting means. Data processing characterized by comprising: break generation means for outputting a stop signal to the processor; and storage means for successively capturing and holding the state of the bus until the microprocessor is stopped by the stop signal. system. 2. The break generating means has a counter whose set value can be arbitrarily changed, and the counter is operated based on the detection signal from the detecting means,
2. The data processing system according to claim 1, wherein the data processing system is configured to output a stop signal after a predetermined time.
JP59233210A 1984-11-07 1984-11-07 Data processing system Granted JPS61112250A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59233210A JPS61112250A (en) 1984-11-07 1984-11-07 Data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59233210A JPS61112250A (en) 1984-11-07 1984-11-07 Data processing system

Publications (2)

Publication Number Publication Date
JPS61112250A JPS61112250A (en) 1986-05-30
JPH0426138B2 true JPH0426138B2 (en) 1992-05-06

Family

ID=16951479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59233210A Granted JPS61112250A (en) 1984-11-07 1984-11-07 Data processing system

Country Status (1)

Country Link
JP (1) JPS61112250A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104802B2 (en) * 1987-12-18 1995-11-13 富士通株式会社 Information processing equipment
JPH02207348A (en) * 1989-02-07 1990-08-17 Fujitsu Ltd History memory control system
JP5782389B2 (en) * 2012-01-19 2015-09-24 ルネサスエレクトロニクス株式会社 Emulation system, emulation system control method, emulation device, and program

Also Published As

Publication number Publication date
JPS61112250A (en) 1986-05-30

Similar Documents

Publication Publication Date Title
US6598178B1 (en) Peripheral breakpoint signaler
US5978584A (en) Debugging apparatus for debugging a program by changing hardware environments without changing program operation state
WO2021057057A1 (en) Target-code coverage testing method, system, and medium of operating system-level program
JP2008033849A (en) Fault analysis system
US5280626A (en) Multi-process emulator suitable for testing software under multi-process environments
JPH0426138B2 (en)
JPS6310456B2 (en)
JP2800577B2 (en) Debug device
JPS59202548A (en) Debugging device
JPS6123253A (en) Data processing system
JPH05313918A (en) Analysis data collecting system in ending abnormality of application software
JPS63313242A (en) Emulator
JPH11102306A (en) Emulator
JPS62221746A (en) Data processing system
JPH0199136A (en) Program debugging device
JPS59202547A (en) Debugging device
CN115269385A (en) Universal automatic testing method for underlying driver software
JPS61127043A (en) Data processor
JPH03134742A (en) Debug device
JPH01169546A (en) Multi-task debugger
JPH04317138A (en) In-circuit emulator device
JPS6177933A (en) Data processing system
JP2001051873A (en) Debugging device
JPH04259043A (en) In-circuit emulator
JPS63300330A (en) Debugging method for firmware

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term