JPS62221746A - Data processing system - Google Patents

Data processing system

Info

Publication number
JPS62221746A
JPS62221746A JP61064100A JP6410086A JPS62221746A JP S62221746 A JPS62221746 A JP S62221746A JP 61064100 A JP61064100 A JP 61064100A JP 6410086 A JP6410086 A JP 6410086A JP S62221746 A JPS62221746 A JP S62221746A
Authority
JP
Japan
Prior art keywords
tracing
trace
signal
bus
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61064100A
Other languages
Japanese (ja)
Inventor
Tetsuro Nishimura
西村 哲朗
Hiroshi Imai
博 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP61064100A priority Critical patent/JPS62221746A/en
Publication of JPS62221746A publication Critical patent/JPS62221746A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To improve the debugging efficiency by using a circuit which produces the control signal to inhibit a tracing action to a tracing memory based on the tracing stop signal given from an input operation device and the detection signal given from a tracing condition deciding circuit. CONSTITUTION:A circuit consisting of the flip-flops 18 and 19, a NOR gate G1 and an AND gate G2 produces the control signal to inhibits a tracing action to a tracing memory based on the tracing stop signal given from an input operation device 17 like a keyboard, etc., and the detection signal given from a tracing condition deciding circuit 14 that decides the pass through a tracing point and when one of these two signals is received. Then only the tracing action is discontinued at an optional time point without discontinuing a program while this program is executed by emulation. Thus the tracing contents can be confirmed. As a result, the debugging effect is improved for the user system and the user program obtained by emulation.

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、データ処理技術に関し、例えばマイクロコ
ンピュータのエミュレーションを行なうエミュレータの
ようなシステムに利用して有効な技術に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to data processing technology, and relates to a technology that is effective when used in a system such as an emulator that emulates a microcomputer.

[従来の技術] ユーザーが開発したマイクロコンピュータ・システムの
ラフ1−ウェアを開発したり、デバッギングを行なう場
合、第2図に示すような装置を使用することがある。す
なわち、マイクロコンピュータ・システム(ユーザー・
システム)1を構成するボート1a上に設ζjられだマ
イクロコンビュータ(以下MPUと称する)用のICソ
ケット2に、コネクタ3を介してシステム1のMPUと
同一のMPUを内蔵したアダプティブ・システム・エミ
ュレ−タ(以下ASEと称する)4を接続する。
[Prior Art] When developing rough hardware or debugging a microcomputer system developed by a user, an apparatus as shown in FIG. 2 is sometimes used. In other words, the microcomputer system (user
An adaptive system emulator with a built-in MPU identical to the MPU of system 1 is connected via connector 3 to IC socket 2 for a microcomputer (hereinafter referred to as MPU) installed on boat 1a constituting system 1. 4 (hereinafter referred to as ASE).

このASE4は、ケーブルを介してCRTディスプレイ
5やフロッピーディスク装置6a、6b等を備えたサポ
ートツールと呼ばれるシステム開発装置7に接続されて
いる。
This ASE 4 is connected via a cable to a system development device 7 called a support tool, which includes a CRT display 5, floppy disk devices 6a, 6b, and the like.

」―記システムにおいては、CRTディスプレイ5側の
キーボードより人力されるアセンブラやコンパイラ等の
言語で書かれたソースプログラムは、先ずフロッピーデ
ィスク6aから成る記憶装置に書き込まれ、次にシステ
ム開発装置7内のMPUによって機械語に翻訳されてオ
ブジェクトプログラムの形でフロッピーディスク6bに
書き込まれる。フロッピーディスク6bに書き込まれた
プログラムは、A S E d内のMPUによってユー
ザー・システム1内のRAM(ランダム・アクセス・メ
モリ)8等に転送され、書き込まれる。
In the system described above, a source program written in a language such as an assembler or compiler that is manually entered from the keyboard on the side of the CRT display 5 is first written to a storage device consisting of a floppy disk 6a, and then stored in the system development device 7. It is translated into machine language by the MPU and written to the floppy disk 6b in the form of an object program. The program written on the floppy disk 6b is transferred to a RAM (random access memory) 8 or the like in the user system 1 by the MPU in the ASE d, and is written therein.

RAM8等に書き込まれたユーザー・プログラムは、I
Cソケッ1−2からコネクタ3を引き抜いて、システム
のM P tJ 9を差し込んでやると、通常はこのM
PU9によって実行されるわけであるが、第2図のシス
テムでは、AES4内のMPU(MPU9と同一タイプ
)によってエミュレーションを行ないながら、ユーザ・
プログラムのデバッギングを行なえるようになっている
The user program written to RAM8 etc. is
When you pull out connector 3 from C socket 1-2 and insert system M P tJ 9, this M
However, in the system shown in Figure 2, the user's
It is now possible to debug programs.

この場合、CRTディスブレス5やフロッピーディスク
装[6a、6b等をコントロールしたり、アセンブラや
コンパイラ言語を機械語へ翻訳したり、さらにASE4
内のMPUによってユーザ・プログラムを実行して得ら
れたデータを編集してCRTディスプレイ5に表示させ
たりするホストMPUがシステム開発装置7内に設けら
れているが、エミュレータには、エミュレーションの結
果得られたデータを上記システム開発装置7内のMPU
が編集し易い形に処理できるような機能を持たせること
ができる。上記システムにおいて、ASE4内のMPU
がエミュレーションとデータ処理機能を兼用するように
される場合、そのASE4内のMPUはシステム開発装
置7内のエミュレーションモード時とシステムモード時
とで空間分割してその動作を実行する。
In this case, it is necessary to control the CRT diskless 5, floppy disk drive [6a, 6b, etc., translate assembler or compiler language into machine language, and also use ASE4
A host MPU is provided in the system development device 7, which edits data obtained by executing a user program using the MPU in the system development device 7, and displays the data on the CRT display 5. The data is sent to the MPU in the system development device 7.
It is possible to provide a function that allows processing in a format that is easy to edit. In the above system, MPU in ASE4
When the MPU in the ASE 4 is configured to have both emulation and data processing functions, the MPU in the ASE 4 executes its operations by dividing the space between the emulation mode and the system mode in the system development device 7.

上記構成のエミュレータ・システムについては、既に特
願昭58−34565号等において示されている。
An emulator system having the above configuration has already been disclosed in Japanese Patent Application No. 58-34565.

ところで、上記エミュレータ・システムを用いてユーザ
ー・プログラムのデバッギングを行なう場合、一般には
プログラムを細切れにしてエミュレーションを行なって
行くが、その際ブレークポインl〜と呼ばれる指定ポイ
ント(プログラム中のある位置)を通過したことを検出
して、そこでプログラムの実行を中断することが行なわ
れる。そして、ブレーク直前までのシステム内の状態は
、バス上の信号をトレースメモリと呼ばれる記憶装置内
にリアルタイムで取り込んでおく。これによって、ブレ
ーク後にそのトレース・メモリの内容を解析することで
、プログラムの暴走要因等を解明し、ユーザー・プログ
ラムやシステムのデバッギングを行なうことができる。
By the way, when debugging a user program using the emulator system mentioned above, the program is generally cut into pieces and emulation is performed. The passage is detected and the execution of the program is interrupted at that point. The state of the system immediately before the break is captured in real time by capturing signals on the bus into a storage device called a trace memory. By analyzing the contents of the trace memory after a break, it is possible to determine the cause of a runaway program and to debug the user program or system.

4一 つまり、従来のエミュレータ・システムではトレースし
た内容を見たいときには、予めブレークポイントを設定
しておいてプログラムがブレークポイントを通過したと
きに実行を中断させる必要があった([株]1】立製作
所、昭和60年9月発行、「日立マイクロコンピュータ
システム 6305 U O/ 6305 V Oエミ
ュL/−タユーザーズマニュアル」第64頁〜第881
1参照)。
41 In other words, in conventional emulator systems, if you wanted to see the traced content, you had to set a breakpoint in advance and interrupt execution when the program passed the breakpoint ([stock] 1) Tachi Seisakusho, published September 1985, "Hitachi Microcomputer System 6305 U O/6305 VO Emulator User's Manual" pages 64 to 881
(see 1).

[発明が解決しようとする問題点] しかしながら、シングルチップマイコンをコントローラ
として使用するシステムのような場合、例えば機械的に
動作するモータのような機械を制御するシステムの場合
、モータを動かしたまま、つまりプログラムを中断する
ことなくトレースした内容を調べたいことがある。しか
るに、従来のエミュレータ・システムではプログラムを
中断せずにトレース内容を見るようなことはできなかっ
た。
[Problems to be Solved by the Invention] However, in the case of a system that uses a single-chip microcomputer as a controller, for example, in a system that controls a machine such as a mechanically operated motor, the problem occurs when the motor is kept running. In other words, you may want to examine the traced contents without interrupting the program. However, with conventional emulator systems, it is not possible to view the trace contents without interrupting the program.

そこで、プログラム実行中いつでもトレースを中断して
その内容を参照できるようにする方法も考えられる。と
ころが、エミュレーションを行なうシステムは、もとも
とバッグを有していることが多く、それによってシステ
ムが暴走してしまうことがある。その場合、トレースポ
イント不通過を起こすと1〜レースが中断されないので
、トレース内容を見ることができない。そのため、ユー
ザー・システムやユーザー・プログラムのデバッギング
の効率が悪いという不都合があることが本発明者らによ
って明らかにされた。
Therefore, a method can be considered in which tracing can be interrupted at any time during program execution so that its contents can be referenced. However, systems that perform emulation often have a bug, which can cause the system to run out of control. In this case, if the trace point is not passed, the trace contents cannot be viewed because the race is not interrupted. The inventors of the present invention have found that, as a result, there is an inconvenience in that debugging of user systems and user programs is inefficient.

この発明の目的は、エミュレーションによるユーザー・
システムやユーザー・プログラムのデバッギングの効率
を上げ、システム開発期間の短縮を図ることにある。
The purpose of this invention is to
The purpose is to improve the efficiency of debugging systems and user programs, and to shorten the system development period.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

[問題点を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
[Means for Solving the Problems] Representative inventions disclosed in this application will be summarized as follows.

すなわち、キーボードのような入力操作装置からのトレ
ース中止信号及びトレースポイントを通過したか否か判
定するトレース条件判定回路からの検出信号に基づいて
、いずれか一方の信号が入って来たならばトレースメモ
リに対し、トレースを禁止させるような制御信号を形成
する回路を設けるものである。
That is, based on a trace stop signal from an input operation device such as a keyboard and a detection signal from a trace condition determination circuit that determines whether or not a trace point has been passed, if either signal comes in, the trace is stopped. A circuit is provided for forming a control signal to the memory to inhibit tracing.

[作用コ 上記した手段によれば、エミュレーションによるプログ
ラム実行中、プログラムを中断させることなく任意の時
点でI−レースのみ中止して、トレース内容を見ること
ができるという作用により、エミュレーションによるユ
ーザー・システムやユーザー・プログラムのデバッギン
グの効率を上げ。
[Function] According to the above-mentioned means, while the program is being executed by emulation, only the I-race can be stopped at any point without interrupting the program, and the trace contents can be viewed. Increase the efficiency of debugging and user programs.

システム開発期間の短縮を図るという上記目的を達成す
ることができる。
The above objective of shortening the system development period can be achieved.

[実施例] 第1図は、本発明に係るエミュレータ・システムの一実
施例を示す。
[Embodiment] FIG. 1 shows an embodiment of an emulator system according to the present invention.

同図において、符号]0で示されているのは。In the figure, what is indicated by the symbol ]0 is .

第2図に示さ九でいるASE (アダプティブ・シテス
ム・エミュレ−タ)4内に設けられているエミユレーシ
ョン用のMPUで、このMPU1.0は、ユーザー・シ
ステム1を構成するMPU9と同一タイプのMPUによ
り構成されている。MPUl0は、バス2oを介してユ
ーザー・シテスム1に接続されている。そして、このエ
ミユレーション用MPUl0とシステム開発装置7内に
設けられたエミュレーション・コントローラ11と、ブ
レーク条件判定回路12、トレースメモリ13及びトレ
ース判定回路14等によってインサートキット・エミュ
レータが構成されている。
This MPU 1.0 is the same type as the MPU 9 that constitutes the user system 1. It is composed of MPU. MPU10 is connected to user system 1 via bus 2o. An insert kit emulator is constituted by this emulation MPU 10, an emulation controller 11 provided in the system development device 7, a break condition determination circuit 12, a trace memory 13, a trace determination circuit 14, and the like.

上記トレースメモリ]−3は、上記MPUl0がユーザ
ー・プログラムを実行している間に、バス20上に表れ
る入出力信号を時系列的に取り込むため設けられている
。トレース条件判定回路14はトレース開始及び終了条
件を設定するレジスタを有し、トレースメモリ13に対
するトレース指示信号TRCを出力する。ブレーク条件
判定回路12は、デバッギングの際に分割して実行させ
るべき一連のプログラムの終端(ブレークポイント)の
条件を設定しておくレジスタを有し、このレジスタの内
容とバス−にのアドレス信号等とをハード的に比較して
両者が一致したか否か検出し、一致した場合には、M 
P U II Oに対して割込みをかけて、プログラム
の実行を中断さげる。
The trace memory]-3 is provided to capture input/output signals appearing on the bus 20 in time series while the MPU10 is executing a user program. The trace condition determination circuit 14 has a register for setting trace start and end conditions, and outputs a trace instruction signal TRC to the trace memory 13. The break condition determination circuit 12 has a register that sets conditions for the end (break point) of a series of programs to be divided and executed during debugging, and the contents of this register and address signals on the bus, etc. It is detected whether the two match by hardware comparison, and if they match, the M
Interrupts P U II O to interrupt program execution.

一方、エミュレーション・コントローラ11は、バス1
6を介して、システム開発装置7をコントロールするホ
ストMPU15と接続され、CRTディスプレイのキー
ボード等の入力操作装置17からユーザー・プログラム
の実行開始などのコマンドが入って来ると、ASEに対
するコマンドであるか否かを判定してMPUl0にその
コマンドを供給する。MPUl0は、このコマンドを受
は取ると、適当なアドレス信号を出力して空間の切り換
え、すなわちシステムモードからユーザー・プログラム
を実行するエミュレーションモードへの切換えを行なう
On the other hand, the emulation controller 11
6 is connected to the host MPU 15 that controls the system development device 7, and when a command such as to start execution of a user program comes in from the input operation device 17 such as a keyboard of a CRT display, it is connected to the host MPU 15 that controls the system development device 7. It determines whether or not the command exists and supplies the command to MPU10. When MPU10 receives this command, it outputs an appropriate address signal to switch the space, that is, to switch from the system mode to the emulation mode in which the user program is executed.

さらに、この実施例では、キーボード17における適当
なキーを操作することによって、トレースメモリ13に
よるバス20」−の信号のトレースを中止できるように
されている。
Further, in this embodiment, by operating an appropriate key on the keyboard 17, it is possible to stop the tracing of the signal on the bus 20'' by the trace memory 13.

すなわち、トレース中止用キーが操作されるとそれに応
じてホストMPU15によってセット状態にされるフリ
ップフロップ18と、トレース条件判定回路14におい
てトレース終了ポイントが検出されるとそれに応じてセ
ット状態にされるフリップフロンプリ19とが設けられ
ている。フリップフロップ18と19の出力Qは、それ
ぞれ、NORゲートG1を介してANDゲートG2の一
方の入力端子に供給されている。このANDゲートG2
の他方の入力端子には、前記エミュレーション・コント
ローラ11から出力されるユーザー・プログラム実行中
を示す状態信号EMUが供給されており、ANDゲート
G2の出力信号によってトレースメモリ13がトレース
可能もしくは不能な状態にされるようになっている。
That is, the flip-flop 18 is set to the set state by the host MPU 15 when the trace stop key is operated, and the flip-flop is set to the set state when the trace condition determination circuit 14 detects the trace end point. A front plate 19 is provided. The outputs Q of flip-flops 18 and 19 are each supplied to one input terminal of an AND gate G2 via a NOR gate G1. This AND gate G2
A status signal EMU outputted from the emulation controller 11 and indicating that the user program is being executed is supplied to the other input terminal of the trace memory 13, and the trace memory 13 is set in a tracing enabled or disabled state depending on the output signal of the AND gate G2. It is becoming more and more popular.

上記フリップフロップ18及び19はシステムの初期化
に伴って先ずリセット状態にされ、それらの出力Qはと
もにロウレベルにされる。一方、エミュレーション・コ
ントローラ11から出力される状態信号EMUは、ユー
ザー ・プログラム実行中例えばハイレベルにされる。
The flip-flops 18 and 19 are first put into a reset state upon initialization of the system, and their outputs Q are both brought to a low level. On the other hand, the status signal EMU output from the emulation controller 11 is set to a high level, for example, during execution of the user program.

そのため、ANDゲートG2の出力は最初にハイレベル
にされ、これに応じてトレースメモリ13がトレース可
能な状態にされる。そして、トレース条件判定回路14
からの指示信号TRCに応じてバス20上の信号のトレ
ースを開始する。
Therefore, the output of the AND gate G2 is first set to a high level, and accordingly, the trace memory 13 is placed in a traceable state. Then, the trace condition determination circuit 14
Tracing of signals on the bus 20 is started in response to an instruction signal TRC from the bus 20.

しかして、トレース実行中にキーボード17からトレー
ス中止信号が入力されると、ホストMPU15によって
フリップフロップ18がセットされ、その出力Qがハイ
レベルに変化される。すると、NORゲートGI及びA
 N +)ゲートG2の出力がロウレベルに変化して、
1〜1ノースメモリ13がトレース不能な状態に移行さ
れる。さらにこれを受けて、エミュレーション・コン1
−ローラ11が、それまでにトレースメモリ13に取り
込まれた内容を編集してホストM P U 15に送り
、CRT表示装置5の画面上に表示するようにされてい
る。
When a trace stop signal is input from the keyboard 17 during trace execution, the flip-flop 18 is set by the host MPU 15, and its output Q is changed to high level. Then, NOR gates GI and A
N+) The output of gate G2 changes to low level,
The 1-1 north memory 13 is transitioned to a non-traceable state. Furthermore, in response to this, emulation controller 1
- The roller 11 edits the content previously captured in the trace memory 13 and sends it to the host MPU 15 to be displayed on the screen of the CRT display device 5.

また、この実施例のエミュレータ・システムでは、トレ
ース条件判定回路14において、設定されたトレース終
了ポイントを通過したことが検出されると、トレース停
止信号TSが出力される。
Further, in the emulator system of this embodiment, when the trace condition determination circuit 14 detects that the set trace end point has been passed, the trace stop signal TS is output.

これによって、フリップフロップ19がセットされ、N
ORゲートG□及びANDゲートG2の出力がロウレベ
ルに変化され、トレースメモリ13によるトレースが中
止されるようにされている。
This sets the flip-flop 19 and N
The outputs of the OR gate G□ and the AND gate G2 are changed to low level, and tracing by the trace memory 13 is stopped.

なお、トレース条件判定回路14からのトレース停止信
号TS及びキーボード17の操作による、トレース中止
信号の有無にかかわらず、コントローラ11から出力さ
れるユーザー・プログラム実行中を示す状態信号EMU
がロウレベルに変化されていると、トレースメモリ13
によるトレースは実行されない。
Note that regardless of the presence or absence of the trace stop signal TS from the trace condition determination circuit 14 and the trace stop signal generated by the operation of the keyboard 17, the status signal EMU indicating that the user program is being executed is output from the controller 11.
is changed to low level, the trace memory 13
Tracing is not performed.

上記のようにして、トレースが中止されている状態にお
いて、ホストMPU15がトレースの再開を確認すると
フリップフロップ18及び19に対してリセッl〜信号
を供給する。すると、フリップフロップ18及び19の
出力がともにハイレベルに変化して、コントローラ11
からの状態信号EMUがプログラム実行中を示している
ことを条件として、トレースメモリ13がトレース可能
な状態にされる。そして、トレース条件判定回路14か
らの指示信号TRCに応じて、トレースを再開するよう
になる。
As described above, when the host MPU 15 confirms that the trace is to be resumed in a state where the trace is stopped, it supplies the reset l~ signal to the flip-flops 18 and 19. Then, the outputs of the flip-flops 18 and 19 both change to high level, and the controller 11
The trace memory 13 is placed in a traceable state on the condition that the status signal EMU from the program controller indicates that the program is being executed. Then, tracing is restarted in response to the instruction signal TRC from the trace condition determination circuit 14.

以上説明したように上記実施例においては、キーボード
のような入力操作装置からのトレース中止信号及びトレ
ースポイントを通過したか否か判定するトレース条件判
定回路からの検出信号に基づいて、いずれか一方の信号
が入って来たならばトレースメモリに対し、トレースを
禁止させるような制御信号を形成する回路を設けてなる
ので、エミュレーションによるプログラム実行中、プロ
グラムを中断させることなく任意の時点でトレースのみ
中止して、トレース内容を見ることができるという作用
により、エミュレーションによるユーザー・システムや
ユーザー・プログラムのデバッギングの効率が向」−さ
れ、システム開発期間の短縮が可能になるという効果が
ある。
As explained above, in the above embodiment, either one of A circuit is installed that generates a control signal that prohibits tracing from being traced to the trace memory when a signal is received, so tracing can be stopped at any point during program execution by emulation without interrupting the program. The effect of being able to view trace contents improves the efficiency of debugging a user system or user program through emulation and shortens the system development period.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、」1記実施例で
は、キーボードの操作及びトレース条件判定回路14に
おけるトレース終了ポイントの通過によりトレースを中
断できるように構成されているが、トレース終了ポイン
トとブレークポイントと共用させることも可能である。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, in the embodiment 1, the trace is configured so that it can be interrupted by operating the keyboard or passing the trace end point in the trace condition determination circuit 14, but it is also possible to use the trace end point and breakpoint in common. be.

また、上記実施例では、エミュレーション中何らかの事
象の発生を検出しである動作を開始したり、中止したり
する指定ポイントの一例として、ブレークポイントおよ
びトレースポイントを設定するようにしたものを示した
が、この発明はそれに限定されず任意の条件を設定した
システムに適用することができる。
Furthermore, in the above embodiment, breakpoints and tracepoints are set as examples of designated points for starting or stopping certain operations upon detecting the occurrence of some event during emulation. However, the present invention is not limited thereto and can be applied to a system in which arbitrary conditions are set.

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるエミュレータ・シス
テムに適用したものについて説明したが、それに限定さ
れるものでなく、ロジックアナライザなどのシステムに
おいて、任意の時点で何らかの動作を停止させたいよう
な場合に利用することができる。
In the above explanation, the invention made by the present inventor was mainly applied to an emulator system, which is the background field of application. It can be used when you want to stop some operation at the point in time.

[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果をWi−111−に説明すれば下記のと
おりである。
[Effects of the Invention] The effects obtained by typical inventions disclosed in this application will be explained below in terms of Wi-111-.

すなわち、エミュlノージョンによるユーザー・システ
ムやユーザー・プログラムのデバッギングの効率を上げ
、システム開発期+1[1の短縮を図ることができる。
That is, it is possible to improve the efficiency of debugging the user system and user program by emulation, and to shorten the system development period by +1 [1].

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明を適用したエミュレータ・システムの
要部の一実施例を示すブロック構成図、第2図は、本発
明が適用されるエミュレータ・システムの全体の構成の
一例撃示す概略構成図である。 1・・・・ユーザー・システム、2・・・・ICソケッ
ト、3・・・・コネクタ、4・・・・ASE (アダプ
ティブ・システム・エミュレ−タ)、5・・・・CRT
ディスプレイ、6a、6b・・・・フロッピーディスク
装置、7・・・・システム開発装置、8・・・・RAM
、9・・・・MPU(マイクロコンピュータ)、10・
・・・エミュレーション用MPU、11・・・・エミュ
レーション・コントローラ、12・・・・ブレーク条件
判定回路、13・・・・記憶手段(トレース回路)、1
4・・・・トレース条件判定回路、15・・・・ホスト
MPU、16.20・・・・バス、17・・・・入力操
作装置(キーボード)、18.19・・・・フリップフ
ロップ。 16一
FIG. 1 is a block configuration diagram showing an embodiment of the essential parts of an emulator system to which the present invention is applied, and FIG. 2 is a schematic configuration diagram showing an example of the overall configuration of an emulator system to which the present invention is applied. It is a diagram. 1... User system, 2... IC socket, 3... Connector, 4... ASE (Adaptive System Emulator), 5... CRT
Display, 6a, 6b...Floppy disk device, 7...System development device, 8...RAM
, 9...MPU (microcomputer), 10.
... MPU for emulation, 11 ... emulation controller, 12 ... break condition judgment circuit, 13 ... storage means (trace circuit), 1
4... Trace condition determination circuit, 15... Host MPU, 16.20... Bus, 17... Input operation device (keyboard), 18.19... Flip-flop. 16 one

Claims (1)

【特許請求の範囲】 1、対象となるシステムのマイクロコンピュータと同一
タイプのマイクロコンピュータを備え、そのシステムの
エミュレーションを行なえるようにされるとともに、あ
る事象の発生を検知するための条件を保持し、この条件
とバス上の信号等とを比較して上記事象の発生を検知し
てプログラムの実行停止信号を形成するブレーク条件判
定回路と、プログラム実行中のバス上の信号を逐次取り
込んで保持するための記憶手段とを備えてなるデータ処
理システムであって、入力操作装置からの信号に基づい
て上記記憶手段に対しバス上の信号の取込みの可能もし
くは不可能を示す制御信号を形成する信号形成手段が設
けられてなることを特徴とするデータ処理システム。 2、トレース終了条件を保持し、この条件とバス上の信
号等とを比較してトレース終了信号を形成するトレース
条件判定回路を備え、このトレース条件判定回路から出
力されるトレース停止信号と入力操作装置からの信号に
基づいて上記記憶手段に対しトレースの可能もしくは不
可能を示す制御信号を形成する信号形成手段が設けられ
てなることを特徴とする特許請求の範囲第1項記載のデ
ータ処理システム。
[Scope of Claims] 1. It is equipped with a microcomputer of the same type as the microcomputer of the target system, is capable of emulating that system, and maintains conditions for detecting the occurrence of a certain event. , a break condition determination circuit that compares this condition with the signals on the bus, detects the occurrence of the above event, and forms a program execution stop signal, and sequentially captures and holds the signals on the bus during program execution. A data processing system comprising a storage means for a bus, the signal forming system forming a control signal indicating whether or not a signal on a bus can be taken into the storage means based on a signal from an input operation device. A data processing system comprising: means. 2.Equipped with a trace condition judgment circuit that holds a trace end condition and forms a trace end signal by comparing this condition with a signal on the bus, etc., and a trace stop signal output from this trace condition judgment circuit and an input operation. The data processing system according to claim 1, further comprising a signal forming means for forming a control signal indicating whether tracing is possible or impossible for the storage means based on a signal from the device. .
JP61064100A 1986-03-24 1986-03-24 Data processing system Pending JPS62221746A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61064100A JPS62221746A (en) 1986-03-24 1986-03-24 Data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61064100A JPS62221746A (en) 1986-03-24 1986-03-24 Data processing system

Publications (1)

Publication Number Publication Date
JPS62221746A true JPS62221746A (en) 1987-09-29

Family

ID=13248316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61064100A Pending JPS62221746A (en) 1986-03-24 1986-03-24 Data processing system

Country Status (1)

Country Link
JP (1) JPS62221746A (en)

Similar Documents

Publication Publication Date Title
JP2765411B2 (en) Virtual computer system
JPS63111545A (en) Microprocessor for debug
EP0638864B1 (en) Development support system for microcomputer with internal cache
JPS62221746A (en) Data processing system
JPS61112250A (en) Data processing system
JPH0565894B2 (en)
JPS634349A (en) Data processing system
JPS6123253A (en) Data processing system
JPS63313242A (en) Emulator
JPS6116338A (en) Interrupt processing system of virtual computer system
JPS6155749A (en) Information processor
JPH0540653A (en) Debugging device and method
JP2998299B2 (en) Processor control unit
JPS62177639A (en) Debugging device
JPH0395638A (en) Debugging device
JPH11167500A (en) Event circuit and debug system for emulator device
JPS6340947A (en) Program simulation system
JPH0229833A (en) Maintenance diagnostic system
JPH03175539A (en) Debugging microprocessor
JPH0659918A (en) Stopping system for processor
JPH04199336A (en) Microcomputer
JPS6177933A (en) Data processing system
JPH0750446B2 (en) Data processing device
JPH04264932A (en) In-circuit emulator
JPH11102309A (en) Debugging device, processor, and recording medium