JPH04258A - Ｄｃ―ｄｃコンバータ - Google Patents
Ｄｃ―ｄｃコンバータInfo
- Publication number
- JPH04258A JPH04258A JP9757190A JP9757190A JPH04258A JP H04258 A JPH04258 A JP H04258A JP 9757190 A JP9757190 A JP 9757190A JP 9757190 A JP9757190 A JP 9757190A JP H04258 A JPH04258 A JP H04258A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- package
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 51
- 230000010355 oscillation Effects 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 9
- 230000000087 stabilizing effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明はＤＣ−ＤＣコンバータ、特にその消費電流の
低減化に関する。
低減化に関する。
［従来の技術及び発明が解決しようとする課題］第５図
は従来の安定化電源装置の概念図である。
は従来の安定化電源装置の概念図である。
図において、（５１）は直流安定化回路であり、（５２
）は内部回路である。内部回路（５２）の内部回路電圧
を下げて、消費電流ｌを低下させたとしても、電源から
内部回路電圧まで電圧を下げる直流安定化回路（５１）
が必要であり、直流安定化回路（５１）を動作させるた
めの無効電流ｉ が必要となる。従って、結果的には電
源からｉ＋ｉ の電流が流れていることになる。このよ
うな安定化電源装置を車載用の電子回路、例えば時計或
いはキーレスロックの受信機等に電源装置として用いた
場合には、バッテリー電圧が１２Ｖと決まっているので
内部回路（５２）に電圧を供給する直流安定化回路（５
１）にも無効な電流ｉ が流れ、低消費電流化の妨げに
な■ っていた。
）は内部回路である。内部回路（５２）の内部回路電圧
を下げて、消費電流ｌを低下させたとしても、電源から
内部回路電圧まで電圧を下げる直流安定化回路（５１）
が必要であり、直流安定化回路（５１）を動作させるた
めの無効電流ｉ が必要となる。従って、結果的には電
源からｉ＋ｉ の電流が流れていることになる。このよ
うな安定化電源装置を車載用の電子回路、例えば時計或
いはキーレスロックの受信機等に電源装置として用いた
場合には、バッテリー電圧が１２Ｖと決まっているので
内部回路（５２）に電圧を供給する直流安定化回路（５
１）にも無効な電流ｉ が流れ、低消費電流化の妨げに
な■ っていた。
また、直流安定化回路（５１）にシリーズレギュレータ
ではなく、スイッチングレギュレータを使用すると、シ
リーズレギュレータに比べて無効電流ｉ がかえって多
くなり不利になることが多い。
ではなく、スイッチングレギュレータを使用すると、シ
リーズレギュレータに比べて無効電流ｉ がかえって多
くなり不利になることが多い。
■
例えば内部回路電源５ＶＸ５ｍＡ−２５ｍＷ程度である
とすると、スイッチングレギュレータが動作するための
無効電流の方が大きい電流となる場合があり、バッテリ
電圧１２Ｖとした場合の消費電流が小さくならなかった
。
とすると、スイッチングレギュレータが動作するための
無効電流の方が大きい電流となる場合があり、バッテリ
電圧１２Ｖとした場合の消費電流が小さくならなかった
。
この発明は、このような問題点を解決するためになされ
たものであり、消費電流を極力小さくしたＤＣ−ＤＣコ
ンバータを提供することを目的とする。
たものであり、消費電流を極力小さくしたＤＣ−ＤＣコ
ンバータを提供することを目的とする。
［課題を解決するための手段］
この発明に係るＤＣ−ＤＣコンバータは、人力信号の否
定論理を求める素子を内蔵したＩＣパッケージの正極端
子に電源の正極端子を接続し、ＩＣパッケージの出力端
子に第１のコンデンサ、アノードが前記第１のコンデン
サに接続される第１のダイオード及び第２のコンデンサ
を直列に接続し、そして第１のコンデンサと第１のダイ
オードとの接続点にカソードか接続され、かつアノード
が第２のコンデンサの負極側に接続された第２のダイオ
ードを有し、第２のコンデンサの負極側と第２のダイオ
ードのアノード側は電源の負極端子に接続され、ＩＣパ
ッケージの負極端子が第２のコンデンサの正極側に接続
されているＩＣパッケージ内の素子により発振回路及び
その発振回路によりオン・オフ制御される電流バッファ
回路を構成し、前記第２のコンデンサの両端子から出力
電圧を取り出すようにしたものである。
定論理を求める素子を内蔵したＩＣパッケージの正極端
子に電源の正極端子を接続し、ＩＣパッケージの出力端
子に第１のコンデンサ、アノードが前記第１のコンデン
サに接続される第１のダイオード及び第２のコンデンサ
を直列に接続し、そして第１のコンデンサと第１のダイ
オードとの接続点にカソードか接続され、かつアノード
が第２のコンデンサの負極側に接続された第２のダイオ
ードを有し、第２のコンデンサの負極側と第２のダイオ
ードのアノード側は電源の負極端子に接続され、ＩＣパ
ッケージの負極端子が第２のコンデンサの正極側に接続
されているＩＣパッケージ内の素子により発振回路及び
その発振回路によりオン・オフ制御される電流バッファ
回路を構成し、前記第２のコンデンサの両端子から出力
電圧を取り出すようにしたものである。
［作 用］
この発明においては、発振回路の発振出力により電流バ
ッファ回路がオン・オフを繰り返す。そして、電流バッ
ファ回路がオンのときには、電源からの電流が第１のコ
ンデンサ、第１のダイオード及び第２のコンデンサに流
れて充電する。また、電流バッファ回路がオフのときに
は、電源からの電流が流れ込まず、第２のダイオードを
介して第１のコンデンサと第２のコンデンサとが並列接
続される。そして、このようにして電流バッファ回路が
オン・オフを繰り返し、第２のコンデンサの両端から出
力電圧が取り出される。
ッファ回路がオン・オフを繰り返す。そして、電流バッ
ファ回路がオンのときには、電源からの電流が第１のコ
ンデンサ、第１のダイオード及び第２のコンデンサに流
れて充電する。また、電流バッファ回路がオフのときに
は、電源からの電流が流れ込まず、第２のダイオードを
介して第１のコンデンサと第２のコンデンサとが並列接
続される。そして、このようにして電流バッファ回路が
オン・オフを繰り返し、第２のコンデンサの両端から出
力電圧が取り出される。
［実施例］
第１図はこの発明の一実施例に係るＤＣ−ＤＣコンバー
タの構成図であり、この実施例は内部回路に電源の約１
／２の電圧を供給するものである。
タの構成図であり、この実施例は内部回路に電源の約１
／２の電圧を供給するものである。
図において、（１０）は１個のＩＣパッケージであり、
Ｃ０Ｍ５論理素子からなるＮＯＴ素子素子−１〜Ｕ６構
成されている。（１１）は発振回路であり、ＮＯＴ素子
Ｕｌ、Ｕ２、抵抗Ｒ１，Ｒ２及びコンデンサＣＩから構
成されている。この発振回路（１１）の発振周波数は５
０ＫＨｚ程度の周波数に設定する。
Ｃ０Ｍ５論理素子からなるＮＯＴ素子素子−１〜Ｕ６構
成されている。（１１）は発振回路であり、ＮＯＴ素子
Ｕｌ、Ｕ２、抵抗Ｒ１，Ｒ２及びコンデンサＣＩから構
成されている。この発振回路（１１）の発振周波数は５
０ＫＨｚ程度の周波数に設定する。
（１２）は電流バッファ回路てあり、ＮＯＴ素子素子−
３〜Ｕ６構成されている。そして、この電流バッファ回
路（１２）には発振回路（１１）の発振出力が入力して
、その入力信号に応じてオン・オフ動作を繰り返す。Ｄ
Ｉ、Ｄ２はダイオードであり、Ｃ２゜Ｃ３はコンデンサ
である。
３〜Ｕ６構成されている。そして、この電流バッファ回
路（１２）には発振回路（１１）の発振出力が入力して
、その入力信号に応じてオン・オフ動作を繰り返す。Ｄ
Ｉ、Ｄ２はダイオードであり、Ｃ２゜Ｃ３はコンデンサ
である。
ＩＣパッケージ（１０）のＶＣＣ端子は電源の十端子に
接続され、ＶＤＤ端子はコンデンサＣ３の＋側の端子に
接続されている。コンデンサＣ３の両端子は内部回路（
５２）と接続されており、また、コンデンサＣ３の一側
の端子は電源の一側へ接続されている。
接続され、ＶＤＤ端子はコンデンサＣ３の＋側の端子に
接続されている。コンデンサＣ３の両端子は内部回路（
５２）と接続されており、また、コンデンサＣ３の一側
の端子は電源の一側へ接続されている。
第２図はＩＣパッケージ（１０）のＮＯＴ素子の等価回
路の説明図である。同図（Ａ）のＮＯＴ素子素子向図（
Ｂ）のＣ０Ｍ５論理素子に示すように表わされ、更に、
Ｃ０Ｍ５論理素子は同図（Ｃ）に示す接点ＳＷＩ、ＳＷ
２からなるスイッチング回路として表される。
路の説明図である。同図（Ａ）のＮＯＴ素子素子向図（
Ｂ）のＣ０Ｍ５論理素子に示すように表わされ、更に、
Ｃ０Ｍ５論理素子は同図（Ｃ）に示す接点ＳＷＩ、ＳＷ
２からなるスイッチング回路として表される。
第３図は第２図の等価回路に基づいて第１図の回路を書
き替えた等価回路であり、ここでは発振回路（１１）の
図示を省略し、また、電流バッファ回路（１２）につい
てはＮＯＴ素子の等価回路を１個分のみ図示しである。
き替えた等価回路であり、ここでは発振回路（１１）の
図示を省略し、また、電流バッファ回路（１２）につい
てはＮＯＴ素子の等価回路を１個分のみ図示しである。
今、電源が投入されると電源の子端子→ＩＣパッケージ
のＶＣＣ端子−ＶＤＤ端子−コンデンサＣ３−電源の一
端子の経路で電流が流れ、コンデンサＣ３に充電される
が、その間に発振回路（１１）が発振を開始してその発
振出力は電流バッファ回路（１２）に供給される。
のＶＣＣ端子−ＶＤＤ端子−コンデンサＣ３−電源の一
端子の経路で電流が流れ、コンデンサＣ３に充電される
が、その間に発振回路（１１）が発振を開始してその発
振出力は電流バッファ回路（１２）に供給される。
発振出力が電流バッファ回路（１２）に入力してそのス
イッチＳＷ１が閉成してＳＷ２は開成し、ｂ点が論理“
１１になると電源の子端子＝ＩＣパッケージのＶＣＣ端
子→ｂ点→コンデンサＣ２→ダイオードＤ２→コンデン
サＣ３→電源の一端子という経路で充電電流１１が流れ
る。
イッチＳＷ１が閉成してＳＷ２は開成し、ｂ点が論理“
１１になると電源の子端子＝ＩＣパッケージのＶＣＣ端
子→ｂ点→コンデンサＣ２→ダイオードＤ２→コンデン
サＣ３→電源の一端子という経路で充電電流１１が流れ
る。
第４図（Ａ）はこの時の等価回路であり、電源の子端子
とＩＣパッケージのＶＣＣ端子との間の電圧降下及びダ
イオードＤ２の電圧降下がないと考えると、コンデンサ
Ｃ２と０３との直列回路と考えることができ、両コンデ
ンサＣ２，Ｃ３の容量が等しい場合には、各々の両端電
圧は電源の電圧の１７２の電圧となる。
とＩＣパッケージのＶＣＣ端子との間の電圧降下及びダ
イオードＤ２の電圧降下がないと考えると、コンデンサ
Ｃ２と０３との直列回路と考えることができ、両コンデ
ンサＣ２，Ｃ３の容量が等しい場合には、各々の両端電
圧は電源の電圧の１７２の電圧となる。
次に、発振出力が反転して電流バッファ回路（１２）の
ＳＷ２が閉成するとＳＷｌは閉成し、ｂ点の論理が“０
＃となり、コンデンサＣ２に充電された電荷によりダイ
オードＤ１→コンデンＣ２−ｂ点−ＩＣパッケージのＶ
ＤＤ端子−コンデンサＣ３という経路で電流１２が流れ
る。
ＳＷ２が閉成するとＳＷｌは閉成し、ｂ点の論理が“０
＃となり、コンデンサＣ２に充電された電荷によりダイ
オードＤ１→コンデンＣ２−ｂ点−ＩＣパッケージのＶ
ＤＤ端子−コンデンサＣ３という経路で電流１２が流れ
る。
第４図（Ｂ）はこの時の等価回路であり、ｂ点とＩＣパ
ッケージＶＤＤとの間の電圧降下及びダイオードＤ１の
電圧降下がないと考えると、コンデンサＣ２，Ｃ３が並
列に接続されたことと等価となり、コンデンサＣ２，Ｃ
３の両端電圧すなわち電源電圧の１／２の電圧が内部回
路（５２）に印加されることになる。ここでは、コンデ
ンサＣ２，Ｃ３が並列に接続されているのでエネルギー
が２倍となり大きな容量が得られ、充分な放電に耐えら
れることになる。
ッケージＶＤＤとの間の電圧降下及びダイオードＤ１の
電圧降下がないと考えると、コンデンサＣ２，Ｃ３が並
列に接続されたことと等価となり、コンデンサＣ２，Ｃ
３の両端電圧すなわち電源電圧の１／２の電圧が内部回
路（５２）に印加されることになる。ここでは、コンデ
ンサＣ２，Ｃ３が並列に接続されているのでエネルギー
が２倍となり大きな容量が得られ、充分な放電に耐えら
れることになる。
以上のようにして発振回路（１１）の出力に従って電流
バッファ回路（１２）の出力点す点の論理が“０““１
″を順次繰り返すことにより、コンデンサＣ２、Ｃ３へ
の充放電を繰り返して、内部回路（５２）に印加する電
圧が電源の電圧の１／２となる。
バッファ回路（１２）の出力点す点の論理が“０““１
″を順次繰り返すことにより、コンデンサＣ２、Ｃ３へ
の充放電を繰り返して、内部回路（５２）に印加する電
圧が電源の電圧の１／２となる。
実際にはｅｌ−ｖＣＣ−ｂ点の電圧
ｅ ２− ｂ点−ＶＤＤ間の電圧
ｅ ３−Ｄ １ ｒ Ｄ ２の順方向電圧とすると、コ
ンデンサＣ３の両端電圧すなわち内部回路（５２）に印
加される電圧Ｅ ｏｕｔは次式に表される。
ンデンサＣ３の両端電圧すなわち内部回路（５２）に印
加される電圧Ｅ ｏｕｔは次式に表される。
マタ、ＩＣパッケージ（１０）（７） Ｖ ＣＣ端子と
ＶＤＤ端子との間の電圧は （電源電圧）−（Ｃ３両端電圧） −１／２ （電源電
圧）となり、パッケージ（１０）の各ＮＯＴ素子ににも
電圧が供給されるので、動作を継続することができる。
ＶＤＤ端子との間の電圧は （電源電圧）−（Ｃ３両端電圧） −１／２ （電源電
圧）となり、パッケージ（１０）の各ＮＯＴ素子ににも
電圧が供給されるので、動作を継続することができる。
ここで、例えば変換効率が７０％以上期待でき、内部回
路（５２）の消費電流が５ｍＡであるとすると１２Ｖ電
源の消費電流を３．６ｍＡとすることが可能となる。
路（５２）の消費電流が５ｍＡであるとすると１２Ｖ電
源の消費電流を３．６ｍＡとすることが可能となる。
なお、上述の実施例においては電流バッファ回路（１２
）にＮＯＴ素子を４個並列に接続した例を示したが、そ
の個数は内部回路（５２）の消費電流に対応した個数を
設ければよく、上記の個数に限定されるものではない。
）にＮＯＴ素子を４個並列に接続した例を示したが、そ
の個数は内部回路（５２）の消費電流に対応した個数を
設ければよく、上記の個数に限定されるものではない。
また、ＮＯＴ素子のＩＣパッケージの場合について説明
したが、必ずしもこの素子に限定されるものではなく、
発振回路と電流バッファ回路を構築できるものであれば
、他の素子例えばシュミット付きＮＯＴ素子、ノア回路
、ナンド回路等の否定論理を求める素子を利用すること
ができる。
したが、必ずしもこの素子に限定されるものではなく、
発振回路と電流バッファ回路を構築できるものであれば
、他の素子例えばシュミット付きＮＯＴ素子、ノア回路
、ナンド回路等の否定論理を求める素子を利用すること
ができる。
［発明の効果コ
以上のようにこの発明によれば、１パツケージ内のＩＣ
素子により発振回路及び電流バッファ回路を構成し、電
流バッファ回路がオンのときには第１のコンデンサ及び
第２のコンデンサを直列に接続して電源から充電電流を
供給し、電流バッファ回路がオフのときには第１のコン
デンサ及び第２のコンデンサを並列にに接続して、第２
のコンデンサの両端から出力電圧を取り出すようにした
ので、消費電流が小さくなり、電源としての電池の寿命
が長くなるという効果が得られている。
素子により発振回路及び電流バッファ回路を構成し、電
流バッファ回路がオンのときには第１のコンデンサ及び
第２のコンデンサを直列に接続して電源から充電電流を
供給し、電流バッファ回路がオフのときには第１のコン
デンサ及び第２のコンデンサを並列にに接続して、第２
のコンデンサの両端から出力電圧を取り出すようにした
ので、消費電流が小さくなり、電源としての電池の寿命
が長くなるという効果が得られている。
また、コイル、トランス等を使用していないので、それ
らがスイッチング時に発生するノイズがない。更に、Ｄ
Ｃ−ＤＣコンバータ用ＩＣを利用せずに、論理ＩＣ，イ
ンバータＩＣ等の１パツケージを使用して装置の主要部
を構成しているので実装効率が高いという効果も得られ
ている。
らがスイッチング時に発生するノイズがない。更に、Ｄ
Ｃ−ＤＣコンバータ用ＩＣを利用せずに、論理ＩＣ，イ
ンバータＩＣ等の１パツケージを使用して装置の主要部
を構成しているので実装効率が高いという効果も得られ
ている。
第１図はこの発明の一実施例に係るＤＣ−ＤＣコンバー
タの構成図、第２図はＩＣパッケージのＮＯＴ素子の等
価回路の説明図、第３図は第２図の等価回路に基づいて
第１図の回路を書き替えた等価回路、第４図（Ａ）（Ｂ
）は第３図の装置の動作を説明する説明図、第５図は従
来の安定化電源装置の概念図である。 図において、（１０）はｒｃパッケージ、（１１）は発
振回路、（１２）は電流バッファ回路である。
タの構成図、第２図はＩＣパッケージのＮＯＴ素子の等
価回路の説明図、第３図は第２図の等価回路に基づいて
第１図の回路を書き替えた等価回路、第４図（Ａ）（Ｂ
）は第３図の装置の動作を説明する説明図、第５図は従
来の安定化電源装置の概念図である。 図において、（１０）はｒｃパッケージ、（１１）は発
振回路、（１２）は電流バッファ回路である。
Claims (1)
- 入力信号の否定論理を求める素子を内蔵したＩＣパッケ
ージの正極端子に電源の正極端子を接続し、ＩＣパッケ
ージの出力端子に第１のコンデンサ、アノードが前記第
１のコンデンサに接続される第１のダイオード及び第２
のコンデンサを直列に接続し、そして第１のコンデンサ
と第１のダイオードとの接続点にカソードが接続され、
かつアノードが第２のコンデンサの負極側に接続された
第２のダイオードを有し、第２のコンデンサの負極側と
第２のダイオードのアノード側は電源の負極端子に接続
され、ＩＣパッケージの負極端子が第２のコンデンサの
正極側に接続されているＩＣパッケージ内の素子により
発振回路及びその発振回路によりオン・オフ制御される
電流バッファ回路を構成し、前記第２のコンデンサの両
端子から出力電圧を取り出すようにしたことを特徴とす
るＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9757190A JPH04258A (ja) | 1990-04-16 | 1990-04-16 | Ｄｃ―ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9757190A JPH04258A (ja) | 1990-04-16 | 1990-04-16 | Ｄｃ―ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04258A true JPH04258A (ja) | 1992-01-06 |
Family
ID=14195926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9757190A Pending JPH04258A (ja) | 1990-04-16 | 1990-04-16 | Ｄｃ―ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04258A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006087200A (ja) * | 2004-09-15 | 2006-03-30 | Nikon Corp | 電源装置、ステージ装置、露光装置 |
| KR100872492B1 (ko) * | 2006-07-18 | 2008-12-12 | 변강익 | 양어장 용수 협잡물 제거장치 |
-
1990
- 1990-04-16 JP JP9757190A patent/JPH04258A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006087200A (ja) * | 2004-09-15 | 2006-03-30 | Nikon Corp | 電源装置、ステージ装置、露光装置 |
| KR100872492B1 (ko) * | 2006-07-18 | 2008-12-12 | 변강익 | 양어장 용수 협잡물 제거장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06165482A (ja) | 電圧変換回路及びそれに用いる多相クロック発生回路 | |
| JPH06343024A (ja) | 電源に対して補償されたｍｏｓ発振回路 | |
| JP3721360B2 (ja) | 周期的な信号を生成するための電気回路 | |
| CN113364439A (zh) | 一种低功耗的负载开关控制电路 | |
| US6838928B2 (en) | Boosting circuit configured with plurality of boosting circuit units in series | |
| JPH04258A (ja) | Ｄｃ―ｄｃコンバータ | |
| AU622516B2 (en) | Oscillator circuit | |
| JP2003188693A (ja) | 発振回路 | |
| US7042742B2 (en) | Charge-pump circuitry | |
| JP2004342684A (ja) | 半導体集積回路 | |
| JPH11299227A (ja) | チャージポンプ回路 | |
| US12113479B2 (en) | Oscillator circuit arrangement | |
| JPH0677781A (ja) | 発振回路 | |
| CN217238254U (zh) | 时钟振荡器的逻辑信号检测电路、mcu芯片及bms芯片 | |
| JPS6036644B2 (ja) | 発振回路 | |
| US20230402998A1 (en) | Comparator module and oscillator using the same | |
| JPH0964701A (ja) | Ｃｒ発振器及びこれを用いた携帯装置 | |
| JP2596385B2 (ja) | 半導体集積回路装置 | |
| JP2004032980A (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| US6384656B1 (en) | Stable frequency clock generator | |
| KR920010209B1 (ko) | 전압 제어발진기(vco) | |
| JPH0226414A (ja) | 周波数変換回路 | |
| JP3991568B2 (ja) | 昇圧回路 | |
| TW200536226A (en) | Digital power supply control system | |
| CN114374372A (zh) | 一种基于漏电流延时单元的振荡器 |