JPH04258A - Dc―dcコンバータ - Google Patents
Dc―dcコンバータInfo
- Publication number
- JPH04258A JPH04258A JP9757190A JP9757190A JPH04258A JP H04258 A JPH04258 A JP H04258A JP 9757190 A JP9757190 A JP 9757190A JP 9757190 A JP9757190 A JP 9757190A JP H04258 A JPH04258 A JP H04258A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- package
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 51
- 230000010355 oscillation Effects 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 9
- 230000000087 stabilizing effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野]
この発明はDC−DCコンバータ、特にその消費電流の
低減化に関する。
低減化に関する。
[従来の技術及び発明が解決しようとする課題]第5図
は従来の安定化電源装置の概念図である。
は従来の安定化電源装置の概念図である。
図において、(51)は直流安定化回路であり、(52
)は内部回路である。内部回路(52)の内部回路電圧
を下げて、消費電流lを低下させたとしても、電源から
内部回路電圧まで電圧を下げる直流安定化回路(51)
が必要であり、直流安定化回路(51)を動作させるた
めの無効電流i が必要となる。従って、結果的には電
源からi+i の電流が流れていることになる。このよ
うな安定化電源装置を車載用の電子回路、例えば時計或
いはキーレスロックの受信機等に電源装置として用いた
場合には、バッテリー電圧が12Vと決まっているので
内部回路(52)に電圧を供給する直流安定化回路(5
1)にも無効な電流i が流れ、低消費電流化の妨げに
な■ っていた。
)は内部回路である。内部回路(52)の内部回路電圧
を下げて、消費電流lを低下させたとしても、電源から
内部回路電圧まで電圧を下げる直流安定化回路(51)
が必要であり、直流安定化回路(51)を動作させるた
めの無効電流i が必要となる。従って、結果的には電
源からi+i の電流が流れていることになる。このよ
うな安定化電源装置を車載用の電子回路、例えば時計或
いはキーレスロックの受信機等に電源装置として用いた
場合には、バッテリー電圧が12Vと決まっているので
内部回路(52)に電圧を供給する直流安定化回路(5
1)にも無効な電流i が流れ、低消費電流化の妨げに
な■ っていた。
また、直流安定化回路(51)にシリーズレギュレータ
ではなく、スイッチングレギュレータを使用すると、シ
リーズレギュレータに比べて無効電流i がかえって多
くなり不利になることが多い。
ではなく、スイッチングレギュレータを使用すると、シ
リーズレギュレータに比べて無効電流i がかえって多
くなり不利になることが多い。
■
例えば内部回路電源5VX5mA−25mW程度である
とすると、スイッチングレギュレータが動作するための
無効電流の方が大きい電流となる場合があり、バッテリ
電圧12Vとした場合の消費電流が小さくならなかった
。
とすると、スイッチングレギュレータが動作するための
無効電流の方が大きい電流となる場合があり、バッテリ
電圧12Vとした場合の消費電流が小さくならなかった
。
この発明は、このような問題点を解決するためになされ
たものであり、消費電流を極力小さくしたDC−DCコ
ンバータを提供することを目的とする。
たものであり、消費電流を極力小さくしたDC−DCコ
ンバータを提供することを目的とする。
[課題を解決するための手段]
この発明に係るDC−DCコンバータは、人力信号の否
定論理を求める素子を内蔵したICパッケージの正極端
子に電源の正極端子を接続し、ICパッケージの出力端
子に第1のコンデンサ、アノードが前記第1のコンデン
サに接続される第1のダイオード及び第2のコンデンサ
を直列に接続し、そして第1のコンデンサと第1のダイ
オードとの接続点にカソードか接続され、かつアノード
が第2のコンデンサの負極側に接続された第2のダイオ
ードを有し、第2のコンデンサの負極側と第2のダイオ
ードのアノード側は電源の負極端子に接続され、ICパ
ッケージの負極端子が第2のコンデンサの正極側に接続
されているICパッケージ内の素子により発振回路及び
その発振回路によりオン・オフ制御される電流バッファ
回路を構成し、前記第2のコンデンサの両端子から出力
電圧を取り出すようにしたものである。
定論理を求める素子を内蔵したICパッケージの正極端
子に電源の正極端子を接続し、ICパッケージの出力端
子に第1のコンデンサ、アノードが前記第1のコンデン
サに接続される第1のダイオード及び第2のコンデンサ
を直列に接続し、そして第1のコンデンサと第1のダイ
オードとの接続点にカソードか接続され、かつアノード
が第2のコンデンサの負極側に接続された第2のダイオ
ードを有し、第2のコンデンサの負極側と第2のダイオ
ードのアノード側は電源の負極端子に接続され、ICパ
ッケージの負極端子が第2のコンデンサの正極側に接続
されているICパッケージ内の素子により発振回路及び
その発振回路によりオン・オフ制御される電流バッファ
回路を構成し、前記第2のコンデンサの両端子から出力
電圧を取り出すようにしたものである。
[作 用]
この発明においては、発振回路の発振出力により電流バ
ッファ回路がオン・オフを繰り返す。そして、電流バッ
ファ回路がオンのときには、電源からの電流が第1のコ
ンデンサ、第1のダイオード及び第2のコンデンサに流
れて充電する。また、電流バッファ回路がオフのときに
は、電源からの電流が流れ込まず、第2のダイオードを
介して第1のコンデンサと第2のコンデンサとが並列接
続される。そして、このようにして電流バッファ回路が
オン・オフを繰り返し、第2のコンデンサの両端から出
力電圧が取り出される。
ッファ回路がオン・オフを繰り返す。そして、電流バッ
ファ回路がオンのときには、電源からの電流が第1のコ
ンデンサ、第1のダイオード及び第2のコンデンサに流
れて充電する。また、電流バッファ回路がオフのときに
は、電源からの電流が流れ込まず、第2のダイオードを
介して第1のコンデンサと第2のコンデンサとが並列接
続される。そして、このようにして電流バッファ回路が
オン・オフを繰り返し、第2のコンデンサの両端から出
力電圧が取り出される。
[実施例]
第1図はこの発明の一実施例に係るDC−DCコンバー
タの構成図であり、この実施例は内部回路に電源の約1
/2の電圧を供給するものである。
タの構成図であり、この実施例は内部回路に電源の約1
/2の電圧を供給するものである。
図において、(10)は1個のICパッケージであり、
C0M5論理素子からなるNOT素子素子−1〜U6構
成されている。(11)は発振回路であり、NOT素子
Ul、U2、抵抗R1,R2及びコンデンサCIから構
成されている。この発振回路(11)の発振周波数は5
0KHz程度の周波数に設定する。
C0M5論理素子からなるNOT素子素子−1〜U6構
成されている。(11)は発振回路であり、NOT素子
Ul、U2、抵抗R1,R2及びコンデンサCIから構
成されている。この発振回路(11)の発振周波数は5
0KHz程度の周波数に設定する。
(12)は電流バッファ回路てあり、NOT素子素子−
3〜U6構成されている。そして、この電流バッファ回
路(12)には発振回路(11)の発振出力が入力して
、その入力信号に応じてオン・オフ動作を繰り返す。D
I、D2はダイオードであり、C2゜C3はコンデンサ
である。
3〜U6構成されている。そして、この電流バッファ回
路(12)には発振回路(11)の発振出力が入力して
、その入力信号に応じてオン・オフ動作を繰り返す。D
I、D2はダイオードであり、C2゜C3はコンデンサ
である。
ICパッケージ(10)のVCC端子は電源の十端子に
接続され、VDD端子はコンデンサC3の+側の端子に
接続されている。コンデンサC3の両端子は内部回路(
52)と接続されており、また、コンデンサC3の一側
の端子は電源の一側へ接続されている。
接続され、VDD端子はコンデンサC3の+側の端子に
接続されている。コンデンサC3の両端子は内部回路(
52)と接続されており、また、コンデンサC3の一側
の端子は電源の一側へ接続されている。
第2図はICパッケージ(10)のNOT素子の等価回
路の説明図である。同図(A)のNOT素子素子向図(
B)のC0M5論理素子に示すように表わされ、更に、
C0M5論理素子は同図(C)に示す接点SWI、SW
2からなるスイッチング回路として表される。
路の説明図である。同図(A)のNOT素子素子向図(
B)のC0M5論理素子に示すように表わされ、更に、
C0M5論理素子は同図(C)に示す接点SWI、SW
2からなるスイッチング回路として表される。
第3図は第2図の等価回路に基づいて第1図の回路を書
き替えた等価回路であり、ここでは発振回路(11)の
図示を省略し、また、電流バッファ回路(12)につい
てはNOT素子の等価回路を1個分のみ図示しである。
き替えた等価回路であり、ここでは発振回路(11)の
図示を省略し、また、電流バッファ回路(12)につい
てはNOT素子の等価回路を1個分のみ図示しである。
今、電源が投入されると電源の子端子→ICパッケージ
のVCC端子−VDD端子−コンデンサC3−電源の一
端子の経路で電流が流れ、コンデンサC3に充電される
が、その間に発振回路(11)が発振を開始してその発
振出力は電流バッファ回路(12)に供給される。
のVCC端子−VDD端子−コンデンサC3−電源の一
端子の経路で電流が流れ、コンデンサC3に充電される
が、その間に発振回路(11)が発振を開始してその発
振出力は電流バッファ回路(12)に供給される。
発振出力が電流バッファ回路(12)に入力してそのス
イッチSW1が閉成してSW2は開成し、b点が論理“
11になると電源の子端子=ICパッケージのVCC端
子→b点→コンデンサC2→ダイオードD2→コンデン
サC3→電源の一端子という経路で充電電流11が流れ
る。
イッチSW1が閉成してSW2は開成し、b点が論理“
11になると電源の子端子=ICパッケージのVCC端
子→b点→コンデンサC2→ダイオードD2→コンデン
サC3→電源の一端子という経路で充電電流11が流れ
る。
第4図(A)はこの時の等価回路であり、電源の子端子
とICパッケージのVCC端子との間の電圧降下及びダ
イオードD2の電圧降下がないと考えると、コンデンサ
C2と03との直列回路と考えることができ、両コンデ
ンサC2,C3の容量が等しい場合には、各々の両端電
圧は電源の電圧の172の電圧となる。
とICパッケージのVCC端子との間の電圧降下及びダ
イオードD2の電圧降下がないと考えると、コンデンサ
C2と03との直列回路と考えることができ、両コンデ
ンサC2,C3の容量が等しい場合には、各々の両端電
圧は電源の電圧の172の電圧となる。
次に、発振出力が反転して電流バッファ回路(12)の
SW2が閉成するとSWlは閉成し、b点の論理が“0
#となり、コンデンサC2に充電された電荷によりダイ
オードD1→コンデンC2−b点−ICパッケージのV
DD端子−コンデンサC3という経路で電流12が流れ
る。
SW2が閉成するとSWlは閉成し、b点の論理が“0
#となり、コンデンサC2に充電された電荷によりダイ
オードD1→コンデンC2−b点−ICパッケージのV
DD端子−コンデンサC3という経路で電流12が流れ
る。
第4図(B)はこの時の等価回路であり、b点とICパ
ッケージVDDとの間の電圧降下及びダイオードD1の
電圧降下がないと考えると、コンデンサC2,C3が並
列に接続されたことと等価となり、コンデンサC2,C
3の両端電圧すなわち電源電圧の1/2の電圧が内部回
路(52)に印加されることになる。ここでは、コンデ
ンサC2,C3が並列に接続されているのでエネルギー
が2倍となり大きな容量が得られ、充分な放電に耐えら
れることになる。
ッケージVDDとの間の電圧降下及びダイオードD1の
電圧降下がないと考えると、コンデンサC2,C3が並
列に接続されたことと等価となり、コンデンサC2,C
3の両端電圧すなわち電源電圧の1/2の電圧が内部回
路(52)に印加されることになる。ここでは、コンデ
ンサC2,C3が並列に接続されているのでエネルギー
が2倍となり大きな容量が得られ、充分な放電に耐えら
れることになる。
以上のようにして発振回路(11)の出力に従って電流
バッファ回路(12)の出力点す点の論理が“0““1
″を順次繰り返すことにより、コンデンサC2、C3へ
の充放電を繰り返して、内部回路(52)に印加する電
圧が電源の電圧の1/2となる。
バッファ回路(12)の出力点す点の論理が“0““1
″を順次繰り返すことにより、コンデンサC2、C3へ
の充放電を繰り返して、内部回路(52)に印加する電
圧が電源の電圧の1/2となる。
実際にはel−vCC−b点の電圧
e 2− b点−VDD間の電圧
e 3−D 1 r D 2の順方向電圧とすると、コ
ンデンサC3の両端電圧すなわち内部回路(52)に印
加される電圧E outは次式に表される。
ンデンサC3の両端電圧すなわち内部回路(52)に印
加される電圧E outは次式に表される。
マタ、ICパッケージ(10)(7) V CC端子と
VDD端子との間の電圧は (電源電圧)−(C3両端電圧) −1/2 (電源電
圧)となり、パッケージ(10)の各NOT素子ににも
電圧が供給されるので、動作を継続することができる。
VDD端子との間の電圧は (電源電圧)−(C3両端電圧) −1/2 (電源電
圧)となり、パッケージ(10)の各NOT素子ににも
電圧が供給されるので、動作を継続することができる。
ここで、例えば変換効率が70%以上期待でき、内部回
路(52)の消費電流が5mAであるとすると12V電
源の消費電流を3.6mAとすることが可能となる。
路(52)の消費電流が5mAであるとすると12V電
源の消費電流を3.6mAとすることが可能となる。
なお、上述の実施例においては電流バッファ回路(12
)にNOT素子を4個並列に接続した例を示したが、そ
の個数は内部回路(52)の消費電流に対応した個数を
設ければよく、上記の個数に限定されるものではない。
)にNOT素子を4個並列に接続した例を示したが、そ
の個数は内部回路(52)の消費電流に対応した個数を
設ければよく、上記の個数に限定されるものではない。
また、NOT素子のICパッケージの場合について説明
したが、必ずしもこの素子に限定されるものではなく、
発振回路と電流バッファ回路を構築できるものであれば
、他の素子例えばシュミット付きNOT素子、ノア回路
、ナンド回路等の否定論理を求める素子を利用すること
ができる。
したが、必ずしもこの素子に限定されるものではなく、
発振回路と電流バッファ回路を構築できるものであれば
、他の素子例えばシュミット付きNOT素子、ノア回路
、ナンド回路等の否定論理を求める素子を利用すること
ができる。
[発明の効果コ
以上のようにこの発明によれば、1パツケージ内のIC
素子により発振回路及び電流バッファ回路を構成し、電
流バッファ回路がオンのときには第1のコンデンサ及び
第2のコンデンサを直列に接続して電源から充電電流を
供給し、電流バッファ回路がオフのときには第1のコン
デンサ及び第2のコンデンサを並列にに接続して、第2
のコンデンサの両端から出力電圧を取り出すようにした
ので、消費電流が小さくなり、電源としての電池の寿命
が長くなるという効果が得られている。
素子により発振回路及び電流バッファ回路を構成し、電
流バッファ回路がオンのときには第1のコンデンサ及び
第2のコンデンサを直列に接続して電源から充電電流を
供給し、電流バッファ回路がオフのときには第1のコン
デンサ及び第2のコンデンサを並列にに接続して、第2
のコンデンサの両端から出力電圧を取り出すようにした
ので、消費電流が小さくなり、電源としての電池の寿命
が長くなるという効果が得られている。
また、コイル、トランス等を使用していないので、それ
らがスイッチング時に発生するノイズがない。更に、D
C−DCコンバータ用ICを利用せずに、論理IC,イ
ンバータIC等の1パツケージを使用して装置の主要部
を構成しているので実装効率が高いという効果も得られ
ている。
らがスイッチング時に発生するノイズがない。更に、D
C−DCコンバータ用ICを利用せずに、論理IC,イ
ンバータIC等の1パツケージを使用して装置の主要部
を構成しているので実装効率が高いという効果も得られ
ている。
第1図はこの発明の一実施例に係るDC−DCコンバー
タの構成図、第2図はICパッケージのNOT素子の等
価回路の説明図、第3図は第2図の等価回路に基づいて
第1図の回路を書き替えた等価回路、第4図(A)(B
)は第3図の装置の動作を説明する説明図、第5図は従
来の安定化電源装置の概念図である。 図において、(10)はrcパッケージ、(11)は発
振回路、(12)は電流バッファ回路である。
タの構成図、第2図はICパッケージのNOT素子の等
価回路の説明図、第3図は第2図の等価回路に基づいて
第1図の回路を書き替えた等価回路、第4図(A)(B
)は第3図の装置の動作を説明する説明図、第5図は従
来の安定化電源装置の概念図である。 図において、(10)はrcパッケージ、(11)は発
振回路、(12)は電流バッファ回路である。
Claims (1)
- 入力信号の否定論理を求める素子を内蔵したICパッケ
ージの正極端子に電源の正極端子を接続し、ICパッケ
ージの出力端子に第1のコンデンサ、アノードが前記第
1のコンデンサに接続される第1のダイオード及び第2
のコンデンサを直列に接続し、そして第1のコンデンサ
と第1のダイオードとの接続点にカソードが接続され、
かつアノードが第2のコンデンサの負極側に接続された
第2のダイオードを有し、第2のコンデンサの負極側と
第2のダイオードのアノード側は電源の負極端子に接続
され、ICパッケージの負極端子が第2のコンデンサの
正極側に接続されているICパッケージ内の素子により
発振回路及びその発振回路によりオン・オフ制御される
電流バッファ回路を構成し、前記第2のコンデンサの両
端子から出力電圧を取り出すようにしたことを特徴とす
るDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9757190A JPH04258A (ja) | 1990-04-16 | 1990-04-16 | Dc―dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9757190A JPH04258A (ja) | 1990-04-16 | 1990-04-16 | Dc―dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04258A true JPH04258A (ja) | 1992-01-06 |
Family
ID=14195926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9757190A Pending JPH04258A (ja) | 1990-04-16 | 1990-04-16 | Dc―dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04258A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006087200A (ja) * | 2004-09-15 | 2006-03-30 | Nikon Corp | 電源装置、ステージ装置、露光装置 |
KR100872492B1 (ko) * | 2006-07-18 | 2008-12-12 | 변강익 | 양어장 용수 협잡물 제거장치 |
-
1990
- 1990-04-16 JP JP9757190A patent/JPH04258A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006087200A (ja) * | 2004-09-15 | 2006-03-30 | Nikon Corp | 電源装置、ステージ装置、露光装置 |
KR100872492B1 (ko) * | 2006-07-18 | 2008-12-12 | 변강익 | 양어장 용수 협잡물 제거장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06165482A (ja) | 電圧変換回路及びそれに用いる多相クロック発生回路 | |
JPH06343024A (ja) | 電源に対して補償されたmos発振回路 | |
JP3721360B2 (ja) | 周期的な信号を生成するための電気回路 | |
CN113364439A (zh) | 一种低功耗的负载开关控制电路 | |
US6838928B2 (en) | Boosting circuit configured with plurality of boosting circuit units in series | |
JPH04258A (ja) | Dc―dcコンバータ | |
AU622516B2 (en) | Oscillator circuit | |
JP2003188693A (ja) | 発振回路 | |
US7042742B2 (en) | Charge-pump circuitry | |
JP2004342684A (ja) | 半導体集積回路 | |
JPH11299227A (ja) | チャージポンプ回路 | |
US12113479B2 (en) | Oscillator circuit arrangement | |
JPH0677781A (ja) | 発振回路 | |
CN217238254U (zh) | 时钟振荡器的逻辑信号检测电路、mcu芯片及bms芯片 | |
JPS6036644B2 (ja) | 発振回路 | |
US20230402998A1 (en) | Comparator module and oscillator using the same | |
JPH0964701A (ja) | Cr発振器及びこれを用いた携帯装置 | |
JP2596385B2 (ja) | 半導体集積回路装置 | |
JP2004032980A (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
US6384656B1 (en) | Stable frequency clock generator | |
KR920010209B1 (ko) | 전압 제어발진기(vco) | |
JPH0226414A (ja) | 周波数変換回路 | |
JP3991568B2 (ja) | 昇圧回路 | |
TW200536226A (en) | Digital power supply control system | |
CN114374372A (zh) | 一种基于漏电流延时单元的振荡器 |