JPH04258851A - デジタルデータの記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ヘリカルスキャン方式
のデータレコーダに適用して好適なデジタルデータの記
録再生装置に関する。

【０００２】

【従来の技術】デジタルＶＴＲでは、単一クロック信号
を使用しているため、変速動作の場合も、信号処理速度
そのものに変化はなかった。又、従来のデータレコーダ
には、アナログ方式のものが多いが、これはクロック信
号とは無縁である。更に、従来も、デジタル方式のデー
タレコーダはあったが、インターフェースの周波数が遅
い場合には、外部との間のクロック信号の送受は必要な
く、従って、そのようなデータレコーダでは、クロック
信号によって回路定数を切り換えることはできなかった
。

【０００３】

【発明が解決しようとする課題】このように、従来は、
データレコーダと外部との間のインターフェースは、リ
モートコントロールの通信と、データのみであったため
、記録及び再生レートが変化しても、手動でデータレコ
ーダのモードを切り換えるか、リモートコントロールに
よって、制御するしかなかった。

【０００４】かかる点に鑑み、本発明は、外部機器が要
求している記録及び再生レートを検出し、その検出され
た記録及び再生レートに応じたモードに、自動的に切り
換えることのできるデジタルデータの記録再生装置を提
案しようとするものである。

【０００５】

【課題を解決するための手段】本発明は、デジタルデー
タを記録媒体に記録し、又、記録媒体からデジタルデー
タを再生するようにしたデジタルデータの記録再生装置
において、外部クロック信号を所定の分周比を以て分周
する分周器３４と、その分周器３４から出力された分周
クロック信号を供給して、所定期間毎のクロック数を計
数するカウンタ３６と、そのカウンタ３６によって計数
された所定期間毎のクロック数に応じて、外部から要求
される記録及び再生レートを検出し、その検出された記
録及び再生レートに応じて、各部回路の回路定数を切り
換えるようにしたものである。

【０００６】

【作用】上述せる本発明によれば、分周器３４によって
、外部クロック信号を所定の分周比を以て分周し、その
分周クロック信号をカウンタ３６に供給して、所定期間
毎のクロック数を計数せしめ、その計数されたにクロッ
ク数に応じて、外部から要求される記録及び再生レート
を検出し、その検出された記録及び再生レートに応じて
、各部回路の回路定数を切り換える。

【０００７】

【実施例】以下に、図面を参照して、本発明を、ヘリカ
ルスキャン方式のデータレコーダに適用した実施例を詳
細に説明する。このデータレコーダは、ＡＮＳ　　ＩＤ
−１フォーマット（Ｔｈｉｒｄ　Ｄｒａｆｔ　ＰＲＯＰ
ＯＳＥＤ　ＡＭＥＲＩＣＡＮ　ＮＡＴＩＯＮＡＬ　ＳＴ
ＡＮＤＡＲＤ　１９ｍｍ　ＴＹＰＥ　ＩＤ−１　ＩＮＳ
Ｔ．　ＲＵＭＥＮＴＡＩＯＮ　ＤＩＧＩＴＡＬ　ＣＡＳ
ＳＥＴＴＥ　ＦＯＲＭＡＴ　Ｘ３Ｂ６／８８−１２　Ｐ
ｒｏｊｅｃｔ　５９２−Ｄ　１９８８−０３−２２　）
に準拠している。このデータレコーダでは、情報データ
に対して、リード・ソロモン符号を用いた積符号形式に
よる誤り訂正符号化を行って、これを磁気テープに記録
し、再生時にその再生信号の伝送誤りを検出して、これ
を訂正するようにしている。

【０００８】先ず、図１について、この実施例のデータ
レコーダの全体の構成を説明する。３０は、このデータ
レコーダを全体として示す。３１は入力端子で、これに
デジタルインターフェース（図示せず）を介して、測定
器、コンピュータ等の外部機器（図示せず）からの外部
基準クロック信号が供給される。この外部クロック信号
の周波数は、例えば、３２ＭＨｚ／Ｎで、このＮは、デ
ータレコーダに対し要求する記録及び再生レートに応じ
た整数で、１〜２３のいずれかの値を採る。３２は入力
端子で、これにデジタルインターフェースを介して外部
機器からの記録データ信号が供給される。その記録デー
タ信号は記録／再生回路４０に供給される。３３は出力
端子で、これに記録／再生回路４０からの再生データ信
号が出力され、その再生データ信号がデジタルインター
フェースを介して、外部機器に供給される。

【０００９】３４は分周器で、入力端子３１からの外部
クロック信号を分周する。この分周器３４の分周比は、
通常は１／２１１に設定され、後述する特別な場合に１
／２１７に設定されるように切り換えられる。３５は内
部基準クロック発振器で、その発振周波数は、例えば、
１６ＭＨｚである。３６はカウンタで、分周器３４から
の分周クロック信号が供給される毎に、基準クロック発
振器３５からの基準クロック信号の計数を開始し、次に
分周クロック信号が供給されるまで計数する。カウンタ
３６の計数出力は、ラッチ回路３７に供給されて、分周
器３４からの分周クロック信号によってラッチされて、
ＣＰＵ３８に供給される。

【００１０】分周器３４の分周比が１／２１１で、Ｎ＝
１のときは、分周クロック信号がカウンタ３６に供給さ
れる度に、１６ＭＨｚの基準クロック信号が、１０２４
〔＝１６ＭＨｚ÷（３２ＭＨｚ÷２１１）〕個計数され
、これによりＣＰＵ３８は、外部クロック信号の周波数
が３２ＭＨｚ、即ち、Ｎ＝１であることを検出し、記録
及び再生レートがＲｂｐｓ（尚、Ｒは任意の値）である
と判断する。又、Ｎが任意の値であるときは、分周クロ
ック信号がカウンタ３６に供給される度に、１６ＭＨｚ
の基準クロック信号が、（１０２４Ｎ）〔＝１６ＭＨｚ
÷（３２ＭＨｚ÷Ｎ÷２１１）〕個計数され、これによ
りＣＰＵ３８は、外部クロック信号の周波数が３２ＭＨ
ｚ／Ｎ、即ち、Ｎであることを検出し、記録及び再生レ
ートが（Ｒ／Ｎ）ｂｐｓ（尚、Ｒは任意の値）であると
判断する。かくすると、ＣＰＵ３８に、入力端子３９か
ら、自動／手動選択信号の内の自動選択信号が供給され
ているときは、ＣＰＵ３８は記録／再生回路４０及びサ
ーボ回路４１の各部回路の回路定数を、その検出された
記録及び再生レートに適した値に変更する。

【００１１】このカウンタ３６は最高１６ＭＨｚまで動
作し、１６ビットまで計数できる。そして、このカウン
タ３６は、実際には、Ｎ＝３２のとき、１５ビットを使
用し、カウンタ３６の計数値が８０００Ｈに成り、この
ときの精度は０．００３％である。又、逆に、Ｎ＝１の
ときは、カウンタ３６の計数値は１０ビットを使用し、
カウンタ３６の計数値が０４００Ｈと成り、このときの
精度は０．１％と成る。外部クロック信号の周波数を測
定する精度としては、０．１％とれば十分であるため、
外部クロック信号を適当に分周して、外部クロック信号
の周波数が、３２ＭＨｚから３２ＭＨｚ／Ｎまで変化し
ても、ある程度精度が得られるように、分周比を決め、
外部クロック信号の周波数を検出することができる。

【００１２】又、記録及び再生レートが高いときは、一
旦上述の方法で、外部クロック信号の周波数を測定した
後、分周器４３の分周比を測定したい周波数に応じて変
化させることによって、周波数検出精度を高くすること
ができる。即ち、例えば、上述の方法で、外部クロック
信号の周波数が３２ＭＨｚ、即ち、Ｎ＝１と判断された
とき、ＣＰＵ３８の制御によって、分周器３４の分周比
を例えば、２１７に変更して、再度、上述の外部クロッ
ク信号の周波数を測定する。このようにすれば、周波数
検出精度は、０．００３％と高く成る。尚、このような
測定が必要であるか、ないかは、どの程度の周波数検出
精度が要求されるかによって決まる。

【００１３】次に、図２〜図４を参照して、記録／再生
回路４０及びサーボ回路４１の各部回路の具体例を説明
する。図２Ａは、記録／再生回路４０に共通な、クロッ
ク信号発生回路を示す。図１の入力端子３１からの周波
数が３２ＭＨｚ／Ｎの外部クロック信号を分周器４３に
供給して、分周比１／Ｍを以て分周し、その分周出力を
位相比較回路４４に供給する。位相比較回路４４の位相
比較出力を増幅器４５を通じて、ローパスフィルタ（ル
ープフィルタ）４６に供給し、そのローパスフィルタ４
６の出力を、電圧制御形発振器４７に供給してその発振
周波数を制御する。この発振器４７の発振信号を、分周
器４８に供給して、分周比１／Ｌを以て分周して、位相
比較回路４４に供給し、分周器４３からの分周信号と位
相比較する。そして、電圧制御形発振器４７からクロッ
ク信号を得、これを後述する回転磁気ヘッド１６に対す
る記録／再生回路４０に供給する。

【００１４】そして、外部クロック信号の周波数、即ち
、Ｎ値に基づく記録／再生レートに応じて、分周器４３
の分周比Ｍ、増幅器４５の増幅度、ローパスフィルタ４
６の遮断周波数及び分周器４８の分周比Ｌをそれぞれ最
適値に設定する。

【００１５】図２Ｂは、記録／再生回路４０の回転磁気
ヘッド（１個又は複数個の回転磁気ヘッド）１６付近の
回路を示す。記録データ信号を記録増幅器５０、記録等
化回路５１及び記録／再生切り換えスイッチ５４を通じ
て、回転磁気ヘッド１６に供給して、磁気テープに傾斜
トラックを形成する如く記録する。又、磁気テープの傾
斜トラックより回転磁気ヘッド１６によって再生された
再生データ信号を、切り換えスイッチ５４及び再生増幅
器５２を通じて、再生等化回路５３に供給する。尚、記
録増幅器５０及び記録等化回路５１は、後述する図７の
記録増幅回路１４に含まれている。又、再生増幅器５２
及び再生等化回路５３は、後述する図１２の再生増幅回
路２１に含まれている。

【００１６】そして、外部クロック信号の周波数、即ち
、Ｎ値に基づく記録／再生レートに応じて、増幅器５０
、５２の増幅率、等化回路５１、５３の等化特性をそれ
ぞれ最適値に設定する。

【００１７】図２Ｃは、記録／再生回路４０のＣＴＬ信
号トラック用固定磁気ヘッド５７付近の回路を示す。記
録ＣＴＬ信号を記録増幅器５５、記録等化回路５６及び
記録／再生切り換えスイッチ６０を通じて、ＣＴＬ信号
トラック用固定磁気ヘッド５７に供給して、磁気テープ
の長手トラックに記録する。又、磁気テープの長手トラ
ックよりＣＴＬ信号トラック用固定磁気ヘッド５７によ
って再生された再生キュー信号を、切り換えスイッチ６
０及び再生増幅器５８を通じて、再生等化回路５９に供
給する。

【００１８】そして、外部クロック信号の周波数、即ち
、Ｎ値に基づく記録／再生レートに応じて、増幅器５５
、５８の増幅率、等化回路５６、５９の等化特性をそれ
ぞれ最適値に設定する。

【００１９】図３Ａは、記録／再生回路４０の音声信号
トラック用固定磁気ヘッド６５付近の回路を示す。記録
キュー信号を記録増幅器６１及び記録等化回路６２を通
じて混合器６３に供給して、バイアス発振器６４からの
交流バイアス信号と混合し、その混合信号を、記録／再
生切り換えスイッチ６８を通じて、音声信号トラック用
固定磁気ヘッド６５に供給して、磁気テープの長手トラ
ックに記録する。又、磁気テープの長手トラックより音
声信号トラック用固定磁気ヘッド６５によって再生され
た再生キュー信号を、切り換えスイッチ６８及び再生増
幅器６６を通じて、再生等化回路６７に供給する。

【００２０】そして、外部クロック信号の周波数、即ち
、Ｎ値に基づく記録／再生レートに応じて、増幅器６１
、６６の増幅率、等化回路６２、６６の等化特性、発振
器６４の発振周波数をそれぞれ最適値に設定する。

【００２１】図３Ｂは、サーボ回路４１のリールモータ
（巻き取り又は巻き戻しリールモータ）（又はキャプス
タンモータも可）７５に対するサーボ回路を示す。発振
器６９からの発振信号を、分周器７０に供給して、分周
比１／Ｍ（このＭは、図２ＡのＭとの異同を問わない）
を以て分周し、その分周出力を位相比較回路７１に供給
する。位相比較回路７１の位相比較出力を増幅器７２を
通じて、ローパスフィルタ（ループフィルタ）７３に供
給し、そのローパスフィルタ７３の出力を、周波数／電
圧変換器７４に供給して電圧信号に変換し、この電圧信
号をキャプスタンモータ７５に供給してその回転数を制
御する。このモータ７５の回転を検出する周波数発電機
７６からの周波数信号を、増幅器７７を通じて位相比較
回路４４に供給して、分周器７０からの分周された発振
信号と位相比較する。

【００２２】そして、外部クロック信号の周波数、即ち
、Ｎ値に基づく記録／再生レートに応じて、分周器７０
の分周比Ｍ、増幅器７２、７７の増幅度、ローパスフィ
ルタ７３の遮断周波数をそれぞれ最適値に設定する。

【００２３】図４は、サーボ回路４１のドラムモータ８
５に対するサーボ回路を示す。記録データ信号から分離
された同期信号（映像信号の垂直同期信号に対応する同
期信号）又は再生ＣＴＬ信号を切り換えスイッチ７９を
通じて、分周器８０に供給して、分周比１／Ｍ（このＭ
は、図２Ａ及び図３ＢのＭとの異同を問わない）を以て
分周し、その分周出力を位相比較回路８１に供給する。 位相比較回路８１の位相比較出力を増幅器８２を通じて
、ローパスフィルタ８３に供給し、そのローパスフィル
タ（ループフィルタ）８３の出力を、周波数／電圧変換
器８４に供給して電圧信号に変換し、この電圧信号をド
ラムモータ８５に供給してその回転数及び回転位相を制
御する。このモータ８５の回転を検出するパルス発生器
８６からの位相信号を、増幅器８７を通じて位相比較回
路８１に供給して、分周器８０からの分周された垂直同
期信号又はＣＴＬ信号と位相比較する。

【００２４】そして、外部クロック信号の周波数、即ち
、Ｎ値に基づく記録／再生レートに応じて、分周器８０
の分周比Ｍ、増幅器８２、８７の増幅度、ローパスフィ
ルタ８３の遮断周波数をそれぞれ最適値に設定する。

【００２５】図５にＩＤ−１フォーマットに準拠したデ
ータレコーダによる磁気テープ上の記録パターンを示す
。ＡＮＮは注釈事項を記録するアノーテーショントラッ
クである。ＴＲ１，ＴＲ２，ＴＲ３，‥‥は情報データ
が記録されるデータトラック（傾斜トラック）であり、
１トラック当りデータの１セクタ分が記録される。 尚、各データトラックは交互にアジマス記録されている
。ＣＴＬ−ＴＲはコントロール信号が記録されるコント
ロールトラック、ＴＣ−Ｒはタイムコードが記録されて
いるタイムコードトラックである。

【００２６】ところで、データトラックＴＲ１，ＴＲ２
，ＴＲ３，‥‥の構成は、各トラック共通に図６のよう
に規定されている。即ち、１データトラックＴＲはデー
タの１セクタ分に対応しており、各セクタＳＥＣはプリ
アンブル部ＰＲ、データ記録部ＤＴ及びポストアンブル
部ＰＳから構成されている。なお、プリアンブル部ＰＲ
は傾斜データトラックの下側先端部に対応する。

【００２７】このプリアンブル部ＰＲは、２０バイト長
の立上がりシーケンスＲＵＳと、それぞれ４バイト長の
同期コードＳＹＮＣＰＲ及びセクタ識別データＩＤＳＥ
Ｃ１と、６バイト長の補助データＤＴＡＵＸ　とから構
成されている。又、続くデータ記録部ＤＴは、２５６個
の同期ブロックＢＬＫ（ＢＬＫ０　，ＢＬＫ１　，ＢＬ
Ｋ２　，‥‥，ＢＬＫ２５５　）からなり、入力された
情報データはこの部分に記録されている。各同期ブロッ
クＢＬＫは４バイト長のブロック同期コードＳＹＮＣＢ
ＬＫ　、１バイト長のブロック識別データＩＤＢＬＫ　
、１５３バイト長のインナーデータ（入力情報データが
内符号化されたデータ）ＤＩ及び８バイト長のリードソ
ロモン符号から成るパリティコードＲＩにより形成され
ている。

【００２８】さらに続くポストアンブル部ＰＳは、それ
ぞれ４バイト長の同期コードＳＹＮＣＰＳ及びセクタ識
別データＩＤＳＥＣ２によって形成されている。図７に
ＩＤ−１フォーマットのデータレコーダの記録回路に示
す。この記録回路１においては、入力制御データに対し
て、積符号形式の誤り訂正符号化を施して、これを記録
している。

【００２９】先ず、１バイト８ビット構成の入力情報デ
ータＤＴＵＳＥ　は、外符号生成回路２へ入力される。 この夫々符号生成回路２は、図８に示すように、入力情
報データＤＴＵＳＥ　の１１８バイトを単位とするデー
タブロックのそれぞれについて、所定の生成多項式を用
いて、リードソロモン符号の１０バイトから成るパリテ
ィコードＲＯ０　〜ＲＯ３０５　を外符号として生成し
、これを各データブロックの後に付加してアウターデー
タブロックＤＯとして出力している。アウターデータブ
ロックＤＯは、第１のマルチプレクサ３を介してメモリ
４に送られる。

【００３０】メモリ４の構成とメモリ中のデータ配列を
図９に示す。図に示されるように、メモリ４は、行が１
５４バイト、列が１２８バイトから成るメモリＭＥＭ１
およびＭＥＭ２で構成されており、ＭＥＭ１には順次入
力される１５３ブロック分のアウターデータブロックＤ
Ｏ０　〜ＤＯ１５２　が、ＭＥＭ２には、アウターデー
タブロックＤＯ０　〜ＤＯ１５２　に続いて順次入力さ
れる１５３ブロック分のアウターデータＯ１５３　〜Ｄ
Ｏ３０５　が、それぞれ１列につきアウターデータブロ
ック分書き込まれている。１アウターデータブロックの
情報データは１１８バイトであり、メモリＭＥＭ１，Ｍ
ＥＭ２にはそれぞれ１５３ブロック分が書き込まれるの
で、メモリ４には１１８×１５３×２バイト、即ち３６
１０８バイトの情報データが書き込まれていることにな
る。

【００３１】メモリＭＥＭ１，ＭＥＭ２の各列でのデー
タ書き込みの順序は図中の方向Ａの順であり、メモリＭ
ＥＭ１，ＭＥＭ２のそれぞれ下側の１０バイトが外符号
に相当する。

【００３２】メモリ４には、識別データ発生回路５で発
生された、メモリＭＥＭ１，ＭＥＭ２の各行を識別する
ためのデータであるデータブロック識別データＩＤＢ　
も、第１のマルチプレクサ回路３を介して送られており
、データブロック識別データＩＤＢ　のうちの偶数分の
データＩＤＢＥはメモリＭＥＭ１に、奇数分のデータＩ
ＤＢＯはメモリＭＥＭ２に、それぞれ１列づつ、方向Ａ
の順に書き込まれている。

【００３３】メモリＭＥＭ１，ＭＥＭ２に書き込まれた
データは、１行分のデータを１ブロックとして、各行、
方向Ｂの順に読み出されている。行単位の読み出しは、
データブロック識別データＩＤＢ　（００，０１，０２
，０３，‥‥）に従った順序で、メモリＭＥＭ１，ＭＥ
Ｍ２について交互に行われる。メモリＭＥＭ１，ＭＥＭ
２から読み出されたデータは内符号生成回路６へ入力さ
れる。

【００３４】内符号生成回路６は、入力されるデータブ
ロックのそれぞれについて、所定の生成多項式を用いて
、リードソロモン符号の８バイトから成るパリティコー
ドＲＩ０　〜ＲＩ２５５　を内符号として生成し、各デ
ータブロックの後に付加して、図１０に示すようなイン
ナーデータブロックＤＩ０　〜ＤＩ２５５　として第２
のマルチプレクサ回路７へ出力している。

【００３５】第２のマルチプレクサ回路は、プリアンブ
ル部ポストアンブル部発生回路８で形成されるプリアン
ブルデータＰＲ、ポストアンブルデータＰＳ、および円
符号生成回路６の出力インナーデータブロックＤＩ０　
〜ＤＩ２５５　とを順次選択して出力する。出力データ
の順は、プリアンブルデータＰＲ、インナーデータブロ
ックＤＩ０　〜ＤＩ２５５　、ポストアンブルデータＰ
Ｓである。 第２のマルチプレクサ回路７の出力は、データ分散回路
９へ入力される。

【００３６】データ分散回路９は、入力されるデータの
各１バイトについて所定データとの排他的論理和をとっ
てデータの分散化（ランダマイズ）を行っている。分散
化が施されたデータは、８−９変調回路１０に入力され
る。

【００３７】この８−９変調回路１０は、磁気テープ上
に記録される信号波形の直流成分を除去（ＤＣフリー化
）するために、データ構成を８ビットから９ビットに変
換する。この変換の概要は次のようなものである。

【００３８】２５６種の値を持つ１バイト８ビットの入
力データの各値につき、２種の９ビットデータがＩＤ−
１フォーマットにより予め定められている。これら２種
の９ビットデータは、そのＣＤＳ（コードワードデジタ
ルサム）が、極性は正負異るようなデータである。８−
９変調回路は、入力データに応じて出力される９ビット
データのＤＳＶ（デジタルサムバリエーション）を監視
して、この値がゼロに集束するように、ＣＤＳの値の異
る２種の９ビットデータのうちのいずれかを選ぶ。こう
して、１バイト８ビット構成の入力データはＤＣフリー
の９ビット構成のデータに変換される。

【００３９】なお、８−９変調回路１０には、ＮＲＺＬ
（ノンリターンツーゼロ）の入力データの形式を、ＮＲ
ＺＩ（ノンリターンツーゼロインバース）に変換する回
路も含まれている。８−９変調回路１０の出力、即ち９
ビット構成・ＮＲＺＩのデータは、第３のマルチプレク
サ回路１１に入力される。

【００４０】このマルチプレクサ回路１１は、インナー
データブロックＤＩ０　〜ＤＩ２５５　の各データブロ
ックに対して同期コード発生回路１２で形成される４バ
イト長の固定した同期コードＳＹＮＣＢ　を付加し同期
ブロックＢＬＫ０　〜ＢＬＫ２５５　を形成する。この
同期コードＳＹＮＣＢ　のコードパターンはＩＤ−１フ
ォーマットで定められており、磁気テープ上に記録され
るパターンもこのコードパターンの形態を保たなければ
ならないことが規定される。

【００４１】ここまでの処理で得られるデータをマップ
表示すると図１１のようになる。第３のマルチプレクサ
回路１１の出力は、このマップＮＡＰ１，ＭＡＰ２を横
方向に走査して得られるデータ配列となっており、詳し
くは図６のとおりである。第３のマルチプレクサ回路１
１の出力は、パラレルシリアル変換回路１３に入力され
る。

【００４２】このパラレルシリアル変換回路１３は、入
力されるビットパラレル構成のプリアンブル部ＰＲ，同
期ブロックＢＬＫ０　〜ＢＬＫ２５５　，ポストアンブ
ル部ＰＳの各データをビットシリアル構成のデータＳＲ
ＥＣ　に変換する。このシリアルデータＳＲＥＣ　は記
録増幅回路１４で増幅された後、磁気テープ上をヘリカ
ル走査する磁気ヘッド１６に記録信号として供給され、
これによって磁気テープ１５上には、図５に示す記録ト
ラックＴＲ（‥‥ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４，‥
‥）が形成される。

【００４３】このようにして、データレコーダの記録回
路１は、所望の情報データＤＴＵＳＥ　に対してリード
ソロモン積符号形式に基づいて誤り訂正符号を付加して
記録し得るようになされている。

【００４４】またこのようにデータレコーダの記録回路
１によって磁気テープ１５上に記録された情報データＤ
ＴＵＳＥ　は、図１２に示すデータレコーダの再生回路
２０で再生される。

【００４５】この再生回路２０の信号処理は、記録回路
１と全く逆の処理が行なわれる。すなわち、このデータ
レコーダの再生回路２０においては、磁気ヘッド１６を
用いて磁気テープ１５上の記録トラックＴＲ（‥‥，Ｔ
Ｒ１，ＴＲ２，ＴＲ３，ＴＲ４，‥‥）が再生信号ＳＰ
Ｂとして読み出され、これが再生増幅回路２１に入力さ
れる。

【００４６】再生増幅回路２１は、イコライザ及び２値
化回路等を含んで構成されており、入力された再生信号
ＳＰＢを２値化して、再生ディジタルデータＤＴＰ　Ｂ
　として続くシリアルパラレル変換回路２２へ出力する
。シリアルパラレル変換回路２２は、シリアル形式の再
生ディジタルデータＤＴＰＢを９ビットパラレルデータ
ＤＴＰＲに変換する。

【００４７】同期コード検出回路２３は、パラレルデー
タＤＩＰＲの流れの中から４バイト長の同期コードＳＹ
ＮＣＢ　を検出し、これに基づいて同期ブロックを識別
している。また、ここには、ＮＲＺＩ形式のパラレルデ
ータＤＩＰＲをＮＲＺＬ形式に変換する回路も含まれて
いる。

【００４８】同期コード検出回路２３の出力は、８−９
復調回路２４に入力される。８−９復調回路２４は、記
録回路１において、ＤＣフリー化のために８ビットから
９ビットに変換されたデータを、再び８ビットに復元す
る回路である。この回路はＲＯＭで構成され、索表処理
によって９ビットから８ビットにデータを変換する。

【００４９】８ビットに復元されたデータは、データ統
合回路２５において、記録系で受けた処理、即ち分散化
処理とは逆の、統合化（デランダマイズ）処理を受ける
。この統合化は、分散化に用いたのと同じ所定データと
、統合回路２５の入力データとの排他的論理和演算を行
うことによって達成している。

【００５０】内符号エラー検出訂正回路２６は、判別さ
れた同期ブロックのうち、インナーデータブロックＤＩ
０　〜ＤＩ２５５　について、それぞれのブロックに付
加されている８バイト長の円符号ＲＩ０　〜ＲＩ２５５
　を用いてエラー検出及び訂正を行う。

【００５１】円符号エラー訂正を受けたインナーデータ
ブロックＤＬ０　〜ＤＬ２５５　は、識別データ検出回
路２７にて検出される各ブロックに付加された１バイト
長のブロック識別データＩＤＢ　に基づいて、図９に示
される記録系のメモリ４と同じ構成を持つメモリ２８に
、１データブロックが１行に書き込まれる。書き込みの
順序は、記録系のメモリ４の読み出しの順序と同様であ
り、ＭＥＭ１とＭＥＭ２に交互に、行単位で、ブロック
識別データに沿った順である。メモリ２８の各メモリＭ
ＥＭ１，ＭＥＭ２に書き込まれたデータは、次に列方向
に、記録系のメモリ４の書き込みの順序と同じ順序で読
み出され、この結果１２８バイト長のアウターデータブ
ロックＤＯ０　〜ＤＯ３０６　が再び得られる。

【００５２】外符号エラー検出訂正回路２９は、メモリ
２８から出力されるアウターデータブロックＤＯ０　〜
ＤＯ３０６　について、それぞれのブロックに付加され
ている０バイト長の外符号ＲＯ０　〜ＲＯ３０６　を用
いてエラー検出及び訂正を行う。このようにして、磁気
テープ１５上に記録された情報データＤＴＵＳＥ　は再
生される。

【００５３】

【発明の効果】上述せる本発明によれば、デジタルデー
タを記録媒体に記録し、又、記録媒体からデジタルデー
タを再生するようにしたデジタルデータの記録再生装置
において、外部クロック信号を所定の分周比を以て分周
する分周器と、その分周器から出力された分周クロック
信号を供給して、所定期間毎のクロック数を計数するカ
ウンタと、カウンタによって計数された所定期間毎のク
ロック数に応じて、外部から要求される記録及び再生レ
ートを検出し、検出された記録及び再生レートに応じて
、各部回路の回路定数を切り換えるようにしたので、外
部機器が要求している記録及び再生レートを検出し、そ
の検出された記録及び再生レートに応じたモードに、自
動的に切り換えることのできるデジタルデータの記録再
生装置を得ることができる。

【図面の簡単な説明】

【図１】本発明の実施例（データレコーダ）の全体を示
すブロック線図

【図２】各部回路（１）を示すブロック線図

【図３】各
部回路（２）を示すブロック線図

【図４】各部回路（３
）を示すブロック線図

【図５】記録パターンを示す線図

【図６】各記録トラックの内容を示す線図

【図７】記録
回路を示すブロック線図

【図８】アウターエンコーダ出力を示す線図

【図９】メ
モリの構成を示す線図

【図１０】インナーエンコーダ出力を示す線図

【図１１
】データマップを示す線図

【図１２】再生回路を示すブロック線図

【符号の説明】

３４　　分周器 ３５　　基準発振器 ３６　　カウンタ ３７　　ラッチ回路 ３８　　ＣＰＵ ４０　　記録／再生回路 ４１　　サーボ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　デジタルデータを記録媒体に記録し、
   又、記録媒体からデジタルデータを再生するようにした
   デジタルデータの記録再生装置において、外部クロック
   信号を所定の分周比を以て分周する分周器と、該分周器
   から出力された分周クロック信号を供給して、所定期間
   毎のクロック数を計数するカウンタと、上記カウンタに
   よって計数された所定期間毎のクロック数に応じて、外
   部から要求される記録及び再生レートを検出し、該検出
   された記録及び再生レートに応じて、各部回路の回路定
   数を切り換えるようにしたことを特徴とするデジタルデ
   ータの記録再生装置。