JPH04257894A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH04257894A JPH04257894A JP3040980A JP4098091A JPH04257894A JP H04257894 A JPH04257894 A JP H04257894A JP 3040980 A JP3040980 A JP 3040980A JP 4098091 A JP4098091 A JP 4098091A JP H04257894 A JPH04257894 A JP H04257894A
- Authority
- JP
- Japan
- Prior art keywords
- data
- blank
- unit
- character
- characters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明はテレビジョン画面に文
字，図形，記号等（以下文字等という）を表示する表示
制御装置に関する。
字，図形，記号等（以下文字等という）を表示する表示
制御装置に関する。
【０００２】
【従来の技術】従来より、テレビジョンの画面にチャン
ネルや種々の動作状態を表す文字やパタ−ンなどを表示
させることが行われている。図６はこの種の従来の表示
制御装置を示すブロック図である。水平同期信号はＨカ
ウンタ１に入力され、Ｈカウンタ１は画面を切換える垂
直同期信号毎にリセットされる。Ｈカウンタ１のカウン
ト値は、表示する文字やパタ−ンの画面上の位置を定め
る基準になるものである。
ネルや種々の動作状態を表す文字やパタ−ンなどを表示
させることが行われている。図６はこの種の従来の表示
制御装置を示すブロック図である。水平同期信号はＨカ
ウンタ１に入力され、Ｈカウンタ１は画面を切換える垂
直同期信号毎にリセットされる。Ｈカウンタ１のカウン
ト値は、表示する文字やパタ−ンの画面上の位置を定め
る基準になるものである。
【０００３】入力制御回路２には図示外のＣＰＵから表
示用のコ−ドデ−タとアドレスデ−タとが入力される。 ところで、図５においてテレビジョンの画面Ｔは、文字
等の表示用にｊ行ｉ列（ｊ×ｉ）個のマスに区画され、
各マスＰに基本文字が１字入るように設定されている。 実際のテレビジョン画面では、表示される文字等は画面
Ｔの下側か、上側の部分を使用し、画面Ｔ全体を文字で
埋めることは殆どその必要がない。従って、ｊ行ｉ列で
もそのうちいくらかのマスＰを文字で埋めることが多い
。
示用のコ−ドデ−タとアドレスデ−タとが入力される。 ところで、図５においてテレビジョンの画面Ｔは、文字
等の表示用にｊ行ｉ列（ｊ×ｉ）個のマスに区画され、
各マスＰに基本文字が１字入るように設定されている。 実際のテレビジョン画面では、表示される文字等は画面
Ｔの下側か、上側の部分を使用し、画面Ｔ全体を文字で
埋めることは殆どその必要がない。従って、ｊ行ｉ列で
もそのうちいくらかのマスＰを文字で埋めることが多い
。
【０００４】書込制御回路６は入力デ−タを、上記マス
Ｐの順序に従ったアドレスデ−タと、そのアドレスに入
る文字又はブランク（無文字）のコ−ドのデ−タとに分
離し、アドレス順に表示用デ−タＲＡＭ７に記録する。 各マスＰの高さは水平同期信号（ラスタ）の本数により
規定されるので、水平同期信号は書込制御回路６にも与
えられている。
Ｐの順序に従ったアドレスデ−タと、そのアドレスに入
る文字又はブランク（無文字）のコ−ドのデ−タとに分
離し、アドレス順に表示用デ−タＲＡＭ７に記録する。 各マスＰの高さは水平同期信号（ラスタ）の本数により
規定されるので、水平同期信号は書込制御回路６にも与
えられている。
【０００５】図５において、上左から５，６番目のマス
Ｐに文字Ａ，Ｂを又右下の最終手前と最終マスＰに文字
Ｙ，Ｚを指定する入力デ−タが、その他は全て文字無で
あった場合について考える。書込制御回路６は表示用デ
−タＲＡＭ７に対して図７に示すように各アドレスａ，
（ａ＋１），・・・（ａ＋ｉ・ｊ−１）に各マスＰを１
対１に対応して文字と文字無（ブランク）を記録してい
る。
Ｐに文字Ａ，Ｂを又右下の最終手前と最終マスＰに文字
Ｙ，Ｚを指定する入力デ−タが、その他は全て文字無で
あった場合について考える。書込制御回路６は表示用デ
−タＲＡＭ７に対して図７に示すように各アドレスａ，
（ａ＋１），・・・（ａ＋ｉ・ｊ−１）に各マスＰを１
対１に対応して文字と文字無（ブランク）を記録してい
る。
【０００６】９はキャラクタＲＯＭであって、ＲＡＭ７
に記録された文字コ−ドに従って読み出された文字フオ
ントを出力する。読出制御回路１３は水平同期信号に同
期して、ＲＡＭ７に記録された文字コ−ド等を読み出し
、表示制御回路１１に送る。表示制御回路１１は、キャ
ラクタＲＯＭ９からの文字フオントや文字無（ブランク
）信号をＣＲＴ１４上の指定された画面位置に表示させ
る。ＣＲＴ１４には図示しないテレビジョン回路からビ
デオ信号も入力されており、この映像にスバ−ルポ−ズ
して文字フオント等が表示される。
に記録された文字コ−ドに従って読み出された文字フオ
ントを出力する。読出制御回路１３は水平同期信号に同
期して、ＲＡＭ７に記録された文字コ−ド等を読み出し
、表示制御回路１１に送る。表示制御回路１１は、キャ
ラクタＲＯＭ９からの文字フオントや文字無（ブランク
）信号をＣＲＴ１４上の指定された画面位置に表示させ
る。ＣＲＴ１４には図示しないテレビジョン回路からビ
デオ信号も入力されており、この映像にスバ−ルポ−ズ
して文字フオント等が表示される。
【０００７】
【発明が解決しようとする課題】従来の表示制御回路を
有する半導体装着は以上のように構成されているので、
ＲＡＭ上の記憶では表示を行わない文字（ブランク）位
置に対しても一文字分のデ−タを対応させて記憶させて
いるため、画面上実際には表示数の少ないシステムであ
っても大容量の表示用デ−タＲＡＭを必要とするなどの
問題があった。
有する半導体装着は以上のように構成されているので、
ＲＡＭ上の記憶では表示を行わない文字（ブランク）位
置に対しても一文字分のデ−タを対応させて記憶させて
いるため、画面上実際には表示数の少ないシステムであ
っても大容量の表示用デ−タＲＡＭを必要とするなどの
問題があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、画面上実際には表示の少ないシ
ステムの場合は表示用デ−タＲＡＭが小さくてすむ表示
制御回路を有する半導体装置を得ることを目的とする。
ためになされたもので、画面上実際には表示の少ないシ
ステムの場合は表示用デ−タＲＡＭが小さくてすむ表示
制御回路を有する半導体装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る表示制御
装置は、表示画面Ｔを分割してなる単位面積Ｐに単位文
字等を表示する表示装置１４と、表示用のデ−タが入力
されて単位文字等デ−タと文字無の単位ブランクデ−タ
とに分離する判別器３と、この判別器３からのブランク
デ−タを入力して連続した単位ブランクデ−タを計数す
るカウンタ５と、判別器３からの単位文字等デ−タを単
位番地に記憶するとともにカウンタ５からの単位ブラン
クデ−タの計数値を単位番地に記憶するランダムアクセ
スメモリ７と、ランダムアクセスメモリ７からの表示用
デ−タを単位文字等デ−タと、単位ブランクデ−タの計
数デ−タとに分離するブランクカウンタ８と、この単位
文字等デ−タを入力して文字等フオントを出力するリ−
ドオンリ−メモリ９と、単位ブランクデ−タの計数デ−
タを入力して複数のブランク信号を出力するブランク制
御回路１０と文字等フオントと複数のブランク信号を入
力して表示装置１４に文字等を表示させる表示制御回路
１１とから構成した。
装置は、表示画面Ｔを分割してなる単位面積Ｐに単位文
字等を表示する表示装置１４と、表示用のデ−タが入力
されて単位文字等デ−タと文字無の単位ブランクデ−タ
とに分離する判別器３と、この判別器３からのブランク
デ−タを入力して連続した単位ブランクデ−タを計数す
るカウンタ５と、判別器３からの単位文字等デ−タを単
位番地に記憶するとともにカウンタ５からの単位ブラン
クデ−タの計数値を単位番地に記憶するランダムアクセ
スメモリ７と、ランダムアクセスメモリ７からの表示用
デ−タを単位文字等デ−タと、単位ブランクデ−タの計
数デ−タとに分離するブランクカウンタ８と、この単位
文字等デ−タを入力して文字等フオントを出力するリ−
ドオンリ−メモリ９と、単位ブランクデ−タの計数デ−
タを入力して複数のブランク信号を出力するブランク制
御回路１０と文字等フオントと複数のブランク信号を入
力して表示装置１４に文字等を表示させる表示制御回路
１１とから構成した。
【００１０】
【作用】ランダムアクセスメモリ７には単位ブランクデ
−タは連続した個数をカウントした計数値とに圧縮して
単位番地に総めて記憶するので、ランダムアクセスメモ
リの容量を小さくすることができる。
−タは連続した個数をカウントした計数値とに圧縮して
単位番地に総めて記憶するので、ランダムアクセスメモ
リの容量を小さくすることができる。
【００１１】ランダムアクセスメモリ７からブランクデ
−タを読み出すと、ブランクカウンタ８がブランクデ−
タを分離し、このブランクデ−タからブランク制御回路
１０が計数値に応じた複数のブランク信号を出力するの
で、入力デ−タで意図した文字配列の表示が表示装置１
４上に表示される。
−タを読み出すと、ブランクカウンタ８がブランクデ−
タを分離し、このブランクデ−タからブランク制御回路
１０が計数値に応じた複数のブランク信号を出力するの
で、入力デ−タで意図した文字配列の表示が表示装置１
４上に表示される。
【００１２】
【実施例】以下この発明を図面に従って説明する。図１
において、水平同期信号は水平（Ｈ）カウンタ１に入力
され、Ｈカウンタ１は画面を切換える垂直同期信号毎に
リセットされる。Ｈカウンタ１のカウント値は、表示す
る文字やパタ−ンの画面上の位置を定める基準になるも
のである。
において、水平同期信号は水平（Ｈ）カウンタ１に入力
され、Ｈカウンタ１は画面を切換える垂直同期信号毎に
リセットされる。Ｈカウンタ１のカウント値は、表示す
る文字やパタ−ンの画面上の位置を定める基準になるも
のである。
【００１３】入力制御回路２には図示外のＣＰＵから表
示用のコ−ドデ−タとアドレスデ−タとが入力される。 ところで、図５においてテレビジョンの画面Ｔは文字等
の表示用にｊ行ｉ列（ｊ×ｉ）個の単位面積のマスに区
画され、各マスＰに基本単位文字が１字入るように設定
されている。実際のテレビジョン画面では、表示される
文字等は画面の下側か、上側の部分を使用し、画面全体
を文字で埋めることは殆どその必要がない。従って、ｊ
行ｉ列でもそのうちいくらかのマスＰを文字で埋めるこ
とが多い。
示用のコ−ドデ−タとアドレスデ−タとが入力される。 ところで、図５においてテレビジョンの画面Ｔは文字等
の表示用にｊ行ｉ列（ｊ×ｉ）個の単位面積のマスに区
画され、各マスＰに基本単位文字が１字入るように設定
されている。実際のテレビジョン画面では、表示される
文字等は画面の下側か、上側の部分を使用し、画面全体
を文字で埋めることは殆どその必要がない。従って、ｊ
行ｉ列でもそのうちいくらかのマスＰを文字で埋めるこ
とが多い。
【００１４】一方、所望の文字あるいはパタ−ン表示を
行うためのデ−タあるいは文字表示を行わない識別デ−
タ（ブランク信号）およびそのマスの数デ−タおよびア
ドレスは入力制御回路２に入力されてくる。入力制御回
路２は最終のマスＰの（ｉ・ｊ）番号を記憶する最終値
ＲＯＭ４、判別器３、カウンタ５とから構成され、判別
器３は入力デ−タが文字コ−ドを有するか、無文字（ブ
ランク）信号かを判断する。カウンタ５には判別器３か
ら無文字信号が与えられると、フラグ１を立てその数を
カウントし、これらを一時記録する。
行うためのデ−タあるいは文字表示を行わない識別デ−
タ（ブランク信号）およびそのマスの数デ−タおよびア
ドレスは入力制御回路２に入力されてくる。入力制御回
路２は最終のマスＰの（ｉ・ｊ）番号を記憶する最終値
ＲＯＭ４、判別器３、カウンタ５とから構成され、判別
器３は入力デ−タが文字コ−ドを有するか、無文字（ブ
ランク）信号かを判断する。カウンタ５には判別器３か
ら無文字信号が与えられると、フラグ１を立てその数を
カウントし、これらを一時記録する。
【００１５】書込制御回路６はカウンタ５からデ−タが
送られてくるときにはＲＡＭ７内のフラグエリアに１を
セットし、無文字（ブランク）のカウント数をそのまま
記憶させる。書込制御回路６は入力デ−タを、上記マス
Ｐの順序に従ったアドレスと、そのアドレスに入る文字
又はブランク（無文字）のコ−ドデ−タとに分離し、ア
ドレス順に表示用デ−タＲＡＭ７に記録する。ＲＡＭ（
ランダムアクセスメモリ）７には一画面分の表示用文字
が記憶される。各マスＰの高さは水平同期信号（ラスタ
）の本数により規定されるので、水平同期信号は書込制
御回路６にも与えられている。
送られてくるときにはＲＡＭ７内のフラグエリアに１を
セットし、無文字（ブランク）のカウント数をそのまま
記憶させる。書込制御回路６は入力デ−タを、上記マス
Ｐの順序に従ったアドレスと、そのアドレスに入る文字
又はブランク（無文字）のコ−ドデ−タとに分離し、ア
ドレス順に表示用デ−タＲＡＭ７に記録する。ＲＡＭ（
ランダムアクセスメモリ）７には一画面分の表示用文字
が記憶される。各マスＰの高さは水平同期信号（ラスタ
）の本数により規定されるので、水平同期信号は書込制
御回路６にも与えられている。
【００１６】図５において、上左から５，６番目のマス
Ｐに文字Ａ，Ｂを、又右下の最終手前と最終Ｐに文字Ｙ
，Ｚを指定する入力デ−タが、その他は全て文字無であ
った場合について考える。９はキャラクタＲＯＭであっ
て、ＲＡＭ７の記録された文字コ−ドに従って読み出さ
れた文字フオントを出力する。読出制御回路１３は水平
同期信号に同期してＲＡＭ７に記録された文字コ−ド等
を読み出し、表示制御回路１１に送る。表示制御回路１
１は、キャラクタＲＯＭ９からの文字フオントやブラン
ク制御回路１０からの文字無（ブランク）信号を表示装
置のＣＲＴ１４に指定された位置に表示させる。ＣＲＴ
１４には図示しないテレビジョン回路からビデオ信号も
入力されており、この映像にスーパーインポーズして文
字フオント等が表示される。
Ｐに文字Ａ，Ｂを、又右下の最終手前と最終Ｐに文字Ｙ
，Ｚを指定する入力デ−タが、その他は全て文字無であ
った場合について考える。９はキャラクタＲＯＭであっ
て、ＲＡＭ７の記録された文字コ−ドに従って読み出さ
れた文字フオントを出力する。読出制御回路１３は水平
同期信号に同期してＲＡＭ７に記録された文字コ−ド等
を読み出し、表示制御回路１１に送る。表示制御回路１
１は、キャラクタＲＯＭ９からの文字フオントやブラン
ク制御回路１０からの文字無（ブランク）信号を表示装
置のＣＲＴ１４に指定された位置に表示させる。ＣＲＴ
１４には図示しないテレビジョン回路からビデオ信号も
入力されており、この映像にスーパーインポーズして文
字フオント等が表示される。
【００１７】さてＲＡＭ７の記録デ−タはブランクカウ
ンタ８を通ってキャラクタＲＯＭ９又はブランク制御回
路１０に与えられる。ブランクカウンタ８はＲＡＭ７か
らのデ−タにフラグ１がセットされていたら、デ−タを
ブランク制御回路１０に、フラク０がセットされていた
ら、デ−タを文字コ−ドデ−タとしてキャラクタＲＯＭ
９へそれぞれ送る。
ンタ８を通ってキャラクタＲＯＭ９又はブランク制御回
路１０に与えられる。ブランクカウンタ８はＲＡＭ７か
らのデ−タにフラグ１がセットされていたら、デ−タを
ブランク制御回路１０に、フラク０がセットされていた
ら、デ−タを文字コ−ドデ−タとしてキャラクタＲＯＭ
９へそれぞれ送る。
【００１８】ブランク制御回路１０はブランクカウンタ
８からのブランク（無文字）信号を受けて表示制御回路
１１にカウント値の数のマスＰに無文字信号を表示する
よう表示部（ＣＲＴ）１２に指令を送る。次に動作につ
いて、図３，図４に従って説明する。まず図３はＲＡＭ
７に書き込む動作を示し、図４は読出し動作を示す。
８からのブランク（無文字）信号を受けて表示制御回路
１１にカウント値の数のマスＰに無文字信号を表示する
よう表示部（ＣＲＴ）１２に指令を送る。次に動作につ
いて、図３，図４に従って説明する。まず図３はＲＡＭ
７に書き込む動作を示し、図４は読出し動作を示す。
【００１９】入力デ−タが入力されると入力制御回路２
の判別器３は、文字有か、文字無しブランク信号かを判
別する（ステップＳ１）。入力デ−タが文字無信号なら
ステップＳ２に進み、カウンタ５のフラグに１を立てカ
ウントを＋１とする。次に判別器３はこの入力デ−タの
アドレスが最終マスの位置を示すかどうか、最終値ＲＯ
Ｍ４の内容と比較する（ステップＳ３ ）。画面最終の
マスＰでなければ、ステップＳ１に戻り次の入力デ−タ
を待つ。文字無のデ−タが続いて入力されるとステップ
Ｓ１ ，Ｓ２ ，Ｓ３を繰り返し、フラグを１としたま
ま、カウント値が文字無（ブランク）数分アップする。 一方ステップＳ１で文字があればステップＳ１からステ
ップＳ４に進み、まずステップＳ４では、これまで続い
た文字無分のブランクとカウント数をカウンタ５から読
み出させてＲＡＭ７に図２のように単位番地ａに記憶し
、カウンタ５内を全てクリアする。次に現入力の文字デ
−タ分をＲＡＭ７の次の単位番地にａ＋１に文字単位で
記憶する。
の判別器３は、文字有か、文字無しブランク信号かを判
別する（ステップＳ１）。入力デ−タが文字無信号なら
ステップＳ２に進み、カウンタ５のフラグに１を立てカ
ウントを＋１とする。次に判別器３はこの入力デ−タの
アドレスが最終マスの位置を示すかどうか、最終値ＲＯ
Ｍ４の内容と比較する（ステップＳ３ ）。画面最終の
マスＰでなければ、ステップＳ１に戻り次の入力デ−タ
を待つ。文字無のデ−タが続いて入力されるとステップ
Ｓ１ ，Ｓ２ ，Ｓ３を繰り返し、フラグを１としたま
ま、カウント値が文字無（ブランク）数分アップする。 一方ステップＳ１で文字があればステップＳ１からステ
ップＳ４に進み、まずステップＳ４では、これまで続い
た文字無分のブランクとカウント数をカウンタ５から読
み出させてＲＡＭ７に図２のように単位番地ａに記憶し
、カウンタ５内を全てクリアする。次に現入力の文字デ
−タ分をＲＡＭ７の次の単位番地にａ＋１に文字単位で
記憶する。
【００２０】またステップＳ３でブランクのアドレスが
画面Ｔの最終位置なら、画面が切り換わるので、これま
でカウントした数をステップＳ４に行きＲＡＭ７に記録
する。 従って、ＲＡＭ７ではブランク信号がカウン
タ５から入力されると、一のアドレスにフラグ１を立て
、カウント数を記録し、文字信号なら次の一のアドレス
に一文字を記録する。
画面Ｔの最終位置なら、画面が切り換わるので、これま
でカウントした数をステップＳ４に行きＲＡＭ７に記録
する。 従って、ＲＡＭ７ではブランク信号がカウン
タ５から入力されると、一のアドレスにフラグ１を立て
、カウント数を記録し、文字信号なら次の一のアドレス
に一文字を記録する。
【００２１】次に読み出し動作を図４に従って説明する
。まず、読出し制御回路１３はＲＡＭ７に文字や無文字
（ブランク）の読み出しを指令する、ブランクカウンタ
８はＲＡＭ７からのデ−タが文字かブランクかフラグの
状態を調べて判断する（ステップＴ１０）。フラグ１の
デ−タがあればブランク信号だからステップＴ１１に進
み、カウント値をブランク制御回路１０にセットする。 ブランク制御回路１１は表示制御回路１１にブランク信
号（文字表示停止信号）を送り、かつカウント数を１減
少させる（ステップＴ１２）。ステップＴ１３ではカウ
ント値が０になっていなければ、ステップＴ１２に戻り
、ブランク信号出力をカウント数分が０になるまで繰り
返す。 カウント数分のブランク信号を出力した後で、ステップ
Ｔ１０に戻り次のＲＡＭ７からの文字デ−タをみる。次
に文字デ−タがあるのでステップＴ１４に行き、デコ−
ドデ−タに基づき該当する文字フオントをキャラクタＲ
ＯＭ９から読み出し、ステップＴ１５では表示制御回路
を介してＣＲＴ１４に文字を表示させる。即ち、ＲＡＭ
７は、先に書込まれたデ−タを出力するが、これが文字
コ−ドの場合は文字コ−ドデ−タに対応したアドレスを
キャラクタＲＯＭ９に与え、これに応答してキャラクタ
ＲＯＭ９からは字体フオントが読出される。
。まず、読出し制御回路１３はＲＡＭ７に文字や無文字
（ブランク）の読み出しを指令する、ブランクカウンタ
８はＲＡＭ７からのデ−タが文字かブランクかフラグの
状態を調べて判断する（ステップＴ１０）。フラグ１の
デ−タがあればブランク信号だからステップＴ１１に進
み、カウント値をブランク制御回路１０にセットする。 ブランク制御回路１１は表示制御回路１１にブランク信
号（文字表示停止信号）を送り、かつカウント数を１減
少させる（ステップＴ１２）。ステップＴ１３ではカウ
ント値が０になっていなければ、ステップＴ１２に戻り
、ブランク信号出力をカウント数分が０になるまで繰り
返す。 カウント数分のブランク信号を出力した後で、ステップ
Ｔ１０に戻り次のＲＡＭ７からの文字デ−タをみる。次
に文字デ−タがあるのでステップＴ１４に行き、デコ−
ドデ−タに基づき該当する文字フオントをキャラクタＲ
ＯＭ９から読み出し、ステップＴ１５では表示制御回路
を介してＣＲＴ１４に文字を表示させる。即ち、ＲＡＭ
７は、先に書込まれたデ−タを出力するが、これが文字
コ−ドの場合は文字コ−ドデ−タに対応したアドレスを
キャラクタＲＯＭ９に与え、これに応答してキャラクタ
ＲＯＭ９からは字体フオントが読出される。
【００２２】一方表示用デ−タＲＡＭ７から出力された
デ−タが文字コ−ドではなく、表示を行わない識別デ−
タ（フラグ１でブランク数）の場合、ブランクカウンタ
８は上記識別デ−タを判別し、ブランク制御回路１０に
カウント値を送出する。ブランク制御回路１０は表示制
御回路１１にブランク信号を送出し、文字やその他パタ
−ンの表示を停止させる。
デ−タが文字コ−ドではなく、表示を行わない識別デ−
タ（フラグ１でブランク数）の場合、ブランクカウンタ
８は上記識別デ−タを判別し、ブランク制御回路１０に
カウント値を送出する。ブランク制御回路１０は表示制
御回路１１にブランク信号を送出し、文字やその他パタ
−ンの表示を停止させる。
【００２３】なお、上記実施例では文字デ−タが１バイ
トの場合について説明したが２バイト以上でもよい。ま
た、上記実施例では表示を行わない識別デ−タがフラグ
の１ビットの場合について説明したが２ビット以上でも
よい。
トの場合について説明したが２バイト以上でもよい。ま
た、上記実施例では表示を行わない識別デ−タがフラグ
の１ビットの場合について説明したが２ビット以上でも
よい。
【００２４】
【発明の効果】以上説明してきたようにこの発明によれ
ば、表示画面を分割してなる単位面積に単位文字等を表
示する表示装置と、表示用のデ−タが入力されて単位文
字等デ−タと文字無の単位ブランクデ−タとに分離する
判別器と、この判別器からのブランクデ−タを入力して
連続した単位ブランクデ−タを計数するカウンタと、判
別器からの単位文字等デ−タを単位番地に記憶するとと
もに、カウンタからの単位ブランクデ−タの計数値を単
位番地に記憶するランダムアクセスメモリと、ランダム
アクセスメモリからの表示用デ−タを単位文字等デ−タ
と単位ブランクデ−タの計数デ−タとに分離するブラン
クカウンタと、この単位文字等デ−タを入力して文字等
フオントを出力するリ−トオンリ−メモリと、単位ブラ
ンクデ−タの計数デ−タを入力して複数のブランク信号
を出力するブランク制御回路と文字フオントと前記複数
のブランク信号を入力して前記表示装置に文字等を表示
させる表示制御回路とを備えた表示制御装置としたので
、表示を行わない部分のブランクデ−タを圧縮できる。 かくして表示用ＲＡＭの容量を小さくできる。これによ
り小型のＲＡＭとし、かつ小容量安価のＲＡＭを使用で
きるので、全体として低価格の表示制御装置にすること
ができる。
ば、表示画面を分割してなる単位面積に単位文字等を表
示する表示装置と、表示用のデ−タが入力されて単位文
字等デ−タと文字無の単位ブランクデ−タとに分離する
判別器と、この判別器からのブランクデ−タを入力して
連続した単位ブランクデ−タを計数するカウンタと、判
別器からの単位文字等デ−タを単位番地に記憶するとと
もに、カウンタからの単位ブランクデ−タの計数値を単
位番地に記憶するランダムアクセスメモリと、ランダム
アクセスメモリからの表示用デ−タを単位文字等デ−タ
と単位ブランクデ−タの計数デ−タとに分離するブラン
クカウンタと、この単位文字等デ−タを入力して文字等
フオントを出力するリ−トオンリ−メモリと、単位ブラ
ンクデ−タの計数デ−タを入力して複数のブランク信号
を出力するブランク制御回路と文字フオントと前記複数
のブランク信号を入力して前記表示装置に文字等を表示
させる表示制御回路とを備えた表示制御装置としたので
、表示を行わない部分のブランクデ−タを圧縮できる。 かくして表示用ＲＡＭの容量を小さくできる。これによ
り小型のＲＡＭとし、かつ小容量安価のＲＡＭを使用で
きるので、全体として低価格の表示制御装置にすること
ができる。
【図１】この発明の表示制御装置の全体ブロック図であ
る。
る。
【図２】この発明のＲＡＭの記憶構成を示す図である。
【図３】この発明の書込み動作を示すフロ−チャ−トで
ある。
ある。
【図４】この発明の読み出し動作を示すフロ−チャ−ト
である。
である。
【図５】表示用画面の一般的な構成を示す図である。
【図６】従来の表示制御装置のブロック図である。
【図７】従来のＲＡＭの記憶構成を示す図である。
１ Ｈカウンタ
２ 入力制御回路
３ 判別器
４ 最終値ＲＯＭ
５ カウンタ
６ 書込制御回路
７ ランダムアクセスメモリ
８ ブランクカウンタ
９ キャラクタＲＯＭ
１０ ブランク制御回路
１１ 表示制御回路
１３ 読出し制御回路
１４ 表示装置
Claims (1)
- 【請求項１】 表示画面を単位面積に分割し、この単
位面積毎に、１個の文字，記号，図形としての単位文字
等を表示するかあるいは文字等の存在しないブランクと
する表示装置と、外部から入力される表示用のデ−タに
含まれる上記単位文字等を表示するための単位文字等デ
−タと上記ブランクを設定する文字無しの単位ブランク
デ−タとを互いに分離する判別器と、この判別器からの
単位ブランクデ−タを入力して連続した単位ブランクデ
−タを計数するカウンタと、前記判別器からの単位文字
等デ−タを単位番地に記憶するとともに、前記カウンタ
からの単位ブランクデ−タの計数値を単位番地に記憶す
るランダムアクセスメモリと、前記ランダムアクセスメ
モリからの表示用デ−タを単位文字等デ−タと単位ブラ
ンクデ−タの計数デ−タとに分離するブランクカウンタ
と、この単位文字等デ−タを入力して文字等フオントを
出力するリ−ドオンリ−メモリと、前記単位ブランクデ
−タの計数デ−タを入力して複数のブランク信号を出力
するブランク制御回路と、前記文字等フオントと前記複
数のブランク信号を入力して前記表示装置に文字等を表
示させる表示制御回路とを備えたことを特徴とする表示
制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3040980A JP2678095B2 (ja) | 1991-02-12 | 1991-02-12 | 表示制御装置 |
| DE4204107A DE4204107C2 (de) | 1991-02-12 | 1992-02-12 | Abbildungssteuereinheit für eine Sichtanzeige |
| US08/215,404 US5521613A (en) | 1991-02-12 | 1994-03-21 | Display controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3040980A JP2678095B2 (ja) | 1991-02-12 | 1991-02-12 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04257894A true JPH04257894A (ja) | 1992-09-14 |
| JP2678095B2 JP2678095B2 (ja) | 1997-11-17 |
Family
ID=12595583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3040980A Expired - Lifetime JP2678095B2 (ja) | 1991-02-12 | 1991-02-12 | 表示制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5521613A (ja) |
| JP (1) | JP2678095B2 (ja) |
| DE (1) | DE4204107C2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5850266A (en) * | 1995-12-22 | 1998-12-15 | Cirrus Logic, Inc. | Video port interface supporting multiple data formats |
| KR100218434B1 (ko) | 1996-06-21 | 1999-09-01 | 구자홍 | 디브이디 재생기의 문자 표시 장치 및 방법 |
| US6185631B1 (en) * | 1998-10-14 | 2001-02-06 | International Business Machines Corporation | Program for transferring execution of certain channel functions to a control unit and having means for combining certain commands and data packets in one sequence |
| DE10129918B4 (de) * | 2001-06-21 | 2006-05-11 | Micronas Gmbh | Verfahren zum Auswählen von Pixeldaten |
| JP2005055715A (ja) * | 2003-08-05 | 2005-03-03 | Matsushita Electric Ind Co Ltd | オンスクリーン表示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3911404A (en) * | 1974-09-03 | 1975-10-07 | Gte Information Syst Inc | Data storage and processing apparatus including processing of new line characters |
| JPS581785B2 (ja) * | 1977-12-15 | 1983-01-12 | 株式会社東芝 | 陰極線管の表示装置 |
| DE3046513C2 (de) * | 1980-12-10 | 1982-12-16 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und Anordnung zum Speichern von graphischen Mustern |
| US4814756A (en) * | 1980-12-12 | 1989-03-21 | Texas Instruments Incorporated | Video display control system having improved storage of alphanumeric and graphic display data |
-
1991
- 1991-02-12 JP JP3040980A patent/JP2678095B2/ja not_active Expired - Lifetime
-
1992
- 1992-02-12 DE DE4204107A patent/DE4204107C2/de not_active Expired - Fee Related
-
1994
- 1994-03-21 US US08/215,404 patent/US5521613A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5521613A (en) | 1996-05-28 |
| DE4204107A1 (de) | 1992-08-13 |
| JP2678095B2 (ja) | 1997-11-17 |
| DE4204107C2 (de) | 1994-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0566847B1 (en) | Multi-media window manager | |
| US5343307A (en) | On-screen display apparatus | |
| US4692757A (en) | Multimedia display system | |
| US4570158A (en) | Horizontal and vertical image inversion circuit for a video display | |
| US5396297A (en) | Character display device for displaying characters on a television screen | |
| US4910505A (en) | Graphic display apparatus with combined bit buffer and character graphics store | |
| JPH04257894A (ja) | 表示制御装置 | |
| US5828384A (en) | Image display control device, method and computer program product | |
| US5870074A (en) | Image display control device, method and computer program product | |
| US5721568A (en) | Font ROM control circuit for on-screen display | |
| US4297694A (en) | Symbol generator for a graphic console | |
| EP0422300A1 (en) | Display system with graphics cursor | |
| US5355150A (en) | Sub-screen data storage control unit | |
| EP0420291B1 (en) | Display control device | |
| KR100497347B1 (ko) | 문자 데이터의 종류에 따른 디코딩 문자 크기 제어장치 및 방법 | |
| JP3291330B2 (ja) | 文字表示装置及びそれを備えたマイクロコンピュータ | |
| JP2591064B2 (ja) | 文字多重放送受信装置 | |
| JP2730603B2 (ja) | 映像表示装置のオンスクリーン表示回路 | |
| JP3241769B2 (ja) | ラスター表示装置 | |
| JP2542950B2 (ja) | 文字表示信号発生装置 | |
| JPH03103892A (ja) | 表示制御方式 | |
| JP2885573B2 (ja) | 画像処理装置 | |
| KR100327376B1 (ko) | 디지털 방송의 데이터 저장장치 | |
| JP2000338948A (ja) | 画像表示装置 | |
| JPS6057373A (ja) | 記憶信号パタ−ンの回転方式 |