JP2542950B2 - 文字表示信号発生装置 - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、テレビジョン受像機やVTR等の映像機器に
おいて、CRT画面に前記機器の操作方法、操作指示及び
前記機器のモード等を表示する文字表示信号発生装置に
関するもので、特にRAM（ランダムアクセスメモリ）の
使用量を減らせるとともにマイクロコンピュータの負担
を減らすことの出来る文字表示信号発生装置に関する。

（ロ）従来の技術 CRT画面上に文字（図形、記号を含む）などのキャラ
クタを表示する文字表示信号発生装置が知られている。
前記装置では表示する文字数の最大値と等しい数のアド
レスを有した一画面分のRAMを有している。該RAMにはマ
イクロコンピュータから文字コードと該文字コードのア
ドレスデータが印加される。そして、前記RAMの先頭ア
ドレスから最終アドレスまで順番にブランクデータや文
字コードが記憶される。そして、前記RAMの先頭アドレ
スから最終アドレスまでを順番に別途の読み出しアドレ
ス信号で読み出す。読み出された文字コード等のデータ
は、キャラクタジェネレータに供給され、対応するドッ
トパターンデータが出力される。この様な構成であれ
ば、前述のマイクロコンピュータから発生する制御信号
を変更することで、所望の文字配列パターンが得られ汎
用性が非常に高いという利点がある。

（ハ）発明が解決しようとする課題 ところで、家庭用のテレビジョン受像機やVTRのCRT画
面上への文字表示は、決まりきったパターンの表示がほ
とんどである。例えば、VTRに於ける番組記録予約のた
めの表示では、“記録開始時刻□□時□□分”“記録終
了時刻□□時□□分”と言った表示であり、テレビジョ
ン受像機に於いては受信しているチャンネルを表示する
“CH□□”（□□に相当する箇所には書き換える必要の
ある文字や数字等が入る）の様に、あらかじめ固定され
た文字列を使用する事が殆んどで、画面上の任意の位置
に任意の文字を表示する必要のある場合は全くない。

この様に殆んどが固定した文字を表示する為に、任意
に設定出来る前述の如き文字表示信号発生装置を使用す
ることは、前記装置に冗長性が生じてしまう。又、マイ
クロコンピュータに於いても、一画面内の全ての位置の
全ての文字を制御する必要があり、制御量が膨大となり
大きな負担となる。

（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、CRT表示
装置の画面に文字を表示する為の文字表示信号発生装置
であって、画面水平方向の最大文字数と１文字の水平方
向画素数に応じて定まる基本クロック信号を計数し、表
示する１文字内の水平方向画素位置を決定する第１カウ
ンタと、前記基本クロック信号又は水平同期信号に応じ
て、表示する１文字内の垂直方向画素位置を決定する第
３カウンタと、該第３カウンタの出力信号をクロック信
号として計数し、表示する文字の垂直方向の行位置を決
定する第４カウンタと、あらかじめ設定された固定文字
と書き換え可能な文字とを含む１行の文字列パターンを
複数個記憶する第1ROMと、表示する文字の垂直方向行数
に応じたアドレスを有し、該アドレスに各文字列パータ
ンを記憶する前記第1ROMの記憶領域の先頭アドレスをマ
イクロコンピュータからの制御信号に応じて記憶し、前
記第４カウンタの出力信号を読み出しアドレスとする第
1RAMと、該第1RAMの出力データに応じてプリセットさ
れ、前記第１カウンタの出力信号をクロック信号として
計数し、その計数出力を読み出しアドレスとして前記第
1ROMに印加する第２カウンタと、前記マイクロコンピュ
ータで選択された文字列パターンの内の書き換え可能な
文字領域に対応するアドレスを有し、該アドレスに前記
マイクロコンピュータから前記書き換え可能な文字に対
応するデータが書き込まれる第2RAMと、前記第1ROMから
読み出された１文字分のデータが書き換え可能なデータ
であると、該データを前記第2RAMのアドレスデータとし
て入力するアドレスカウンタと、前記第1ROMの出力デー
タと前記第2RAMの出力データを、前記第1ROMから読み出
された１文字分のデータが書き換え可能なデータである
か否かに応じて切換出力する選択回路と、外選択回路の
出力データと前記第３カウンタのカウント値に応じて内
蔵されたドットパターンデータを出力するキャラクタジ
ェネレータとから成ることを特徴とする。

（ホ）作用 本発明に依れば、書き換え可能な文字領域を含む文字
列パターンの全てを第1ROMに記憶させている。そして、
画面上に表示させたい文字列パターンの第1ROMにおける
先頭アドレスをマイクロコンピュータによって第1RAMに
記憶させる。そして、該第1RAMの出力データに基き表示
すべき文字列パターンの文字コードを前記第1ROMから読
み出している。読み出されたコードが固定の文字の場合
はそのまま出力し、書き換える文字の場合は、アドレス
カウンタ及び第2RAMに依って所望の文字コードに変換さ
れて出力される。出力された文字コードは、キャラクタ
ジェネレータでドットパターンデータに変換されて出力
される。

（ヘ）実施例 第１図は、本発明の一実施例を示す回路図で、入力端
子（１）には文字等を表示する為の基本クロック信号が
印加される。本実施例では第２図の如く最大で画面水平
方向に24文字、画面垂直方向に12行で文字表示され、各
文字の構成は第３図に示す如く水平方向に12ドット、垂
直方向に18ドットで表示する。画面上の水平方向の有効
表示範囲をNTSC方式の水平表示時間、約64μsecの63％
とすれば、基本クロック信号の周期は（64μsec×0.6
3）／（24×12）≒140μsecとなり約7.1MHzである。第
１カウンタ（２）は、前記クロック信号を計数する12進
カウンタで、１文字の水平方向の画素（ドット）位置を
決定する。第２カウンタ（３）は、第1RAM（４）の出力
データに応じてプリセットされると共に前記第１カウン
タ（２）の出力信号を計数する24進カウンタで、表示す
る行の文字位置を決定する。第５カウンタ（５）は、前
記基本クロック信号を1/455分周して1H（Ｈは１水平同
期信号期間）の周期の信号を作成する。又前記第５カウ
ンタ（５）の分周出力は、第１及び第２カウンタ（２）
及び（３）に印加され、水平方向有効画面の開始位置ま
で前記第１及び第２カウンタ（２）及び（３）を初期状
態に保つ。第３カウンタ（６）は第５カウンタ（５）か
らの1H周期の信号をクロック信号として計数する18進カ
ウンタで、表示する１文字以内の垂直方向画素位置を決
定する。第４カウンタ（７）は、第３カウンタ（６）の
出力信号を計数する12進カウンタで、表示する文字の垂
直方向の行位置を決定する。第６カウンタ（８）は、1H
周期の信号を計数し垂直方向有効画面の開始位置まで第
３及び第４カウンタ（６）及び（７）を初期状態に保
つ。第1ROM（９）は第４図の如きアドレスマップで示さ
れるもので、あらかじめ設定された固定文字（例えば、
START）と書き換え可能な文字（例えば10）とを含む１
行の文字列パターンを64個有している。前記固定文字
は、６ビットの文字コードと固定文字であるか否かを示
す１ビットの判別ビットの計７ビットで構成され、前記
書き換え可能な文字は、６ビットのアドレスデータと前
記判別ビットとの計７ビットで構成される。第1RAM
（４）は表示する文字の垂直方向行数（12行）と等しい
12個のアドレス（S₀,S₁…S₁₁）を有し、各アドレスは11
ビットで構成されており第５図の如きアドレスマップで
示される。そして、前記アドレスには第４図に示された
文字列パターンの先頭アドレスデータがマイクロコンピ
ュータ（10）の制御で書き込まれ、前記第４カウンタ
（７）の出力に応じて読み出される。第2RAM（11）は、
第1RAM（４）に記憶された先頭アドレスに対応した文字
列パターンの内の書き換え可能な文字の為のアドレスを
有し、該アドレスにマイクロコンピュータ（10）から前
記書き換え可能な文字に対応するデータ（文字コード）
が書き込まれる。アドレスカウンタ（12）は第1ROM
（９）から読み出された１文字分のデータが書き換え可
能なデータであるか否か判別し、書き換える場合には前
記１文字分のデータが第2RAM（11）に読み出しアドレス
として印加される。選択回路（13）は第1ROM（９）から
読み出された１文字分のデータが書き換えるものである
場合には第2RAM（11）の出力データを出力し、固定の場
合には第1ROM（９）の出力データを出力する。キャラク
タジェネレータ（14）は、使用する全ての文字コードに
対応するドットパターンデータを内蔵し、選択回路（1
3）から印加されるデータに応じたドットパターンデー
タを第３カウンタ（６）の出力信号に応じてパラレルに
読み出す。シフトレジスタ（15）はパラレルに印加され
たドットパターンデータを第１カウンタ（２）の出力信
号に応じてシリアルに出力するものである。

次に動作について説明する。まず、マイクロコンピュ
ータ（10）が画面上に表示する文字列パターンの種類及
びその順番を決定する。この文字列パターンは、第1ROM
（９）に記憶されている64種類のパターンのいずれかの
ものであり、最大で12個が選択される。すると、マイク
ロコンピュータ（10）から第1RAM（４）に対して最大で
12個の11ビットのデータが印加され記憶される。前記11
ビットのデータは、文字列の最初の文字のアドレスを示
している。又、マイクロコンピュータ（10）は選択した
文字列パターンが書き換え可能な文字を有するものであ
ると、その書き換え箇所に挿入すべき文字コード（６ビ
ットで構成）を、第1RAM（４）に記憶させた文字列パタ
ーンと同じ順番で第2RAM（11）に記憶させる。第2RAM
（11）の記憶容量は、一画面内に発生する変更の必要と
なる文字の数の最大必要となり、本実施例の場合176文
字×６ビットとなっている。この状態で、テレビ画面上
での走査が進み、文字を表示する領域（有効画面）にな
ると、第１乃至第４カウンタ（２），（３），（６）及
び（７）が計数を開始する。第1RAM（４）に記憶された
前述の11ビットのデータは、第４カウンタ（７）の出力
信号で画面垂直方向の１行毎に読み出され、第２カウン
タ（３）にプリセットされる。すると、第２カウンタ
（３）は前記11ビットのデータを初期値として計数を進
め、24歩進する。前記初期値は、表示する１行（24文
字）の先頭文字のアドレスデータであり、順次計数され
て出力される残り23個の出力は、残り23文字のアドレス
データを示している。以降、順次第1RAM（４）から１行
毎にその行における先頭文字が第２カウンタ（３）をプ
リセットする。第２カウンタ（３）からのアドレスデー
タが第1ROM（９）に印加されると、第1ROM（９）は内蔵
する文字列パターンの１行を読み出すことになる。第1R
OM（９）は、第４図に示す如く64行の文字列を有してお
り、１画面12行全て表示するとすると約５画面表示する
記憶容量となっており、通常の民生用機器には充分の容
量である。第1ROM（９）から読み出された７ビットの出
力データは、選択回路（13）に印加される。ここで、前
記出力データが固定の文字である場合には選択回路（1
3）が第1ROM（９）の出力を選択するように切換わり、
第４図に示す如き“START TIME"などの６ビットで示さ
れる文字コードが１文字分づつキャラクタジェネレータ
（14）に印加される。それに対して、第1ROM（９）から
読み出されたデータが書き換えるものであると、そのデ
ータは書き換える文字のアドレスデータとなっており、
アドレスカウンタ（12）に印加される。この時、選択回
路（13）は第2RAM（11）の出力を選択するように切換わ
っている。すると、アドレスカウンタ（12）は、アドレ
スデータに対応したアドレスの文字を読み出し、選択回
路（13）に印加する。この第2RAM（11）に、マイクロコ
ンピュータ（10）によって記憶させた書き換え可能な文
字は、順番に記憶されているので、アドレスカウンタ
（12）は、先頭文字のアドレスデータさえ印加されれ
ば、残りの文字のアドレスデータは、自分自身で作成す
ることが出来、第2RAM（11）自身の記憶容量も低減出来
る。

その為、キャラクタジェネレータ（14）には順に表示
すべき文字の文字コードが印加され、それに対応するド
ットパターンデータが第３カウンタ（６）の出力信号に
応じて、画面の垂直方向の１ドット毎にパラレルに読み
出される。読み出されたデータは、シフトレジスタ（1
5）に印加され、第１カウンタ（２）の出力信号をクロ
ック信号として、画面の水平方向の１ドット毎にシリア
ルに出力される。出力端子（16）に出力されたドットパ
ターン信号は、後段のスイッチ（図示せず）でベースと
なる映像信号と合成されてCRTに表示される。

（ト）発明の効果 以上述べた如く、本発明に依れば高効率で冗長性の少
ない文字表示信号発生装置を提供することが出来る。
又、本発明に依ればROMの使用量をわずかに増加させる
だけでRAMの使用量を大幅に低減させることが出来、IC
化に好適である。例えば、従来の如く表示する全ての文
字をRAMに記憶させる場合においては24文字×12行＝288
文字分のRAMが必要であったが、本実施例においては176
文字分のRAMで済む。本実施例においては、第1ROM
（９）の24文字×64行＝1536文字分だけ従来必要なかっ
たものが余計に必要となる。しかしながら、RAMとROMは
ICの面積で８〜10倍程度異なるので、トータルとして大
幅なICのチップ面積の縮少化が計れる。

更に本発明に依れば、利用するマイクロコンピュータ
のプログラム容量を大幅に低下させることが出来る。従
来の場合においては前述の288文字分の制御を行なう必
要があるが、本実施例では176文字分の制御で済み、第1
RAM（４）を制御することを考慮しても約半分の制御量
で済むという利点を有する。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図，第
３図は、画面上に表示する文字の説明に供する為の図、
第４図は第１図の第1ROM（９）のアドレスマップを示す
図、及び第５図は第１図の第1RAM（４）のアドレスマッ
プを示す図である。 （２）……第１カウンタ、（３）……第２カウンタ、
（４）……第1RAM、（６）……第３カウンタ、（７）…
…第４カウンタ、（９）……第1ROM、（10）……マイク
ロコンピュータ、（11）……第2RAM、（12）……アドレ
スカウンタ、（13）……選択回路、（14）……キャラク
タジェネレータ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】CRT表示装置の画面に文字を表示する為の
   文字表示信号発生装置であって、 画面水平方向の最大文字数と１文字の水平方向画素数に
   応じて定まる基本クロック信号を計数し、表示する１文
   字内の水平方向画素位置を決定する第１カウンタと、 前記基本クロック信号又は水平同期信号に応じて、表示
   する１文字内の垂直方向画素位置を決定する第３カウン
   タと、 該第３カウンタの出力信号をクロック信号として計数
   し、表示する文字の垂直方向の行位置を決定する第４カ
   ウンタと、 あらかじめ設定された固定文字と書き換え可能な文字と
   を含む１行の文字列パターンを複数個記憶する第1ROM
   と、 表示する文字の垂直方向行数に応じたアドレスを有し、
   該アドレスに各文字列パータンを記憶する前記第1ROMの
   記憶領域の先頭アドレスをマイクロコンピュータからの
   制御信号に応じて記憶し、前記第４カウンタの出力信号
   を読み出しアドレスとする第1RAMと、 該第1RAMの出力データに応じてプリセットされ、前記第
   １カウンタの出力信号をクロック信号として計数し、そ
   の計数出力を読み出しアドレスとして前記第1ROMに印加
   する第２カウンタと、 前記マイクロコンピュータで選択された文字列パターン
   の内の書き換え可能な文字領域に対応するアドレスを有
   し、該アドレスに前記マイクロコンピュータから前記書
   き換え可能な文字に対応するデータが書き込まれる第2R
   AMと、 前記第1ROMから読み出された１文字分のデータが書き換
   え可能なデータであると、該データを前記第2RAMのアド
   レスデータとして入力するアドレスカウンタと、 前記第1ROMの出力データと前記第2RAMの出力データを、
   前記第1ROMから読み出された１文字分のデータが書き換
   え可能なデータであるか否かに応じて切換出力する選択
   回路と、 該選択回路の出力データと前記第３カウンタのカウント
   値に応じて内蔵されたドットパターンデータを出力する
   キャラクタジェネレータと から成ることを特徴とする文字表示信号発生装置。