JPH04250773A - 復号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数原稿の符号データ
に対する復号化処理を時分割により擬似的に同時処理で
きる復号化装置に関する。

【０００２】

【従来の技術】従来より、デュアルアクセス可能なファ
クシミリ装置が提案されている。デュアルアクセスとは
、二つの処理を時分割処理で擬似的に同時処理する方法
であり、例えば、図３に示すように、原稿Ａのマルチコ
ピーを実行しているときに、原稿Ｂに対するメモリ送信
の時刻がきた場合、上記のマルチコピーを続行しながら
メモリ送信をも実行する処理である。具体的には、原稿
Ａの内容と原稿Ｂの内容を１ライン単位で交互に処理す
るため、各ラインの符号データをソフトウェアによりメ
モリ３０上で処理し、復号化装置３１にて順次符号デー
タの復号化処理を行い、原稿Ａの内容についてはそのま
まプリンタ部３２に出力する一方、原稿Ｂの内容につい
ては再び符号化装置３３にて符号化し、モデム３４を介
して相手ファクシミリ装置３５に送信することになる。

【０００３】

【発明が解決しようとする課題】以上のように、複数原
稿の符号データを各ライン単位で時分割復号処理する場
合に、ソフトウェアにより符号データをメモリ３０上で
処理した上で該符号データを復号装置に供給する場合に
は問題ないが、ハードウェアで時分割処理を実現しよう
とする場合には、先読みした符号データが消失するとい
う問題がある。即ち、符号データは、８ビット又は１６
ビット単位で処理されるが、ＭＨ，ＭＲ符号データ配列
においては１ライン分の符号データが８ビット又は１６
ビットの整数倍ビット長になっているとは限らない。従
って、原稿Ａの１ライン符号データを復号化した後に行
う復号装置のリセット（次の原稿Ｂに対応するための切
り換え）により、原稿Ａの１ライン符号データの読み込
みで一部先読みした原稿Ａの次のラインの符号データが
消えてしまう可能性がある。

【０００４】本発明は、上記の事情に鑑み、ハード構成
のデュアルアクセスにおける先読み符号データ消失の問
題を回避できる復号化装置を提供することを目的とする
。

【０００５】

【課題を解決するための手段】本発明に係る復号化装置
は、上記の課題を解決するために、複数原稿の符号デー
タに対する復号化処理を時分割により擬似的に同時処理
できる復号化装置であって、所定ビット幅のパラレルの
符号データをシリアルの符号データに変換するパラレル
／シリアル変換部をそれぞれ備えた複数の符号データ転
送経路と、これら符号データ転送経路とデータ復号部と
の間に設けられて前記転送される符号データのなかから
ＥＯＬデータを検出する手段と、ＥＯＬデータが検出さ
れたときに前記複数の符号データ転送経路のうちデータ
転送を実行していた経路のパラレル／シリアル変換部に
残っている符号データのビット数に対応したフィルビッ
トを生成してこれをデータ復号部に供給すると共に、次
の符号データ転送経路を選択して該経路に別原稿の符号
データを供給するように制御する制御部とを備えている
ことを特徴としている。

【０００６】

【作用】上記の構成によれば、原稿Ａの１ライン符号デ
ータの読み込みで一部先読みした原稿Ａの次のラインの
符号データ（パラレル／シリアル変換部に残っている符
号データ）に代えてフィルビットが転送されるため、デ
ータ復号部のリセットで消失するのはフィルビットであ
り、パラレル／シリアル変換部に残っている符号データ
はそのまま保持され、これが原稿Ａの次の符号データ転
送においてデータ復号部に転送されることになるので、
符号データの一部消失は回避されることになる。

【０００７】

【実施例】本発明の一実施例を、図１および図２に基づ
いて説明すれば、以下の通りである。図１は、本発明に
係る復号化装置の概略構成を示すブロック図である。図
中、１はデータバス、２はデマルチプレクサ、３は第１
パラレル／シリアル変換部、４は第２パラレル／シリア
ル変換部、５はシフトカウンタ、６は第１シフトレジス
タ、７は第２シフトレジスタ、８は第１マルチプレクサ
、９はＥＯＬ検出回路、１０は第２マルチプレクサ、１
１はビット生成部、１２はシリアル／パラレル変換部、
１３はデータ復号部である。

【０００８】データバス１は、８ビットのパラレル符号
データを伝送するものである。デマルチプレクサ２は、
データバス１に接続されており、このデータバス１を介
して伝送されてくる符号データ列を、切り換え操作によ
って第１パラレル／シリアル変換部３、或いは第２パラ
レル／シリアル変換部４に出力するようになっている。 切り換え操作の指令は制御部である図示しないＣＰＵに
より行われる。

【０００９】第１パラレル／シリアル変換部３は、８ビ
ットのパラレルの符号データをシリアルデータに変換す
るものであり、シフトカウンタ５のクロックパルスによ
ってシリアルデータを出力するようになっている。第２
パラレル／シリアル変換部４も上記と同様、８ビットの
パラレルの符号データをシリアルデータに変換するもの
であり、シフトカウンタ５のクロックパルスによってシ
リアルデータを出力するようになっている。

【００１０】シフトカウンタ５は、２チャンネルを備え
、チャンネル１により第１パラレル／シリアル変換部３
又は第２パラレル／シリアル変換部４にクロックパルス
を供給すると共に、チャンネル２でビット生成部１０に
クロックパルスを供給するようになっている。第１シフ
トレジスタ６は、１２ビットのデータ保持能力を有し、
第１パラレル／シリアル変換部３を介して入力された符
号データを順にシフトして第１マルチプレクサ８に出力
するようになっている。

【００１１】第２シフトレジスタ７は、上記と同様、１
２ビットのデータ保持能力を有し、第２パラレル／シリ
アル変換部４を介して入力された符号データを順にシフ
トして第１マルチプレクサ８に出力するようになってい
る。第１マルチプレクサ８は、第１シフトレジスタ６と
第２シフトレジスタ７とに接続されており、何れか一方
の出力を第２マルチプレクサ１０に送出するようになっ
ている。この出力切り換え指令は、ＣＰＵにより行われ
るようになっている。

【００１２】ＥＯＬ検出回路９は、第１，第２シフトレ
ジスタ６，７に保持されている１２ビットデータを見て
ＥＯＬを検出し、このＥＯＬを検出したときにはＣＰＵ
にアクセスを行うようになっている。第２マルチプレク
サ１０は、第１マルチプレクサ８とビット生成部１１と
に接続されており、何れか一方の出力をシリアル／パラ
レル変換部１２に送出するようになっている。この出力
切り換え指令は、ＣＰＵにより行われる。

【００１３】ビット生成部１１は、シフトカウンタ５の
クロックパルスに応じて所定数のフィルビットおよびＥ
ＯＬデータを生成するようになっている。シリアル／パ
ラレル変換部１２は、第２マルチプレクサ１０を経たシ
リアルデータを８ビット幅のパラレルデータに変換する
ものである。データ復号部１３は、ＭＨ或いはＭＲ方式
の符号データを復号化してイメージデータを生成するも
のである。データ復号部１３のリセットやＭＨ対応とＭ
Ｒ対応の切り換えは、ＣＰＵにより行われるようになっ
ている。

【００１４】次に、上記の構成において、原稿Ａと原稿
Ｂに対するデュアルアクセス処理を説明する。まず、Ｃ
ＰＵの指令により原稿Ａの符号データがデータバス１を
通じてデマルチプレクサ２に入力される。デマルチプレ
クサ２はＣＰＵの指令でデータバス１を第１パラレル／
シリアル変換部３に接続している。故に、上記の８ビッ
ト幅のパラレル符号データは、第１パラレル／シリアル
変換部３でシリアルデータに変換された後、第１シフト
レジスタ６に転送される。さらに、原稿Ａの次の８ビッ
ト幅符号データがデータバス１→デマルチプレクサ２→
第１パラレル／シリアル変換部３→第１シフトレジスタ
６に入力され、パラレル符号データに対するシリアル変
換データ転送処理が行われていく。第１シフトレジスタ
６を経たシリアル符号データは、第１マルチプレクサ８
→第２マルチプレクサ１０→シリアル／パラレル変換部
１２を経てデータ復号部１３に入力される。

【００１５】そして、このデータ転送処理中において、
ＥＯＬ検出回路９は第１シフトレジスタ６の１２ビット
データを見る。ＥＯＬ検出回路９においてＥＯＬデータ
が検出されたら、ＣＰＵに対してアクセスを行う。この
アクセスを受けたＣＰＵは、以下の処理を行う。即ち、
■第１シフトレジスタ６のデータ転送を中止させる。■
シフトカウンタ５による第１パラレル／シリアル変換部
３へのクロックパルス出力を中止させる。■第１パラレ
ル／シリアル変換部３に残っているデータ、別言すれば
先読みしたデータ（原稿Ａにおける今まで転送したライ
ンのデータの次のラインの符号データの先頭部分のデー
タである）のビット数を検出する。■このビット数分、
シフトカウンタ５のチャンネル２によりクロックパルス
をビット生成部１１に出力させると共に、第２マルチプ
レクサ１０を切り換えてビット生成部１１とシリアル／
パラレル変換部１２とを接続させる。このとき、ビット
生成部１１において前記ビット数分のフィルビットが生
成され、更に１２ビットのＥＯＬデータが生成されてこ
れらが８ビット単位でデータ復号部１３に出力される。 ■フィルビットおよびＥＯＬデータをデータ復号部１３
に転送した後は第２マルチプレクサ１０を切り換えて第
１マルチプレクサ８とシリアル／パラレル変換部１２と
を接続させる。■デマルチプレクサ２を切り換えて、デ
ータバス１と第２パラレル／シリアル変換部４とを接続
させる。■第１マルチプレクサを切り換えて第２シフト
レジスタ７と第２マルチプレクサ１０とを接続させる。 ■データ復号部１３をリセットする。

【００１６】ここで、原稿Ａの符号データ列のフォーマ
ットが図２の（ａ）に示すようであるとすると、以上の
処理により、同図の（ｃ）に示すように、先ず、ＥＯＬ
と原稿Ａの１ライン分符号データＡ１とフィルビットと
ＥＯＬからなるデータ列Ｄ１がデータ復号部１３に入力
されることになる。次に、ＣＰＵの指令により原稿Ｂの
符号データが８ビット幅でデータバス１及びデマルチプ
レクサ２を介して第２パラレル／シリアル変換部４に入
力される。上記の８ビット幅のパラレル符号データは、
第２パラレル／シリアル変換部４でシリアルデータに変
換された後、第２シフトレジスタ７に転送される。さら
に、原稿Ｂの次の８ビット幅符号データがデータバス１
→デマルチプレクサ２→第２パラレル／シリアル変換部
４→第２シフトレジスタ７に入力され、パラレル符号デ
ータに対するシリアル変換データ転送処理が行われてい
く。第２シフトレジスタ７を経たシリアル符号データは
、第１マルチプレクサ８→第２マルチプレクサ１０→シ
リアル／パラレル変換部１２を経てデータ復号部１３に
入力される。

【００１７】そして、この原稿Ｂのデータ転送処理中に
おいて、ＥＯＬ検出回路９は第２シフトレジスタ７の１
２ビットデータを見る。ＥＯＬ検出回路９においてＥＯ
Ｌデータが検出されたら、ＣＰＵに対してアクセスを行
う。このアクセスを受けたＣＰＵは、以下の処理を行う
。即ち、■第２シフトレジスタ７のデータ転送を中止さ
せる。■シフトカウンタ５による第２パラレル／シリア
ル変換部４へのクロックパルス出力を中止させる。■第
２パラレル／シリアル変換部４に残っているデータ、別
言すれば先読みしたデータ（原稿Ｂにおける今まで転送
したラインのデータの次のラインの符号データの先頭部
分のデータである）のビット数を検出する。■上記ビッ
ト数分、シフトカウンタ５のチャンネル２によりクロッ
クパルスをビット生成部１１に出力させると共に、第２
マルチプレクサ１０を切り換えてビット生成部１１とシ
リアル／パラレル変換部１２とを接続させる。このとき
、ビット生成部１１において前記クロックパルス数のフ
ィルビットが生成され、更に１２ビットのＥＯＬデータ
が生成されてこれらが８ビット単位でデータ復号部１３
に出力される。■フィルビットおよびＥＯＬデータをデ
ータ復号部１３に転送した後は第２マルチプレクサ１０
を切り換えて第１マルチプレクサ８とシリアル／パラレ
ル変換部１２とを接続させる。■デマルチプレクサ２を
切り換えて、データバス１と第１パラレル／シリアル変
換部３とを接続させる。■第１マルチプレクサ８を切り
換えて第１シフトレジスタ６と第２マルチプレクサ１０
とを接続させる。■データ復号部１３をリセットする。

【００１８】ここで、原稿Ｂの符号データ列のフォーマ
ットが図２の（ｂ）に示すようであるとすると、以上の
処理により、同図の（ｃ）に示すように、符号データＡ
１に対応するデータ列Ｄ１に続いて、ＥＯＬと原稿Ｂの
１ライン分符号データＢ１とフィルビットとＥＯＬから
なるデータ列Ｄ２がデータ復号部１３に入力されること
になる。

【００１９】次に、ＣＰＵの指令により原稿Ａの符号デ
ータが８ビット幅でデータバス１を経て、前述と同様、
デマルチプレクサ２に転送されてくる。このとき、第１
パラレル／シリアル変換部３には、先読みしたデータが
保持されている。また、第１シフトレジスタ６には、該
ラインの先頭を示すＥＯＬデータが保持されている。従
って、これらデータを順に転送していけば、該ラインの
全符号データが転送されることになり、従来のようなデ
ータ消失を生じることがなくなる。原稿Ｂの符号データ
においても同様にデータ消失は生じない。

【００２０】以上の処理の結果、データ復号部１３には
、図２の（ｃ）に示すように、符号データＡ１に対応す
るデータ列Ｄ１→符号データＢ１に対応するデータ列Ｄ
２→符号データＡ２に対応するデータ列Ｄ３→符号デー
タＢ２に対応するデータ列Ｄ４が順に転送されることに
なり、原稿Ａと原稿Ｂに対する時分割復号化処理が行わ
れることになる。

【００２１】なお、本実施例では、パラレル符号データ
を８ビット幅としたが、１６ビット幅としてもよいもの
である。また、シフトレジスタを複数設けたがこれを一
つとして処理することも可能である。さらに、シフトレ
ジスタをＥＯＬデータに対応させるために１２ビットサ
イズとしているが、ＭＲ符号方式におけるタグビットに
も対応させるために１３ビットサイズとしてもよい。こ
れらの変更を可能とするときには、予め種々の設定をし
ておけばよい。設定の内容としては、データバスサイズ
（８ビット又は１６ビット）の設定、ＭＨ符号データの
復号化処理モードの設定（シフトレジスタのサイズ決定
に使用する）、ＭＲ符号データの復号化処理モード（■
１次元符号データ単位か■ライン単位か）の設定（タグ
ビットデータをシフトレジスタに保管する場合には該レ
ジスタのサイズを１３とする）、ライン単位又は１次元
符号データ単位の時分割処理機能の有効・無効設定等が
ある。なお、上記の１次元符号データ単位とは、参照ラ
インとして１次元符号化された一つのラインと、このラ
インの後の２次元符号化されたラインの合計ラインを一
つの時分割単位とするものである。

【００２２】また、ＥＯＬデータが検出された時のＣＰ
Ｕに対するアクセスを複数ライン（ラインブロック）お
きに行い、ラインブロック毎に各マルチプレクサ２，８
，１０が切替えられるようにしてもよい。

【００２３】

【発明の効果】以上のように、本発明によれば、時分割
による復号化処理をハード構成で行いつつ、符号データ
消失といった従来欠点を解消できるという効果を奏する
。

【図面の簡単な説明】

【図１】本発明の一実施例としての復号化装置の構成図
である。

【図２】同図の（ａ）は原稿Ａの符号データフォーマッ
ト、同図の（ｂ）は原稿Ｂの符号データフォーマット、
同図の（ｃ）はデータ復号部に転送される符号データ列
を示す説明図である。

【図３】デュアルアクセス処理を説明する説明図である
。

【符号の説明】

１　　　　データバス ３　　　　第１パラレル／シリアル変換部４　　　　第
２パラレル／シリアル変換部９　　　　ＥＯＬ検出回路 １１　　ビット生成部 １３　　データ復号部

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　複数原稿の符号データに対する復号化
   処理を時分割により擬似的に同時処理できる復号化装置
   であって、所定ビット幅のパラレルの符号データをシリ
   アルの符号データに変換するパラレル／シリアル変換部
   をそれぞれ備えた複数の符号データ転送経路と、これら
   符号データ転送経路とデータ復号部との間に設けられて
   前記転送される符号データのなかからＥＯＬデータを検
   出する手段と、ＥＯＬデータが検出されたときに前記複
   数の符号データ転送経路のうちデータ転送を実行してい
   た経路のパラレル／シリアル変換部に残っている符号デ
   ータのビット数に対応したフィルビットを生成してこれ
   をデータ復号部に供給すると共に、次の符号データ転送
   経路を選択して該経路に別原稿の符号データを供給する
   ように制御する制御部とを備えていることを特徴とする
   復号化装置。