JPH04250371A

JPH04250371A - テスト回路

Info

Publication number: JPH04250371A
Application number: JP3008715A
Authority: JP
Inventors: Hiroo Hayashi; 林　宏雄
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-01-28
Filing date: 1991-01-28
Publication date: 1992-09-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】〔発明の目的〕

【０００２】

【産業上の利用分野】本発明は論理回路のテストを行う
テスト回路に関する。

【０００３】

【従来の技術】一般に、この種のテスト回路ではスキャ
ン・パスが用いられる。スキャン・パスとは、例えば図
２１に示す９個のＤ−フリップフロップ１３を内蔵する
論理回路をテストする場合、各々のフリップフロップ１
３を図２２に示すようなフリップフロップ１４に置き換
え、これらのフリップフロップ１４を、図２３に示すよ
うに、直列に接続して１つのシフト・レジスタを構成し
たものをいう。

【０００４】上記フリップフロップ１４はＴＥ（ｔｅｓ
ｔ　ｅｎａｂｌｅ）が０の場合は通常のＤ−フリップフ
ロップ１３として動作し、ＣＬＫ（ｃｌｏｃｋ）信号の
立ち上がりで、Ｄ（ｄａｔａ）入力の信号をＱに出力す
る。これに対し、ＴＥが１の場合はＤ入力の代わりにＴ
Ｉ（ｔｅｓｔ　ｉｎ）入力の信号をＱに出力する。つま
り、フリップフロップ１４を直列に接続した場合におい
て、ＴＥ信号が０のときには、フリップフロップ１４は
それぞれ通常のＤ−フリップフロップ１３として動作す
るのに対し、ＴＥ信号が１のときは、９個のフリップフ
ロップ１４が１つのシフト・レジスタとして動作する。

【０００５】よって、９個のＣＬＫを与えることにより
、９個のＤ−フリップフロップ１４の内部状態をＴＯ（
ｔｅｓｔ　ｏｕｔ）端子から読み出せ、このとき同時に
ＴＩ端子から入力したデータを９個のＤ−フリップフロ
ップ１４にセットできる。

【０００６】従って、かかるスキャン・パスを用いるこ
とにより論理回路の内部状態を読み出したり、書き込ん
だりすることができ、スキャン・パスはＴＩ端子より入
力されたデータがＴＯ端子から読み出せるか、否かでテ
ストされる。

【０００７】ところが、上記スキャン・パスは１つのシ
フト・レジスタとして動作するため、９個のフリップフ
ロップ１４の内１個でも故障すると、スキャン・パスの
全てが使用不能となり、論理回路のテストができなくな
る。

【０００８】そこで、図２４に示すように、上記スキャ
ン・パスを複数のスキャン・パス、例えば３つのスキャ
ン・パスに分割し、故障が発生したスキャン・パス以外
を使用することで、信号線の断線やフリップフロップの
故障によってスキャン・パスの全てが使用不可能になる
ことを回避していた。

【０００９】一方、多層基板実装やセラミック上又はシ
リコン・ウエハ上に配線層を形成するモジュ−ル実装等
を用いた集積回路では、フリップフロップや信号線が基
板内やモジュ−ル内に埋設されるため、外部から直接信
号レベル等を測定できない。そこで、基板上又はモジュ
−ル実装上のフリップフロップをスキャン・パスで接続
し、特に複数の集積回路から成る回路では各集積回路に
内蔵されたスキャン・パスを直列に接続して、回路の内
部状態をテストしていた。

【００１０】

【発明が解決しようとする課題】然し乍ら、上述した従
来のテスト回路においては、分割されたスキャン・パス
の中で、断線した信号線や故障したフリップフロップ１
４を含むスキャン・パスの使用ができないという問題点
があった。

【００１１】また、スキャン・パスを内蔵した集積回路
の良否の判定時に、スキャン・パスに故障があると、ス
キャン・パスがその集積回路の動作には直接関係がない
場合でも集積回路全体が不良と判定されるという問題点
があった。

【００１２】さらに、外部信号の測定で十分な集積回路
のテストが、集積回路に内蔵されたスキャン・パスを直
列に接続して行われるため、スキャン・パスが不必要に
長くなり、その読み出し・書き込みに時間が掛かるとい
う問題点があった。

【００１３】本発明の目的は、上述した問題点に鑑み、
故障したフリップフロップを除く他のフリップフロップ
が全て使用できると共に、集積回路の判定不良が防止で
き、スキャン・パスの読み出し・書き込み時間が短縮で
きるテスト回路を提供するものである。

【００１４】〔発明の構成〕

【００１５】

【課題を解決するための手段】本発明は上述した目的を
達成するため、複数のフリップフロップを有する順序回
路をスキャン・パスによりテストするテスト回路におい
て、第１のテスト入力端子が接続する第１の信号線によ
り接続されるフリップフロップより構成された第１のス
キャン・パスと、第２のテスト入力端子が接続する第２
の信号線により接続されるフリップフロップより構成さ
れた第２のスキャン・パスとを選択信号により切り替え
て使用するものである。

【００１６】

【作用】本発明においては、第１のスキャン・パスと第
２のスキャン・パスとを選択信号により切り替えて使用
するので、故障したフリップフロップを含むスキャン・
パスを構成する上記故障したフリップフロップを除くそ
の他の全てのフリップフロップは他の異なるスキャン・
パスを構成する。よって、故障したフリップフロップ以
外のフリップフロップの全てがテスト可能となり、スキ
ャン・パスの長さの短縮化も可能となる。

【００１７】

【実施例】以下、本発明のテスト回路に係る実施例を図
１乃至図２０に基づいて説明する。

【００１８】図１は図２に示すフリップフロップにより
構成されたスキャン・パスの回路図である。同図におい
て、上記フリップフロップ１〜９は、２つのテスト入力
端子ＴＩ１，ＴＩ２の信号をＳＥＬ（ｓｅｌｅｃｔ）信
号で選択するものであり、互いに格子状に接続されてい
る。即ち、ＴＥが１で、且つＳＥＬが０の場合はＴＩ１
の信号をＱに出力し、ＴＥが１で、且つＳＥＬが１の場
合はＴＩ２の信号をＱに出力する。その他の動作につい
ては従来のフリップフロップ１４（図２２参照）に同様
なので、ここでの説明を割愛する。

【００１９】また、１１はマルチプレクサであり、この
マルチプレクサ１１はＳＥＬ信号が０の時にフリップフ
ロップ７の出力をテスト出力ＴＯ１に出力し、ＳＥＬ信
号が１の時にフリップフロップ３の出力をテスト出力Ｔ
Ｏ１に出力する。同様にマルチプレクサ１２はＳＥＬ信
号が０の時にフリップフロップ８の出力をテスト出力Ｔ
Ｏ１に出力し、ＳＥＬ信号が１の時にはフリップフロッ
プ４の出力をテスト出力ＴＯ１に出力する。

【００２０】よって、図３に示すように、ＴＥが１で、
且つＳＥＬ信号が０のときは、ＴＩ１，フリップフロッ
プ１，フリップフロップ４，フリップフロップ７，ＴＯ
１の順に接続されたスキャン・パス１０００、ＴＩ２，
フリップフロップ２，フリップフロップ５，フリップフ
ロップ８，ＴＯ２の順に接続されたスキャン・パス１０
０１及びＴＩ３，フリップフロップ３，フリップフロッ
プ６，フリップフロップ９，ＴＯ３の順に接続されたス
キャン・パス１００２が形成される。

【００２１】さらに、図４に示すように、ＴＥが１で、
且つＳＥＬ信号が１のときは、ＴＩ１，フリップフロッ
プ１，フリップフロップ２，フリップフロップ３，ＴＯ
１の順に接続されたスキャン・パス２０００、ＴＩ２，
フリップフロップ４，フリップフロップ５，フリップフ
ロップ６，ＴＯ２の順に接続されたスキャン・パス２０
０１及びＴＩ３，フリップフロップ７，フリップフロッ
プ８，フリップフロップ９，ＴＯ３のの順に接続された
スキャン・パス２００２が形成される。

【００２２】従って、フリップフロップ１とフリップフ
ロップ２とを結ぶ信号線が断線した場合、ＳＥＬ信号を
１とすると、スキャン・パス２０００が使用できなくな
るが、ＳＥＬ信号を０とすれば、スキャン・パス１００
０，１００１，１００２が使用できるので、全てのフリ
ップフロップ１〜９の読み書きが可能となる。

【００２３】次に、フリップフロップ４が故障した場合
の診断方法について述べる。

【００２４】図５において、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，
Ｇ，Ｈ，Ｉは既にセットされた読み出すべき値であり、
ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉは書き込むべき値
である。そして、これら読み出し及び書き込みは０若し
くは１の値をとる。

【００２５】ＴＥが１で、且つＳＥＬ信号を１としてス
キャン・パス２０００，２００１，２００２にデータを
流すときの状態の変化を図６の（ａ），（ｂ），（ｃ）
，（ｄ）に示す。これによれば、故障したフリップフロ
ップ４の他にフリップフロップ５及び６にもデータがセ
ットされない。

【００２６】ＴＥが１で、且つＳＥＬ信号を０としてス
キャン・パス１０００，１００１，１００２にデータを
流すときの状態の変化を図７の（ａ），（ｂ），（ｃ）
，（ｄ）に示す。同図によれば、フリップフロップ７に
はデータがセットできないが、フリップフロップ５及び
６にはデータがセットされる。このとき、フリップフロ
ップ１にセットされていたデータＡの値が読み出せない
が、ＳＥＬ信号を１にすると読み出せるので、故障した
フリップフロップ４のデータ以外は全て読み出せること
になる。

【００２７】よって、ＳＥＬ信号によってスキャン・パ
スを切り替え、故障したフリップフロップ以外のフリッ
プフロップが全て使用可能となるので、ＳＥＬ信号を１
とし、例えばフリップフロップ７を含む回路のテストを
行い、ＳＥＬ信号を０としてフリップフロップ４，５を
含む回路のテストを行うことにより、故障が発生したフ
リップフロップ以外の全ての回路がテストされる。

【００２８】ところで、本実施例では、ＳＥＬ信号が１
としてセットされた、例えばフリップフロップ７の値ｇ
はＳＥＬ信号を０としてデータをセットすると失われて
しまうため、フリップフロップ５，６及びフリップフロ
ップ７に同時に値を書き込むことができない。このため
、スキャン・パスを夫々個別に制御して、故障したフリ
ップフロップ以外の全てのフリップフロップに同時に値
を書き込む。例えば、スキャン・パス２００１にのみク
ロック信号を供給しないことにより、フリップフロップ
１，７の値を失うことなく、スキャン・パス２００１，
２００２の全てのフリップフロップに値をセットする。

【００２９】次に、他の実施例として、スキャン・パス
をフリップフロップ２７個で構成した例を述べる。

【００３０】ＳＥＬ信号が１のときは図８に示すような
スキャン・パスを構成し、ＳＥＬ信号が０のときは図９
に示すようなスキャン・パスを構成する。このように、
ＳＥＬ信号によりスキャン・パスを切り替えて使用する
ことで、スキャン・パスの本数を増加させることなく、
多数のフリップフロップに対応することができる。

【００３１】さらに、フリップフロップ２０が故障し、
フリップフロップ１〜２７にセットされているデータＤ
１〜Ｄ２７を読み出し、データｄ１〜ｄ２７をセットす
る場合を例に述べる。

【００３２】図１０乃至図１４はＳＥＬ信号が１の場合
の動作を示す。図１０は初期状態、図１１は１ビット・
シフトした状態、図１２は２ビット・シフトした状態、
図１３は８ビット・シフトした状態、図１４は９ビット
・シフトした状態（終了状態）である。ここで、フリッ
プフロップ２０の故障により、フリップフロップ２１〜
２７へのデータのセット及びフリップフロップ２０のデ
ータの読み出しができない。

【００３３】図１５乃至図１９はＳＥＬ信号が０の場合
の動作を示す。図１５は初期状態、図１６は１ビット・
シフトした状態、図１７は２ビット・シフトした状態、
図１８は８ビット・シフトした状態、図１９は９ビット
・シフトした状態（終了状態）である。ここで、フリッ
プフロップ２０の故障により、フリップフロップ２３及
び２６へのデータのセット及びフリップフロップ２，５
，８，１１，１４，１７のデータの読み出しができない
。

【００３４】そこで、ＳＥＬ信号によるスキャン・パス
の切り替えを以て、故障したフリップフロップ２０及び
フリップフロップ２３，２６以外のデータのセット及び
全てのフリップフロップ１〜２７のデータの読み出しが
できる。

【００３５】また、図２０に示すように、ＴＥ信号が１
で、且つＳＥＬ信号を０とする場合にフリップフロップ
１０１〜１０５から成るスキャン・パスが構成され、Ｔ
Ｅ信号が１で、且つＳＥＬ信号を１とする場合にはフリ
ップフロップ１０２，１０５から成るスキャン・パスが
構成される。

【００３６】このように、ＳＥＬ信号によって、フリッ
プフロップ１０１〜１０５を選択的に使用することによ
り、テストされる回路に応じて不必要なフリップフロッ
プを含まない短いスキャン・パスが得られる。

【００３７】

【発明の効果】以上説明したように本発明によれば、故
障したフリップフロップを含むスキャン・パスを構成す
る故障したフリップフロップを除くその他の全てのフリ
ップフロップは他の異なるスキャン・パスを構成するの
で、故障したフリップフロップ以外のフリップフロップ
の全てがテスト可能となる。従って、故障したフリップ
フロップを除くフリップフロップの全てが使用でき、特
に限られた個数しか得られない試作品のテストにおいて
顕著な効果を有する。そして、集積回路の判定不良が防
止できる。

【００３８】また、フリップフロップを選択的に用いて
スキャン・パスを構成したので、スキャン・パスの長さ
が短縮化する。従って、スキャン・パスの読み出し・書
き込み時間が短縮できる等の効果により上述した課題を
解決し得る。

【図面の簡単な説明】

【図１】本発明のスキャン・パスの回路図である。

【図２】本発明のフリップフロップの回路図である。

【図３】ＴＥを１、ＳＥＬ信号を０とした場合のスキャ
ン・パスの構成図である。

【図４】ＴＥが１、ＳＥＬ信号を１とした場合のスキャ
ン・パスの構成図である。

【図５】フリップフロップにセット若しくは読み出すデ
ータ名を示す図である。

【図６】スキャン・パスのデータの変化を示す図である
。

【図７】スキャン・パスのデータの変化を示す図である
。

【図８】他の実施例におけるＴＥを１、ＳＥＬ信号を１
とした場合のスキャン・パスの構成図である。

【図９】他の実施例におけるＴＥを１、ＳＥＬ信号を０
とした場合のスキャン・パスの構成図である。

【図１０】スキャン・パスのデータの変化を示す図であ
る。

【図１１】スキャン・パスのデータの変化を示す図であ
る。

【図１２】スキャン・パスのデータの変化を示す図であ
る。

【図１３】スキャン・パスのデータの変化を示す図であ
る。

【図１４】スキャン・パスのデータの変化を示す図であ
る。

【図１５】スキャン・パスのデータの変化を示す図であ
る。

【図１６】スキャン・パスのデータの変化を示す図であ
る。

【図１７】スキャン・パスのデータの変化を示す図であ
る。

【図１８】スキャン・パスのデータの変化を示す図であ
る。

【図１９】スキャン・パスのデータの変化を示す図であ
る。

【図２０】本発明のスキャン・パスの回路図である。

【図２１】論理回路の回路図である。

【図２２】従来のフリップフロップの回路図である。

【図２３】従来のスキャン・パスの回路図である。

【図２４】従来のスキャン・パスの回路図である。

【符号の説明】

１〜９　　フリップフロップ１１，１２　　マルチプレクサ１０００〜１００２，２０００〜２００２　　スキャン
・パス

Claims

【特許請求の範囲】

【請求項１】　　複数のフリップフロップを有する順序
回路をスキャン・パスによりテストするテスト回路にお
いて、第１のテスト入力端子が接続する第１の信号線に
より接続されるフリップフロップより構成された第１の
スキャン・パスと、第２のテスト入力端子が接続する第
２の信号線により接続されるフリップフロップより構成
された第２のスキャン・パスとを有し、上記第１のスキ
ャン・パスと上記第２のスキャン・パスとを選択信号に
より切り替えて使用することを特徴とするテスト回路。