JPH042483Y2 - - Google Patents

Info

Publication number
JPH042483Y2
JPH042483Y2 JP1983073669U JP7366983U JPH042483Y2 JP H042483 Y2 JPH042483 Y2 JP H042483Y2 JP 1983073669 U JP1983073669 U JP 1983073669U JP 7366983 U JP7366983 U JP 7366983U JP H042483 Y2 JPH042483 Y2 JP H042483Y2
Authority
JP
Japan
Prior art keywords
island
pattern
microstrip line
adjustment
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983073669U
Other languages
Japanese (ja)
Other versions
JPS59180516U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7366983U priority Critical patent/JPS59180516U/en
Publication of JPS59180516U publication Critical patent/JPS59180516U/en
Application granted granted Critical
Publication of JPH042483Y2 publication Critical patent/JPH042483Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Microwave Amplifiers (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Waveguides (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案はマイクロ波FET増幅器などに用いる
高周波回路基板の改良に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to an improvement of a high frequency circuit board used in a microwave FET amplifier or the like.

〔考案の技術的背景〕[Technical background of the invention]

従来のこの種回路基板によれば、第1図に示さ
れるように、基板本体1上に設けられたマイクロ
ストリツプ線路2、FET3よりなる導電路の他
に複数の調整用島状パターン4…を設け、前記マ
イクロストリツプ線路2との間においてこの島状
パターン4…の適数個の金属箔5を介して導電的
に接続したものがある。又第2図〜第4図に示さ
れるように、基板本体11上に設けられたマイク
ロストリツプ線路12a、島状導電パターン12
b、FET13よりなる導電路と、前記島状導電
パターン12bの一部に、前記基板本体11の裏
面に設けた接地パターン部14とを導電的に接続
する金属筒体15を設けるかあるいは第4図に示
されるように、基板本体11上にマイクロストリ
ツプ線路12aと、この基板本体11裏面に設け
た接地パターン部14とを導電的に接続する金属
リベツト16を設けるようにしたものがある。
According to the conventional circuit board of this type, as shown in FIG. . . are provided and conductively connected to the microstrip line 2 through an appropriate number of metal foils 5 of the island-like patterns 4 . Further, as shown in FIGS. 2 to 4, microstrip lines 12a and island-shaped conductive patterns 12 provided on the substrate body 11
b. A metal cylindrical body 15 is provided to conductively connect the conductive path made of the FET 13 and the ground pattern section 14 provided on the back surface of the substrate main body 11 to a part of the island-shaped conductive pattern 12b, or a fourth As shown in the figure, there is a device in which a metal rivet 16 is provided on the board body 11 to conductively connect the microstrip line 12a and the ground pattern section 14 provided on the back surface of the board body 11. .

〔背景技術の問題点〕[Problems with background technology]

しかしながら、前者の金属箔5を用いた構成の
ものによれば、マイクロストリツプ線路2及び島
状パターン4…が、半田により形成されており、
金属箔5がこれらの上面より加熱された鏝により
瞬間的に融解し、前記金属箔5裏面に接着させる
ようにしたものであつて、金属箔5の取付作業中
において、この金属箔5の半田付状態が金属箔5
の上方より確認し難いとともに半田付不良を起し
易かつた。また金属箔5は微細軽量であることか
らこれを定位置へ押え半田付けする作業がはなは
だ面倒であつた。更に、後者の金属筒体15ある
いは金属リベツト16を用いた構成のものにあつ
ては、基板本体11にスルーホールを予め形成
し、且つ金属筒体15あるいは金属リベツト16
の母材を所定の工具を使用してカシメていたた
め、これらの作業に相当の手間を要すなどの欠点
があつた。
However, according to the former structure using the metal foil 5, the microstrip line 2 and the island pattern 4 are formed by solder.
The metal foil 5 is instantaneously melted by a trowel heated from the upper surface of the metal foil 5 and adhered to the back surface of the metal foil 5. Attachment condition is metal foil 5
It was difficult to check from above, and it was easy to cause soldering defects. Furthermore, since the metal foil 5 is small and lightweight, it is extremely troublesome to hold it in place and solder it. Furthermore, in the case of the latter structure using the metal cylinder 15 or the metal rivet 16, a through hole is formed in the substrate body 11 in advance, and the metal cylinder 15 or the metal rivet 16 is formed in advance.
Because the base material was caulked using a specified tool, there were drawbacks such as the fact that these operations required considerable effort.

〔考案の目的〕[Purpose of invention]

本考案は以上の点に鑑みて考案されたもので、
マイクロストリツプ線路と調整用島状パターン間
などの導電部相互間を、かすがい状の導電部材に
より導電的に接続するようにしたことにより、上
記従来の欠点を除去したものである。
This invention was devised in view of the above points,
The above-mentioned drawbacks of the prior art are eliminated by electrically connecting conductive parts such as the microstrip line and the adjustment island pattern with a conductive member in the form of a blind.

〔考案の実施例〕[Example of idea]

以下第5図〜第8図に示される本考案の一実施
例について説明すると、21は高周波回路基板
で、マイクロストリツプ線路の形成された基板本
体22と、この基板本体22を固定するためのキ
ヤリアプレート23のほぼ中央部には外囲器入り
FET24をふた部(図示せず)を下にして配置
する孔部23aが設けられている。基板本体22
の上面には孔部縁に設けられた調整用島状パター
ン(以下島状パターンという)50,50と裏面
の接地パターン部22aとはスルーホールあるい
は図のように金属箔25,25により接続されて
いる。そこで外囲器入りFET24の第1のソー
スリード24aと第2のソースリード24bはそ
れぞれ前記金属箔25,25に接続し、ゲートリ
ード26とドレインリード27はそれぞれ入力側
マイクロストリツプ線路28を出力側マイクロス
トリツプ線路29に接続される。なお、前記入力
側マイクロストリツプ線路28と出力側マイクロ
ストリツプ線路29にはその終端にパターン部3
0,31介して、後述する上面接地パターン部3
4に接続した高インピーダンス線路32,33が
接続されている。また上面接地パターン部34と
下面接地パターン部35とは前記金属箔25,2
5により接続されている。42…及び43…は前
記マイクロストリツプ線路28及び29に近接し
て多数設けられた島状パターン群で、後述するか
すがい状の導電部材14を前記マイクロストリツ
プ線路28と後述する島状パターン42aとの間
に打ち込んで両者を導電的に接続しているもので
ある。また、前記入力側マイクロストリツプ線路
28及び出力側マイクロストリツプ線路29に
は、高インピーダンス線路32とパターン部30
の接続部からのリード37にゲートバイアス電圧
(VG)及び高インピーダンス線路33とパター
ン部31の接続部からのリード38にドレインバ
イアス電圧(VDD)印加してFET24を動作さ
せるようになつている。
An embodiment of the present invention shown in FIGS. 5 to 8 will be described below. Reference numeral 21 denotes a high frequency circuit board, which includes a board main body 22 on which microstrip lines are formed, and a board for fixing this board main body 22. The carrier plate 23 contains an envelope approximately in the center.
A hole 23a is provided in which the FET 24 is placed with the lid (not shown) facing down. Board body 22
On the top surface, adjustment island patterns (hereinafter referred to as island patterns) 50, 50 provided at the edges of the holes are connected to the grounding pattern section 22a on the back surface by through holes or metal foils 25, 25 as shown in the figure. ing. Therefore, the first source lead 24a and the second source lead 24b of the enveloped FET 24 are connected to the metal foils 25, 25, respectively, and the gate lead 26 and drain lead 27 are connected to the input side microstrip line 28, respectively. It is connected to the output side microstrip line 29. Note that the input side microstrip line 28 and the output side microstrip line 29 have pattern portions 3 at their ends.
0, 31, upper surface ground pattern portion 3 to be described later
4 are connected to high impedance lines 32 and 33. Further, the upper surface ground pattern portion 34 and the lower surface ground pattern portion 35 are the metal foils 25, 2.
5. 42... and 43... are a group of island-like patterns provided in large numbers in the vicinity of the microstrip lines 28 and 29, in which a glazed conductive member 14 (described later) is connected to the microstrip line 28 and an island (described later). It is implanted between the shaped pattern 42a and electrically connects the two. Furthermore, the input side microstrip line 28 and the output side microstrip line 29 include a high impedance line 32 and a pattern section 30.
The FET 24 is operated by applying a gate bias voltage (VG) to the lead 37 from the connection part of the high impedance line 33 and a drain bias voltage (VDD) to the lead 38 from the connection part of the high impedance line 33 and the pattern part 31.

すなわち、第7図に示されるように、FET2
4のソース39はそのまま接地され、ゲート40
にはコイル47を介してパターン部30と、これ
と並列にバツテリー45が接続される。更にこれ
らの回路と並列にコイル48に一端を接地したパ
ターン部28aが固定的に接続される。他方、ド
レイン41にはコイル49を介してパターン部3
1と、これと並列にバツテリー46が接続され
る。更にこれらの回路と並列にコイル50を介し
てパターン部29aが固定的に接続される。な
お、42a…及び43a…は、それぞれ一端が接
地され、前記FET24のゲート40側及びドレ
イン41側に接続し得るように配設される島状パ
ターンである。ここで前記島状パターン群42及
び43はその各島状パターン42a…及び43a
…のそれぞれが等価的に所定のコンデンサ容量を
有しているものであり、これらの島状パターン4
2a…,43a…の中から適数個を、前記入力側
マイクロストリツプ線路28あるいは出力側マイ
クロストリツプ線路29またはその両方に、前記
の導電部材44を介して接続し前記固定的に接続
されたパターン部材30あるいは31と共同して
所望のコンデンサ容量を選定するものである。こ
のようにして構成されるマイクロ波FET増幅器
を例えばマイクロ波受信側における、前置増幅器
に使用する場合には、利得と周波数との関係にお
ける所望の条件を満たす範囲に前記島状パターン
42a…及び43a…を選定するものである。
That is, as shown in Fig. 7, FET2
The source 39 of 4 is grounded as it is, and the gate 40
The pattern section 30 is connected to the pattern section 30 via a coil 47, and a battery 45 is connected in parallel thereto. Further, a pattern portion 28a having one end grounded is fixedly connected to the coil 48 in parallel with these circuits. On the other hand, the pattern portion 3 is connected to the drain 41 via the coil 49.
1 and a battery 46 is connected in parallel thereto. Further, the pattern portion 29a is fixedly connected in parallel with these circuits via the coil 50. Note that 42a... and 43a... are island-shaped patterns each having one end grounded and arranged so as to be connected to the gate 40 side and the drain 41 side of the FET 24. Here, the island pattern groups 42 and 43 are each island pattern 42a... and 43a.
Each of them has a predetermined capacitor capacity equivalently, and these island patterns 4
2a..., 43a... are connected to the input-side microstrip line 28, the output-side microstrip line 29, or both via the conductive member 44 and fixedly connected. A desired capacitor capacity is selected in cooperation with the connected pattern member 30 or 31. When the microwave FET amplifier configured in this manner is used as a preamplifier on the microwave receiving side, for example, the island patterns 42a... 43a... is selected.

次に、前記導電部材44について説明すると、
島状パターン群42の島状パターン42aあるい
は43aにおいては第8図に示されるように基基
板本体22上面の入力側マイクロストリツプ線路
28と島状パターン42aをかすがい状の導電部
材44により接続される。導電部材44は、その
脚部44a,44aを前記入力側マイクロストリ
ツプ線路28と島状パターン42a間に跨るよう
に掛け渡し、そして頭部44bを叩打するなどし
て打ち込み、接続するものである。
Next, the conductive member 44 will be explained.
In the island pattern 42a or 43a of the island pattern group 42, as shown in FIG. Connected. The conductive member 44 is connected by extending its legs 44a, 44a across the input side microstrip line 28 and the island-like pattern 42a, and then driving the head 44b into the conductive member 44 by hitting it or the like. be.

しかして、高周波回路として所望のコンデンサ
容量を得ることができ、所望の利得と周波数を有
する高周波出力信号を得ることができる。
Therefore, a desired capacitor capacity can be obtained as a high frequency circuit, and a high frequency output signal having a desired gain and frequency can be obtained.

〔考案の効果〕[Effect of idea]

本考案によれば、以上のようにマイクロストリ
ツプ線路とコンデンサ容量を有する調整用島状パ
ターンを導電的に接触するにあたつて、かすがい
状の導電部材を用い、これを単に打込むことによ
りなされるよにしたものであるから、その作業が
極めて容易であり且つその接触状態についても導
電部材の脚部によりマイクロストリツプ線路及び
島状パターンに対して強固に結合させることがで
きるので接触不良を起すこともなく極めて良好な
結果が得られる。
According to the present invention, in order to conductively contact the microstrip line and the adjustment island pattern having capacitor capacitance as described above, a conductive member in the form of a blind is used and this is simply implanted. Therefore, the work is extremely easy, and the contact state can be firmly connected to the microstrip line and the island pattern by the legs of the conductive member. Therefore, very good results can be obtained without causing poor contact.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第4図は従来例を示す図で、第1図は
高周波回路基板の要部を示す平面図、第2図は他
の例を示す高周波回路基板の要部を示す平面図、
第3図は第2図の−線に沿う拡大断面図で、
第4図は他の例を示す第3図に相当する図であ
る。第5図〜第8図は本考案を示す図で、第5図
はマイクロ波FET増幅器の回路基板の平面図、
第6図は第5図の−線に沿う断面図、第7図
は第5図におけるマイクロ波FET増幅器の電気
回路図、第8図は第5図の−線に沿う拡大断
面図で、第9図は第5図の−線に沿う拡大断
面図である。 21……高周波回路基板、22……基板本体、
23……キヤリアプレート、24……FET、2
8……入力側マイクロストリツプ線路、29……
出力側マイクロストリツプ線路、42,43……
調整用島状パターン群、42a,43a……調整
用島状パターン、44,51……導電部材。
1 to 4 are diagrams showing conventional examples; FIG. 1 is a plan view showing main parts of a high frequency circuit board; FIG. 2 is a plan view showing main parts of a high frequency circuit board showing another example;
Figure 3 is an enlarged sectional view taken along the - line in Figure 2.
FIG. 4 is a diagram corresponding to FIG. 3 showing another example. Figures 5 to 8 are diagrams showing the present invention, and Figure 5 is a plan view of the circuit board of the microwave FET amplifier;
6 is a sectional view taken along the - line in FIG. 5, FIG. 7 is an electric circuit diagram of the microwave FET amplifier in FIG. 5, and FIG. 8 is an enlarged sectional view taken along the - line in FIG. FIG. 9 is an enlarged sectional view taken along the - line in FIG. 5. 21... High frequency circuit board, 22... Board body,
23...Carrier plate, 24...FET, 2
8... Input side microstrip line, 29...
Output side microstrip line, 42, 43...
Adjustment island pattern group, 42a, 43a...adjustment island pattern, 44, 51...conductive member.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 表面にマイクロストリツプ線路及び調整用島状
パターンを備えた高周波回路基板において、前記
マイクロストリツプ線路と調整用島状パターンを
導電的に接続するよう前記調整用島状パターン側
より基板本体に対し、かすがい状の導電部材を打
込んでなることを特徴とする高周波回路基板。
In a high frequency circuit board having a microstrip line and an island pattern for adjustment on its surface, the board body is inserted from the side of the island pattern for adjustment so as to conductively connect the microstrip line and the island pattern for adjustment. On the other hand, a high-frequency circuit board is characterized by being formed by implanting a glazing-like conductive member.
JP7366983U 1983-05-19 1983-05-19 high frequency circuit board Granted JPS59180516U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7366983U JPS59180516U (en) 1983-05-19 1983-05-19 high frequency circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7366983U JPS59180516U (en) 1983-05-19 1983-05-19 high frequency circuit board

Publications (2)

Publication Number Publication Date
JPS59180516U JPS59180516U (en) 1984-12-03
JPH042483Y2 true JPH042483Y2 (en) 1992-01-28

Family

ID=30203784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7366983U Granted JPS59180516U (en) 1983-05-19 1983-05-19 high frequency circuit board

Country Status (1)

Country Link
JP (1) JPS59180516U (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3135935A (en) * 1962-10-02 1964-06-02 Bell Telephone Labor Inc Transmission line and method of making

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3135935A (en) * 1962-10-02 1964-06-02 Bell Telephone Labor Inc Transmission line and method of making

Also Published As

Publication number Publication date
JPS59180516U (en) 1984-12-03

Similar Documents

Publication Publication Date Title
JPH042483Y2 (en)
JPS6017896Y2 (en) Through-type electronic component array
JP2002246705A (en) Circuit board device
JPH0249733Y2 (en)
JPH0441616Y2 (en)
JPS62108577A (en) High-frequency grounding and self-biassing method of fet for high frequency
JPS6035248Y2 (en) Microwave integrated circuit board body
JP2501869Y2 (en) Negative power supply high frequency integrated circuit mounting structure
JPS6135001A (en) Almina circuit board for microwave
JPH0126154Y2 (en)
JPS5838613Y2 (en) Hybrid integrated high frequency transistor amplifier
JPS62191202U (en)
JPS6338576Y2 (en)
JPH0542633Y2 (en)
JPH0214202Y2 (en)
JPH02216867A (en) Microwave integrated circuit
JPS6110366Y2 (en)
JPS61131116U (en)
JPH0165198U (en)
JPH0317662U (en)
JPS6152818U (en)
JPS63299350A (en) Microwave integrated circuit module
JPH03113853U (en)
JPS60184306U (en) printed antenna
JPS5952701U (en) Single throw double pole semiconductor switch