JPH0441616Y2 - - Google Patents

Info

Publication number
JPH0441616Y2
JPH0441616Y2 JP3599985U JP3599985U JPH0441616Y2 JP H0441616 Y2 JPH0441616 Y2 JP H0441616Y2 JP 3599985 U JP3599985 U JP 3599985U JP 3599985 U JP3599985 U JP 3599985U JP H0441616 Y2 JPH0441616 Y2 JP H0441616Y2
Authority
JP
Japan
Prior art keywords
high frequency
low noise
ground
frequency low
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3599985U
Other languages
Japanese (ja)
Other versions
JPS61151347U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3599985U priority Critical patent/JPH0441616Y2/ja
Publication of JPS61151347U publication Critical patent/JPS61151347U/ja
Application granted granted Critical
Publication of JPH0441616Y2 publication Critical patent/JPH0441616Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Microwave Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、マイクロ波帯の信号の増幅素子とし
て利用される高周波低雑音トランジスタの取付構
造に関するものである。
[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a mounting structure for a high-frequency, low-noise transistor used as an amplification element for microwave band signals.

(従来の技術) マイクロ波帯の信号を増幅するために増幅素子
として、雑音指数(NF)が小さく利得の大きい
バイポーラー低雑音トランジスタやGaAs低雑音
FET等の高周波低雑音トランジスタが利用され
ている。第7図および第8図に、従来の高周波低
雑音トランジスタの取付構造の一例を示す。第7
図は、その取付構造の断面図であり、第8図は、
取付構造の平面図である。第7図および第8図に
おいて、高周波低雑音トランジスタ1は、ゲート
端子2とドレイン端子3および2個の接地端子で
あるソース端子4,4を有する。そして、この高
周波低雑音トランジスタ1が、下面に接地電極5
が設けられた誘電体基板6の上面に配置されてい
る。さらに、2個のソース端子4,4に対応させ
て、誘電体基板6を貫通させて設けられたスルー
ホール7,7を介して、2個のソース端子4,4
と接地電極5が半田付け8により電気的に接続さ
れている。
(Prior technology) Bipolar low-noise transistors and GaAs low-noise transistors with low noise figure (NF) and high gain are used as amplification elements to amplify microwave band signals.
High-frequency, low-noise transistors such as FETs are used. FIGS. 7 and 8 show an example of a conventional mounting structure for a high frequency low noise transistor. 7th
The figure is a sectional view of the mounting structure, and FIG.
FIG. 3 is a plan view of the mounting structure. In FIGS. 7 and 8, a high frequency low noise transistor 1 has a gate terminal 2, a drain terminal 3, and two source terminals 4, 4 which are ground terminals. This high frequency low noise transistor 1 has a ground electrode 5 on the bottom surface.
is arranged on the upper surface of the dielectric substrate 6 provided with. Further, the two source terminals 4, 4 are connected via through holes 7, 7 provided through the dielectric substrate 6 in correspondence with the two source terminals 4, 4.
and ground electrode 5 are electrically connected by soldering 8.

(考案が解決しようとする問題点) 上記の従来の高周波低雑音トランジスタの取付
構造の等価回路図を第9図に示す。第9図のごと
く、高周波低雑音トランジスタ1のゲート端子
2、ドレイン端子3、ソース端子4には、それぞ
れに端子の線状導体の有するインピーダンスによ
るインダクタンス値が存在している。そして、上
記の従来の高周波低雑音トランジスタの取付構造
にあつては、2個のソース端子4,4がスルーホ
ール7,7を介して近接して接地電極5に接続さ
れているので、ソース端子4,4のインダクタン
ス値は極めて小さい。また、2個のソース端子
4,4が接続されるスルーホール7,7の位置が
固定されているので、スルーホール7,7に大し
て高周波低雑音トランジスタ1の位置をずらして
配置しても、ソース端子4,4の端子長さが変更
されず、ソース端子4,4のインダクタンス値を
変更することもできない。
(Problems to be Solved by the Invention) An equivalent circuit diagram of the conventional mounting structure for the above-mentioned high-frequency, low-noise transistor is shown in FIG. As shown in FIG. 9, the gate terminal 2, drain terminal 3, and source terminal 4 of the high frequency low noise transistor 1 each have an inductance value depending on the impedance of the linear conductor of the terminal. In the conventional mounting structure of the high frequency low noise transistor described above, the two source terminals 4, 4 are connected to the ground electrode 5 in close proximity via the through holes 7, 7. The inductance value of 4,4 is extremely small. In addition, since the positions of the through holes 7, 7 to which the two source terminals 4, 4 are connected are fixed, even if the high frequency low noise transistor 1 is placed in the through holes 7, 7 with a much different position, The terminal lengths of the source terminals 4, 4 are not changed, and the inductance values of the source terminals 4, 4 cannot be changed.

ところで、信号源からの信号電力を効率良く増
幅素子に入力させて、大きな利得で増幅するため
には、信号線の出力インダクタンスと増幅素子の
入力インダクタンスとを整合させて、電圧定在波
比(VSWR)が最小となるように調整されなけ
ればならない。また、信号源からの信号を低雑音
で増幅するためには、増幅素子の雑音指数
(NF)が小さくなければならない。ここで、高
周波低雑音トランジスタ1が低雑音であるには、
ゲート寄生抵抗およびソース寄生抵抗等が小さく
なければならない。そこで、高周波低雑音トラン
ジスタ1自体は、電圧定在波比が最小となるよう
な適当な入力インピーダンスを備えていない。こ
のために、従来の高周波低雑音トランジスタの取
付構造では、電圧定在波比と雑音指数がともに最
小となるように調整することができず、電圧定在
波比と雑音指数の双方を適当に満足するような調
整がされざるを得ない現状にある。
By the way, in order to efficiently input the signal power from the signal source to the amplification element and amplify it with a large gain, the output inductance of the signal line and the input inductance of the amplification element must be matched, and the voltage standing wave ratio ( VSWR) must be adjusted to the minimum. Furthermore, in order to amplify the signal from the signal source with low noise, the noise figure (NF) of the amplification element must be small. Here, in order for the high frequency low noise transistor 1 to have low noise,
Gate parasitic resistance, source parasitic resistance, etc. must be small. Therefore, the high frequency low noise transistor 1 itself does not have an appropriate input impedance that minimizes the voltage standing wave ratio. For this reason, with the conventional mounting structure of high-frequency low-noise transistors, it is not possible to adjust both the voltage standing wave ratio and the noise figure to the minimum, and it is not possible to adjust both the voltage standing wave ratio and the noise figure appropriately. The current situation has no choice but to make adjustments to satisfy the situation.

ここで、従来の高周波低雑音トランジスタの取
付構造にあつては、ソース端子4,4のインダク
タンス値が小さく、また、そのインダクタンス値
を調整できないので、高周波低雑音トランジスタ
1の入力インピーダンスを調整して電圧定在波比
を調整することができないという問題点があつ
た。さらに、ソース端子4,4のインダクタンス
値が小さいので、高周波低雑音トランジスタ1に
十分な負帰還を作用させて信号対雑音比を改善す
ることもできないという問題点があつた。
Here, in the conventional mounting structure of the high frequency low noise transistor, the inductance value of the source terminals 4, 4 is small and the inductance value cannot be adjusted, so the input impedance of the high frequency low noise transistor 1 is adjusted. There was a problem that the voltage standing wave ratio could not be adjusted. Furthermore, since the inductance value of the source terminals 4, 4 is small, there is a problem in that it is not possible to apply sufficient negative feedback to the high frequency low noise transistor 1 to improve the signal-to-noise ratio.

本考案の目的は、上記した従来の高周波低雑音
トランジスタの取付構造の問題点を解消すべくな
されたもので、2個の接地電極の一方を遊端状と
して、接地電極のインダクタンス値を大きくする
とともに容量を形成させて、負帰還量を大きくす
るとともに、負帰還量および入力インピーダンス
の調整ができるようにした高周波低雑音トランジ
スタの取付構造を提供することにある。
The purpose of this invention was to solve the above-mentioned problems in the mounting structure of conventional high-frequency, low-noise transistors.One of the two ground electrodes is made into a free end shape to increase the inductance value of the ground electrode. It is an object of the present invention to provide a mounting structure for a high-frequency, low-noise transistor in which a capacitance is formed at the same time to increase the amount of negative feedback, and the amount of negative feedback and input impedance can be adjusted.

(問題を解決するための手段) かかる目的を達成するために、本考案の高周波
低雑音トランジスタの取付構造は、下面に接地電
極が設けられた誘電体基板の上面に、2個の接地
端子を有する高周波低雑音トランジスタを配設
し、この高周波低雑音トランジスタの一方の接地
端子を前記誘電体基板に設けられたスルーホール
により前記接地電極と電気的に接続し、他方の接
地端子を遊端状として、この他方の接地端子と前
記接地電極との間に前記誘電体基板を介在させた
容量が形成されるように構成されている。
(Means for Solving the Problem) In order to achieve the above object, the high frequency low noise transistor mounting structure of the present invention has two ground terminals on the top surface of a dielectric substrate with a ground electrode provided on the bottom surface. one ground terminal of the high frequency low noise transistor is electrically connected to the ground electrode through a through hole provided in the dielectric substrate, and the other ground terminal is connected to the ground terminal in the form of a free end. A capacitance is formed between the other ground terminal and the ground electrode with the dielectric substrate interposed therebetween.

(作用) 2個の接地端子の一方のみが接地電極と電気的
に接続されるので、接地端子のインダクタンス値
を大きくすることができ、また、接続されずに遊
端状の他方の接地端子と接地電極との間に容量が
形成される。したがつて、接地端子のインダクタ
ンス値の増大により負帰還量を大として信号対雑
音比改善することができる。また、容量の調整に
より負帰還量の調整と入力インピーダンスの調整
ができる。
(Function) Since only one of the two ground terminals is electrically connected to the ground electrode, the inductance value of the ground terminal can be increased, and the inductance value of the ground terminal can be increased. A capacitance is formed between the ground electrode and the ground electrode. Therefore, by increasing the inductance value of the ground terminal, the amount of negative feedback can be increased and the signal-to-noise ratio can be improved. Furthermore, by adjusting the capacitance, the amount of negative feedback and input impedance can be adjusted.

(実施例の説明) 以下、本考案の高周波低雑音トランジスタの取
付構造の実施例を、第1図ないし第3図を参照し
て説明する。第1図は、本考案の高周波低雑音ト
ランジスタの取付構造の一実施例の断面図であ
り、第2図は、第1図の平面図であり、第3図
は、第1図の等価回路である。第1図ないし第3
図において、第7図ないし第9図と同一な部材お
よび回路に、同一の符号を付して、重複する説明
を省略する。
(Description of Embodiments) Hereinafter, embodiments of the mounting structure for high-frequency, low-noise transistors of the present invention will be described with reference to FIGS. 1 to 3. FIG. 1 is a sectional view of an embodiment of the mounting structure for a high frequency low noise transistor of the present invention, FIG. 2 is a plan view of FIG. 1, and FIG. 3 is an equivalent circuit of FIG. 1. It is. Figures 1 to 3
In the drawings, the same members and circuits as in FIGS. 7 to 9 are denoted by the same reference numerals, and redundant explanations will be omitted.

第1図および第2図において、第7図および第
8図と相違するところは、高周波低雑音トランジ
スタ1の2個のソース端子4,4の一方の端子に
対応するスルーホール7が設けられておらず、一
方のソース端子4が接地電極5に接続されること
なく遊端状に配置されている。そこで、第3図の
等価回路図のごとく、遊端状のこの一方のソース
端子4と接地電極5の間に誘電体基板6が介在し
た容量が形成されている。また、スルーホール7
で接続されるソース端子4が1個であるので、従
来の取付構造に比較してソース端子4のインピー
ダンスが倍になりインダクタンス値が倍となる。
The difference between FIGS. 1 and 2 from FIGS. 7 and 8 is that a through hole 7 corresponding to one of the two source terminals 4 and 4 of the high frequency low noise transistor 1 is provided. One of the source terminals 4 is not connected to the ground electrode 5 and is disposed at a free end. Therefore, as shown in the equivalent circuit diagram of FIG. 3, a capacitor is formed between the free-end source terminal 4 and the ground electrode 5 with a dielectric substrate 6 interposed therebetween. Also, through hole 7
Since only one source terminal 4 is connected, the impedance of the source terminal 4 is doubled and the inductance value is doubled compared to the conventional mounting structure.

したがつて、ソース端子4のインダクタンス値
の増加により、高周波低雑音トランジスタ1に作
用する負帰還量が増大し、信号対雑音比を改善す
ることができる。また、遊端状の一方のソース端
子4を曲げたり誘電体基板6との距離を近づけた
り遠ざけたりして、ソース端子4と接地電極5の
間の容量を調整することができ、この容量の調整
で負帰還量を適宜に調整することができる。さら
に、一方のソース端子4のみがスルーホール7に
より接続されるので、このスルーホール7に対し
て高周波低雑音トランジスタ1の位置をずらせて
配置することにより、ソース端子4の端子長さを
変更させてインダクタンス値を調整することもで
きる。そして、スルーホール7に対する高周波低
雑音トランジスタ1の位置の調整およびソース端
子4との間の容量の調整等で、高周波低雑音トラ
ンジスタ1の入力インピーダンスを調整して、信
号源の出力インピーダンスと整合させて電圧定在
波比を調整することもできる。
Therefore, by increasing the inductance value of the source terminal 4, the amount of negative feedback acting on the high frequency low noise transistor 1 increases, and the signal-to-noise ratio can be improved. In addition, the capacitance between the source terminal 4 and the ground electrode 5 can be adjusted by bending one of the free end source terminals 4 or moving the distance from the dielectric substrate 6 closer or further away. The amount of negative feedback can be adjusted appropriately through adjustment. Furthermore, since only one source terminal 4 is connected by the through hole 7, the terminal length of the source terminal 4 can be changed by shifting the position of the high frequency low noise transistor 1 with respect to the through hole 7. The inductance value can also be adjusted by Then, by adjusting the position of the high frequency low noise transistor 1 with respect to the through hole 7 and adjusting the capacitance between it and the source terminal 4, the input impedance of the high frequency low noise transistor 1 is adjusted to match the output impedance of the signal source. It is also possible to adjust the voltage standing wave ratio.

第4図ないし第6図は、本考案の高周波低雑音
トランジスタの取付構造の他の実施例を示す。第
4図は、本考案の高周波低雑音トランジスタの取
付構造の他の実施例の断面図であり、第5図は、
第4図の平面図であり、第6図は、第4図の等価
回路である。第4図ないし第6図において、第1
図ないし第3図と同一な部材および回路に、同一
の符号を付して、重複する説明を省略する。
4 to 6 show other embodiments of the mounting structure for the high frequency low noise transistor of the present invention. FIG. 4 is a sectional view of another embodiment of the mounting structure for the high frequency low noise transistor of the present invention, and FIG.
6 is a plan view of FIG. 4, and FIG. 6 is an equivalent circuit of FIG. 4. In Figures 4 to 6, the first
The same members and circuits as those in the figures to FIG. 3 are given the same reference numerals, and redundant explanations will be omitted.

第4図および第5図において、第1図および第
2図と相違するところは、接続電極5に接続され
ずに遊端状に配置されている一方のソース端子4
の先端に、塑成変形容易な銅箔等からなる調整片
9が連設されていることにある。そこで、第6図
の等価回路図のごとく、この調整片9と接地電極
5との間に誘電体基板6が介在した容量が形成さ
れ、ソース端子4と接地電極5の間の容量に並列
接続される。
4 and 5, the difference from FIGS. 1 and 2 is that one source terminal 4 is not connected to the connection electrode 5 and is disposed at a free end.
An adjusting piece 9 made of copper foil or the like that can be easily plastically deformed is connected to the tip of the adjusting piece 9. Therefore, as shown in the equivalent circuit diagram in FIG. 6, a capacitor is formed between the adjustment piece 9 and the ground electrode 5 with a dielectric substrate 6 interposed, and connected in parallel to the capacitor between the source terminal 4 and the ground electrode 5. be done.

したがつて、この調整片9を曲げたり誘電体基
板6からの距離を調整したりすることで、遊端状
に配置された一方のソース端子4の合成容量を大
きく調整でき、高周波低雑音トランジスタ1への
負帰還量を大きく調整することができるととも
に、入力インピーダンスを大きく調整することが
できる。
Therefore, by bending this adjustment piece 9 or adjusting the distance from the dielectric substrate 6, the combined capacitance of one of the source terminals 4 arranged in a free end shape can be greatly adjusted, and a high frequency low noise transistor can be realized. It is possible to largely adjust the amount of negative feedback to 1, and it is also possible to largely adjust the input impedance.

(考案の効果) 以上説明したように、本考案に係わる高周波低
雑音トランジスタの取付構造は、2個の接地端子
の一方のみが接地電極と電気的に接続されるの
で、接地端子のインダクタンス値を大きくするこ
とができ、また、接続されずに遊端状の他方の接
地端子と接地電極との間に容量が形成される。し
たがつて、接地端子のインダクタンス値の増大に
より負帰還量を大として信号対雑音比を改善する
ことができる。また、容量の調整により負帰還量
の調整と入力インピーダンスの調整ができるとい
う優れた効果を奏する。
(Effect of the invention) As explained above, in the mounting structure of the high frequency low noise transistor according to the invention, only one of the two ground terminals is electrically connected to the ground electrode, so the inductance value of the ground terminal is In addition, a capacitance is formed between the other unconnected and free-end ground terminal and the ground electrode. Therefore, by increasing the inductance value of the ground terminal, the amount of negative feedback can be increased and the signal-to-noise ratio can be improved. Further, by adjusting the capacitance, the amount of negative feedback and the input impedance can be adjusted, which is an excellent effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本考案の高周波低雑音トランジスタ
の取付構造の一実施例の断面図であり、第2図
は、第1図の平面図であり、第3図は、第1図の
等価回路図であり、第4図は、本考案の高周波低
雑音トランジスタの取付構造の他の実施例の断面
図であり、第5図は、第4図の平面図であり、第
6図は、第4図の等価回路図であり、第7図は、
従来の高周波低雑音トランジスタの取付構造の一
例の断面図であり、第8図は、第7図の平面図で
あり、第9図は、第7図の等価回路図である。 1……高周波低雑音トランジスタ、4……ソー
ス端子、5……接地電極、6……誘電体基板、7
……スルーホール。
FIG. 1 is a sectional view of an embodiment of the mounting structure for a high frequency low noise transistor of the present invention, FIG. 2 is a plan view of FIG. 1, and FIG. 3 is an equivalent circuit of FIG. 1. 4 is a sectional view of another embodiment of the mounting structure for a high frequency low noise transistor of the present invention, FIG. 5 is a plan view of FIG. 4, and FIG. Fig. 4 is an equivalent circuit diagram of Fig. 4, and Fig. 7 is an equivalent circuit diagram of Fig. 4.
FIG. 8 is a cross-sectional view of an example of a conventional mounting structure for a high frequency low noise transistor, FIG. 8 is a plan view of FIG. 7, and FIG. 9 is an equivalent circuit diagram of FIG. 7. 1... High frequency low noise transistor, 4... Source terminal, 5... Ground electrode, 6... Dielectric substrate, 7
...Through hole.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 下面に接地電極が設けられた誘電体基板の上面
に、2個の接地端子を有する高周波低雑音トラン
ジスタを配設し、この高周波低雑音トランジスタ
の一方の接地端子を前記誘電体基板に設けられた
スルーホールにより前記接地電極と電気的に接続
し、他方の接地端子を遊端状として、この他方の
接地端子と前記接地電極との間に前記誘電体基板
を介在させた容量が形成されるように構成したこ
とを特徴とする高周波低雑音トランジスタの取付
構造。
A high frequency low noise transistor having two ground terminals is disposed on the upper surface of a dielectric substrate having a ground electrode provided on the lower surface, and one ground terminal of the high frequency low noise transistor is provided on the dielectric substrate. The other ground terminal is electrically connected to the ground electrode through a through hole, and the other ground terminal is in a free end shape, so that a capacitance is formed between the other ground terminal and the ground electrode with the dielectric substrate interposed therebetween. A mounting structure for a high-frequency, low-noise transistor characterized by being configured as follows.
JP3599985U 1985-03-12 1985-03-12 Expired JPH0441616Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3599985U JPH0441616Y2 (en) 1985-03-12 1985-03-12

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3599985U JPH0441616Y2 (en) 1985-03-12 1985-03-12

Publications (2)

Publication Number Publication Date
JPS61151347U JPS61151347U (en) 1986-09-18
JPH0441616Y2 true JPH0441616Y2 (en) 1992-09-30

Family

ID=30540793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3599985U Expired JPH0441616Y2 (en) 1985-03-12 1985-03-12

Country Status (1)

Country Link
JP (1) JPH0441616Y2 (en)

Also Published As

Publication number Publication date
JPS61151347U (en) 1986-09-18

Similar Documents

Publication Publication Date Title
US5352998A (en) Microwave integrated circuit having a passive circuit substrate mounted on a semiconductor circuit substrate
US7372334B2 (en) Output match transistor
US6177841B1 (en) High frequency power amplifier
KR20010080542A (en) High frequency power transistor divice
JP2643662B2 (en) High power field effect transistor amplifier
EP0015709B1 (en) Constructional arrangement for semiconductor devices
US4647867A (en) High-frequency, high-gain, push-pull amplifier circuit
JPH0441616Y2 (en)
JPS6114183Y2 (en)
JPH08116028A (en) Microstrip line, spiral inductor, microwave amplifying circuit and microwave amplifying device
JP2880023B2 (en) High frequency transistor circuit
JPS6338576Y2 (en)
JP2001257546A (en) High frequency power amplifier
JPH066600Y2 (en) High frequency circuit device
JPH04287507A (en) Field effect transistor amplifier
JP2006025405A (en) Connection circuit device
JPH07226489A (en) Microwave semiconductor device
JP2881716B2 (en) Oscillator
JPH0366211A (en) Matching circuit for high frequency transistor
JP3216990B2 (en) Si transistor with built-in partial matching circuit
JP2003142587A (en) High frequency semiconductor device
JPH0249733Y2 (en)
JPH02119174A (en) Integrated high frequency amplifier
JPH0637559A (en) Microwave amplifier
JPH06318805A (en) High frequency semiconductor device