JPH04243143A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04243143A JPH04243143A JP3003616A JP361691A JPH04243143A JP H04243143 A JPH04243143 A JP H04243143A JP 3003616 A JP3003616 A JP 3003616A JP 361691 A JP361691 A JP 361691A JP H04243143 A JPH04243143 A JP H04243143A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- bonding
- tab tape
- chip
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 239000004065 semiconductor Substances 0.000 title abstract description 12
- 229920005989 resin Polymers 0.000 claims abstract description 12
- 239000011347 resin Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 abstract description 11
- 239000004033 plastic Substances 0.000 abstract description 11
- 238000005520 cutting process Methods 0.000 abstract description 6
- 238000000465 moulding Methods 0.000 abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910003271 Ni-Fe Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は樹脂モールド工程におけ
る製造歩留りを向上した半導体装置の製造方法に関する
。
る製造歩留りを向上した半導体装置の製造方法に関する
。
【０００２】半導体素子を初めとし回路素子の外装とし
て高信頼性が必要な用途に対しては当初、ハーメチック
シール・パッケージが用いられていたが、回路素子に対
するパッシベーション技術の進歩と封止用樹脂の改良に
よって信頼性が向上し、殆どの分野に亙ってプラスチッ
クパッケージが使用されるようになった。
て高信頼性が必要な用途に対しては当初、ハーメチック
シール・パッケージが用いられていたが、回路素子に対
するパッシベーション技術の進歩と封止用樹脂の改良に
よって信頼性が向上し、殆どの分野に亙ってプラスチッ
クパッケージが使用されるようになった。
【０００３】この理由は材料が安価なことゝ共に電気的
特性が優れ、また成形が容易で量産に適しているからで
ある。
特性が優れ、また成形が容易で量産に適しているからで
ある。
【０００４】
【従来の技術】半導体ＩＣは集積度が向上してＬＳＩ
やＶＬＳＩが実用化さているが、素子数の増加と共に端
子数が増大している。
やＶＬＳＩが実用化さているが、素子数の増加と共に端
子数が増大している。
【０００５】そこで、ＩＣチップの基板面に設けられて
いる多数のパッド（Ｐａｄ） に径２０〜３０μｍ の
半田ボールや金（Ａｕ）のバンプ（Ｂｕｍｐ）を設け、
このような端子構造をとるＩＣチップをそのまゝ回路基
板に搭載したり、或いは樹脂封止してプラスチック・パ
ッケージ構造とし、これを回路基板に搭載する方法が採
られている。
いる多数のパッド（Ｐａｄ） に径２０〜３０μｍ の
半田ボールや金（Ａｕ）のバンプ（Ｂｕｍｐ）を設け、
このような端子構造をとるＩＣチップをそのまゝ回路基
板に搭載したり、或いは樹脂封止してプラスチック・パ
ッケージ構造とし、これを回路基板に搭載する方法が採
られている。
【０００６】すなわち、前者はＩＣチップ基板面の半田
ボール或いはバンプを回路基板上にパターン形成してあ
る多数のパッドに直接に位置合わせし、熔着することに
より回路接続を行うもので、ＩＣチップを装着した装置
全体を安定した環境条件に保持することによりＩＣチッ
プの信頼性を補償させている。
ボール或いはバンプを回路基板上にパターン形成してあ
る多数のパッドに直接に位置合わせし、熔着することに
より回路接続を行うもので、ＩＣチップを装着した装置
全体を安定した環境条件に保持することによりＩＣチッ
プの信頼性を補償させている。
【０００７】一方、後者はＩＣチップを樹脂モールドし
てプラスチック・パッケージとし、そのもの自体で充分
に信頼性を補償し得る状態で使用するものである。本発
明は後者のパッケージに関するもので、図２はＴＡＢ（
Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ） 方
式によるプラスチック・パッケージの従来の製造工程を
説明する断面図である。
てプラスチック・パッケージとし、そのもの自体で充分
に信頼性を補償し得る状態で使用するものである。本発
明は後者のパッケージに関するもので、図２はＴＡＢ（
Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ） 方
式によるプラスチック・パッケージの従来の製造工程を
説明する断面図である。
【０００８】すなわち、同図（Ａ）に示すように半田ボ
ールやＡｕのバンプなどの端子１を備えたＩＣチップ２
は、この上にＴＡＢ テープ３を当接し、熱圧着により
熔着させる。こゝで、ＴＡＢ テープ３はポリイミドや
ガラスエポキシなどのテープ４に銅（Ｃｕ） 箔を張り
、写真蝕刻技術（ フォトリソグラフィ） を用いて選
択エッチングすることにより、多数のリード５を備えた
ＴＡＢ テープ３を形成したもので、このＴＡＢ テー
プ３のＩＣチップ搭載位置およびその近傍にはテープ４
の空白領域６があり、リード５の一部が露出している。
ールやＡｕのバンプなどの端子１を備えたＩＣチップ２
は、この上にＴＡＢ テープ３を当接し、熱圧着により
熔着させる。こゝで、ＴＡＢ テープ３はポリイミドや
ガラスエポキシなどのテープ４に銅（Ｃｕ） 箔を張り
、写真蝕刻技術（ フォトリソグラフィ） を用いて選
択エッチングすることにより、多数のリード５を備えた
ＴＡＢ テープ３を形成したもので、このＴＡＢ テー
プ３のＩＣチップ搭載位置およびその近傍にはテープ４
の空白領域６があり、リード５の一部が露出している。
【０００９】同図（Ｂ）は露出部のリード５の先端にＩ
Ｃチップ２をボンディングした状態を示し、このボンデ
ィングは内部リードボンディング（Ｉｎｎｅｒ Ｌｅａ
ｄ Ｂｏｎｄｉｎｇ） と言われている。
Ｃチップ２をボンディングした状態を示し、このボンデ
ィングは内部リードボンディング（Ｉｎｎｅｒ Ｌｅａ
ｄ Ｂｏｎｄｉｎｇ） と言われている。
【００１０】次に、ＴＡＢ テープ３ムをテープ４の空
白領域６で切断することにより多数のリード５を放射状
に備えたＩＣチップ２が分離される。（以上同図Ｃ）次
に、ＩＣチップ２の付いたＴＡＢ テープ３をニッケル
・鉄（Ｎｉ−Ｆｅ） 合金或いはＣｕ合金よりなるリー
ドフレーム７に熱圧着しているが、このボンディングは
外部リードボンディング（Ｏｕｔｅｒ Ｌｅａｄ Ｂｏ
ｎｄｉｎｇ） と言われている。（以上同図Ｄ）次に、
このＩＣチップ２の付いたリードフレーム７に樹脂をト
ランスファモールド法により注型して樹脂モールド８が
完成している。（以上同図Ｅ）
白領域６で切断することにより多数のリード５を放射状
に備えたＩＣチップ２が分離される。（以上同図Ｃ）次
に、ＩＣチップ２の付いたＴＡＢ テープ３をニッケル
・鉄（Ｎｉ−Ｆｅ） 合金或いはＣｕ合金よりなるリー
ドフレーム７に熱圧着しているが、このボンディングは
外部リードボンディング（Ｏｕｔｅｒ Ｌｅａｄ Ｂｏ
ｎｄｉｎｇ） と言われている。（以上同図Ｄ）次に、
このＩＣチップ２の付いたリードフレーム７に樹脂をト
ランスファモールド法により注型して樹脂モールド８が
完成している。（以上同図Ｅ）
【００１１】
【発明が解決しようとする課題】然し、ＴＡＢ テープ
を構成するプラスチックスフィルムやＣｕ箔は極めて薄
いためにＩＣチップの端子にＴＡＢ テープのリードを
熱圧着した後（ 内部リードボンディングした後）ＴＡ
Ｂテープのテープ空白領域で切断する工程でリードの変
形が生じ易く、そのためＴＡＢ テープのリードをリー
ドフレームに熱圧着する外部リードボンディングの段階
で位置合わせ精度が悪く、接合部の強度不足などが生じ
易く、収率を低下させている。
を構成するプラスチックスフィルムやＣｕ箔は極めて薄
いためにＩＣチップの端子にＴＡＢ テープのリードを
熱圧着した後（ 内部リードボンディングした後）ＴＡ
Ｂテープのテープ空白領域で切断する工程でリードの変
形が生じ易く、そのためＴＡＢ テープのリードをリー
ドフレームに熱圧着する外部リードボンディングの段階
で位置合わせ精度が悪く、接合部の強度不足などが生じ
易く、収率を低下させている。
【００１２】そこで、この改良が課題である。
【００１３】
【課題を解決するための手段】上記の課題は半導体ＩＣ
をＴＡＢ テープにボンディングした後、このＴＡＢ
テープをテープの空白領域において切断し、空白領域に
存在する複数のリードをリードフレームに位置合わせし
てボンディングした後、このＩＣ装着リードフレームを
樹脂モールドしてなるプラスチック・パッケージにおい
て、ＴＡＢ テープを予めテープの空白領域において切
断し、リードフレームにボンディングした後、このＴＡ
Ｂ テープに半導体ＩＣをボンディングし、樹脂モール
ドすることを特徴として半導体装置の製造方法を構成す
ることにより解決することができる。
をＴＡＢ テープにボンディングした後、このＴＡＢ
テープをテープの空白領域において切断し、空白領域に
存在する複数のリードをリードフレームに位置合わせし
てボンディングした後、このＩＣ装着リードフレームを
樹脂モールドしてなるプラスチック・パッケージにおい
て、ＴＡＢ テープを予めテープの空白領域において切
断し、リードフレームにボンディングした後、このＴＡ
Ｂ テープに半導体ＩＣをボンディングし、樹脂モール
ドすることを特徴として半導体装置の製造方法を構成す
ることにより解決することができる。
【００１４】
【作用】ＩＣを装着したリードフレームを樹脂モールド
してなるプラスチック・パッケージの製造工程にいて、
外部リードボンディング工程の収率が充分でない理由は
ＩＣチップを搭載したＴＡＢ テープの変形によること
から、本発明は内部リードボンディングを行わないで、
すなわちＩＣチップを搭載しないで外部リードボンディ
ングを行うものである。
してなるプラスチック・パッケージの製造工程にいて、
外部リードボンディング工程の収率が充分でない理由は
ＩＣチップを搭載したＴＡＢ テープの変形によること
から、本発明は内部リードボンディングを行わないで、
すなわちＩＣチップを搭載しないで外部リードボンディ
ングを行うものである。
【００１５】このようにすると、ＴＡＢ テープはこの
テープの空白領域で切断してもＩＣチップなどの負荷が
ないために変形を最小限度に抑制することができる。こ
ゝで、リードフレームは２００ μｍ 程度と充分な強
度をもつことから、外部リードボンディングを行っても
ＴＡＢ テープの変形は少なく、そのためＩＣチップと
の内部リードボンディングは位置精度よく行うことがで
き、製造収率を向上することができる。
テープの空白領域で切断してもＩＣチップなどの負荷が
ないために変形を最小限度に抑制することができる。こ
ゝで、リードフレームは２００ μｍ 程度と充分な強
度をもつことから、外部リードボンディングを行っても
ＴＡＢ テープの変形は少なく、そのためＩＣチップと
の内部リードボンディングは位置精度よく行うことがで
き、製造収率を向上することができる。
【００１６】
【実施例】図１は本発明を適用したプラスチック・パッ
ケージの製造工程を示す断面図である。
ケージの製造工程を示す断面図である。
【００１７】こゝで、ＴＡＢ テープ３としては厚さが
１００ μｍのポリイミドからなるテープ４に厚さが３
０μｍ のＣｕ箔を貼着したものをフォトエッチングし
てリード５を形成してあるものを使用した。
１００ μｍのポリイミドからなるテープ４に厚さが３
０μｍ のＣｕ箔を貼着したものをフォトエッチングし
てリード５を形成してあるものを使用した。
【００１８】このＴＡＢ テープ３には部分的にテープ
４がない空白領域６があり、リード５が露出している。 （以上同図Ａ）次に、外部リードボンディングを行うた
めにＴＡＢ テープ３を外側の空白領域６の位置で切断
した。（ 以上同図Ｂ）次に、４２％Ｎｉ−Ｆｅ合金よ
りなり、厚さが２００ μｍ の金属板を型抜きして作
ったリードフレーム７に先に切断したＴＡＢ テープ３
を位置合わせし、熱圧着して外部リードボンディングを
行った。（以上同図Ｃ）次に、ＩＣチップ２にある多数
の端子１とリードフレーム７に外部ボンディングしたＴ
ＡＢ テープ３のリード５とを位置合わせして熱圧着し
て内部リードボンディングを行った。（以上同図Ｄ）次
に、このＩＣチップ２をボンディングしたリードフレー
ム７をトランスファモールド成形機にセットし、エポキ
シ樹脂９を注型することによりプラスチック・パッケー
ジが完成した。（以上同図Ｅ）
４がない空白領域６があり、リード５が露出している。 （以上同図Ａ）次に、外部リードボンディングを行うた
めにＴＡＢ テープ３を外側の空白領域６の位置で切断
した。（ 以上同図Ｂ）次に、４２％Ｎｉ−Ｆｅ合金よ
りなり、厚さが２００ μｍ の金属板を型抜きして作
ったリードフレーム７に先に切断したＴＡＢ テープ３
を位置合わせし、熱圧着して外部リードボンディングを
行った。（以上同図Ｃ）次に、ＩＣチップ２にある多数
の端子１とリードフレーム７に外部ボンディングしたＴ
ＡＢ テープ３のリード５とを位置合わせして熱圧着し
て内部リードボンディングを行った。（以上同図Ｄ）次
に、このＩＣチップ２をボンディングしたリードフレー
ム７をトランスファモールド成形機にセットし、エポキ
シ樹脂９を注型することによりプラスチック・パッケー
ジが完成した。（以上同図Ｅ）
【００１９】
【発明の効果】以上説明したように樹脂モールドタイプ
の半導体装置の製造に当たり、外部リードボンディング
を行った後に内部リードボンディングを行うことにより
、ＴＡＢ テープの変形による不良を無くすることがで
き、これにより製造収率を向上することができる。
の半導体装置の製造に当たり、外部リードボンディング
を行った後に内部リードボンディングを行うことにより
、ＴＡＢ テープの変形による不良を無くすることがで
き、これにより製造収率を向上することができる。
【図１】本発明に係るプラスチック・パッケージの製造
工程を示す断面図である。
工程を示す断面図である。
【図２】従来のプラスチック・パッケージの製造工程を
示す断面図である。
示す断面図である。
１ 端子
２ ＩＣチップ
３ ＴＡＢ テープ
４ テープ
５ リード
６ 空白領域
７ リードフレーム
８ 樹脂モールド
Claims (1)
- 【請求項１】 ＩＣチップ搭載前のＴＡＢ テープ（
３）を予めリードフレーム（７）にボンディングした後
、該ＴＡＢ テープ（３）にＩＣチップ（３）をボンデ
ィングし、樹脂モールドすることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003616A JPH04243143A (ja) | 1991-01-17 | 1991-01-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003616A JPH04243143A (ja) | 1991-01-17 | 1991-01-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04243143A true JPH04243143A (ja) | 1992-08-31 |
Family
ID=11562428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3003616A Withdrawn JPH04243143A (ja) | 1991-01-17 | 1991-01-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04243143A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITUA20162740A1 (it) * | 2016-04-20 | 2017-10-20 | St Microelectronics Srl | Dispositivo a semiconduttore e procedimento corrispondente |
-
1991
- 1991-01-17 JP JP3003616A patent/JPH04243143A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITUA20162740A1 (it) * | 2016-04-20 | 2017-10-20 | St Microelectronics Srl | Dispositivo a semiconduttore e procedimento corrispondente |
| US10049966B2 (en) | 2016-04-20 | 2018-08-14 | Stmicroelectronics S.R.L. | Semiconductor device and corresponding method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US5869905A (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| KR930004246B1 (ko) | 수지밀봉형 반도체장치 | |
| US20070210422A1 (en) | Semiconductor package system with substrate having different bondable heights at lead finger tips | |
| JP2008160148A (ja) | 電子パッケージの形成方法 | |
| US6333211B1 (en) | Process for manufacturing a premold type semiconductor package using support pins in the mold and external connector bumps | |
| JPH01183837A (ja) | 半導体装置 | |
| JPH11354572A (ja) | 半導体チップパッケ―ジ及びその製造方法 | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| US7579680B2 (en) | Packaging system for semiconductor devices | |
| JPH04243143A (ja) | 半導体装置の製造方法 | |
| JP2003100988A (ja) | 半導体装置およびその製造方法 | |
| JPH04259230A (ja) | 半導体装置の製造方法 | |
| JPS6158248A (ja) | 薄型半導体装置 | |
| TW201738976A (zh) | 晶片封裝體及晶片封裝製程 | |
| KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
| JPH04184949A (ja) | 半導体装置とその製造方法 | |
| KR100356808B1 (ko) | 칩 스케일 반도체 패키지 | |
| JPH06349870A (ja) | 半導体装置及びその製造方法 | |
| KR940004278Y1 (ko) | Cot 패키지 | |
| KR20010068514A (ko) | 칩 스케일 패키지를 적층한 적층 패키지 | |
| KR20010111659A (ko) | 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |