JPH04241645A - Execution history storing system - Google Patents

Execution history storing system

Info

Publication number
JPH04241645A
JPH04241645A JP3003047A JP304791A JPH04241645A JP H04241645 A JPH04241645 A JP H04241645A JP 3003047 A JP3003047 A JP 3003047A JP 304791 A JP304791 A JP 304791A JP H04241645 A JPH04241645 A JP H04241645A
Authority
JP
Japan
Prior art keywords
microinstruction
execution
memory
tracer
microprogram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3003047A
Other languages
Japanese (ja)
Inventor
Hirotaka Nakano
中野 裕隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3003047A priority Critical patent/JPH04241645A/en
Publication of JPH04241645A publication Critical patent/JPH04241645A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain important information required for clearing up the cause of a problem when the problem occurs even when the execution of a microinstruction is suppressed for a long time. CONSTITUTION:A control storage 1 for storing microprograms, microinstruction register 2 for storing a microinstruction read out from the storage 1, tracer memory 4 for storing a specific logical signal, and a means which inhibits the writing to the memory 4 when the, execution of the microinstruction is inhibited are provided.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はマイクロプログラムを用
いたデータ処理装置の実行履歴方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an execution history system for a data processing apparatus using microprograms.

【0002】0002

【従来の技術】マイクロプログラムを用いたデータ処理
装置において、装置の異常や例外の原因を明らかにする
手がかりとして、マイクロプログラムの実行アドレスや
特定の論理信号を履歴を記録する実行歴記憶装置を設け
ることがある。
2. Description of the Related Art In a data processing device using a microprogram, an execution history storage device is provided to record a history of the execution addresses and specific logic signals of the microprogram as a clue to clarify the cause of abnormalities or exceptions in the device. Sometimes.

【0003】このようなデータ処理装置では制御記憶か
ら読み出したマイクロ命令はマイクロ命令レジスタに格
納され、その一部はデコーダによりデコードされて、マ
イクロ命令を実行する制御信号となる。同時に特定の論
理信号がトレーサメモリに記憶される。
In such a data processing device, a microinstruction read from a control memory is stored in a microinstruction register, and a portion of the microinstruction is decoded by a decoder to become a control signal for executing the microinstruction. At the same time, specific logic signals are stored in the tracer memory.

【0004】これらの動作はマイクロプログラムのシー
ケンスを形成するように逐次的に反復されるが、異常や
例外を検出した場合にはトレーサメモリの更新も停止し
、このトレーサメモリに記憶されたマイクロプログラム
の実行履歴を解析することにより、装置の異常や例外の
原因を探ることが容易になる。
These operations are sequentially repeated to form a microprogram sequence, but if an abnormality or exception is detected, updating of the tracer memory is also stopped, and the microprogram stored in this tracer memory is By analyzing the execution history of , it becomes easy to find the cause of device abnormalities and exceptions.

【0005】しかしながら、トレーサメモリの容量には
限りがあるため、異常や例外の原因究明に必要なすべて
のデータを記憶することがでいきない。そのため、従来
はトレーサメモリの格納領域全部にデータが記憶された
場合には最初に限り、順次古いデータに上書きする方法
がとられている。
However, since the tracer memory has a limited capacity, it cannot store all the data necessary for investigating the cause of an abnormality or exception. Therefore, conventionally, when data is stored in the entire storage area of the tracer memory, a method has been adopted in which older data is sequentially overwritten only at the beginning.

【0006】[0006]

【発明が解決しようとする課題】上述した従来の実行履
歴記憶方式では、マイクロプログラム実行中に様々な要
因によりマイクロ命令の実行が抑止された場合にも、マ
イクロプログラムの実行アドレスや特定の論理信号がク
ロック毎にトレーサメモリに記録されるため、マイクロ
命令の実行抑止が長時間にわたると、装置の異常や例外
の原因を探ることが困難になるという問題点がある。
[Problems to be Solved by the Invention] In the conventional execution history storage method described above, even if the execution of a microinstruction is inhibited due to various factors during the execution of a microprogram, the execution address of the microprogram or a specific logic signal cannot be stored. is recorded in the tracer memory every clock, so if microinstruction execution is inhibited for a long time, it becomes difficult to find the cause of device abnormalities or exceptions.

【0007】[0007]

【課題を解決するための手段】本発明の実行履歴記憶方
式は、マイクロプログラムを格納する制御記憶と、制御
記憶から読み出したマイクロ命令を格納するマイクロ命
令レジスタと、特定の論理信号を記憶するトレーサメモ
リと、マイクロ命令の実行が抑止された場合に、前記ト
レーサメモリへの書き込みを抑止する手段とを有する。
[Means for Solving the Problems] The execution history storage system of the present invention includes a control memory for storing microprograms, a microinstruction register for storing microinstructions read from the control memory, and a tracer for storing specific logic signals. The tracer memory includes a memory and means for inhibiting writing to the tracer memory when execution of a microinstruction is inhibited.

【0008】[0008]

【実施例】図1は本発明の一実施例のブロック図を示す
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a block diagram of an embodiment of the present invention.

【0009】図1を参照すると、本実施例は、制御記憶
1、マイクロ命令レジスタ2、デコーダ3、トレーサメ
モリ4、ポインタ5、マイクロ命令実行抑止信号500
からなる。
Referring to FIG. 1, this embodiment includes a control memory 1, a microinstruction register 2, a decoder 3, a tracer memory 4, a pointer 5, and a microinstruction execution inhibit signal 500.
Consisting of

【0010】制御記憶1中に記憶されたマイクロプログ
ラムを構成する命令は読み出されるとマイクロ命令レジ
スタ2に格納される。マイクロ命令レジスタ2に格納さ
れたマイクロ命令の一部はデコーダ3によりデコードさ
れ、マイクロ命令を実行するための制御信号100にな
る。その一方でマイクロ命令レジスタ2に格納されたマ
イクロ命令の一部は次実行アドレス信号200となり制
御記憶1の上のアドレスを特定し、次のアドレス命令を
マイクロ命令レジスタ2に格納する。
The instructions constituting the microprogram stored in the control memory 1 are stored in the microinstruction register 2 when read out. A part of the microinstruction stored in the microinstruction register 2 is decoded by the decoder 3 and becomes a control signal 100 for executing the microinstruction. On the other hand, part of the microinstructions stored in the microinstruction register 2 becomes the next execution address signal 200, which specifies the address on the control memory 1, and stores the next address instruction in the microinstruction register 2.

【0011】この一連の動作によりマイクロ命令の実行
シーケンスが形成される。次実行アドレス信号200及
び特定の論理信号400のトレーサメモリ4への記憶は
ポインタ5で示される番地に対して行われ、記憶と同時
にポインタ5の値が1増加する。特にポインタ5がトレ
ーサメモリ4の最後の番地を指している場合には記憶と
同時にポインタ5にトレーサメモリ4の最初の番地がセ
ットされ、これによりメモリの循環利用を実現している
[0011] This series of operations forms a microinstruction execution sequence. The next execution address signal 200 and the specific logic signal 400 are stored in the tracer memory 4 at the address indicated by the pointer 5, and the value of the pointer 5 is increased by 1 at the same time as the storage. In particular, when the pointer 5 points to the last address of the tracer memory 4, the first address of the tracer memory 4 is set to the pointer 5 at the same time as storage, thereby realizing circular use of the memory.

【0012】マイクロプログマラム実行中に様々な要因
によりマイクロ命令の実行が抑止されると、マイクロ命
令実行抑止信号500が“ON”となる。信号500が
“ON”になると、再びマイクロ命令実行抑止信号50
0が“OFF”となるまでマイクロ命令レジスタ2をは
じめマイクロ命令と実行に必要な情報が全てHOLD状
態になる。このときポインタ5もHOLD状態となる。 したがって次実行アドレス信号200及び特定の論理信
号400のトレーサメモリ4への記憶は同一番地に対し
て行われることになる。
[0012] When the execution of a microinstruction is inhibited due to various factors during the execution of the microprogram program, the microinstruction execution inhibition signal 500 becomes "ON". When the signal 500 becomes “ON”, the microinstruction execution inhibit signal 50 is turned on again.
Until 0 becomes "OFF", the microinstruction register 2 and other microinstructions and information necessary for execution are all in the HOLD state. At this time, pointer 5 is also in the HOLD state. Therefore, the next execution address signal 200 and the specific logic signal 400 are stored in the tracer memory 4 at the same location.

【0013】トレーサメモリ4の中に記憶された一連の
次実行アドレス信号200と特定の論理信号400の履
歴を読み出すことにより、停止に至るまでのマイクロプ
ログラムの実行履歴を知ることがができるが、マイクロ
命令抑止信号500が“ON”の間ポインタ5をHOL
D状態にすることにより、マイクロの命令の実行が抑止
された場合、トレーサメモリ4へ書き込みを抑止するこ
とができる。
By reading out the history of a series of next execution address signals 200 and specific logic signals 400 stored in the tracer memory 4, it is possible to know the execution history of the microprogram up to its stop. HOL pointer 5 while microinstruction inhibit signal 500 is “ON”
By setting it in the D state, writing to the tracer memory 4 can be inhibited when execution of a micro instruction is inhibited.

【0014】[0014]

【発明の効果】本発明により、マイクロプログラム実行
中に様々な要因によりマイクロ命令の実行が抑止された
場合には、トレーサメモリへの書き込みを抑止すること
により、マイクロ命令の実行抑止が長時間にわたる場合
でも、問題発生時の原因究明への重要な情報を得ること
ができる。
[Effects of the Invention] According to the present invention, when microinstruction execution is inhibited due to various factors during microprogram execution, microinstruction execution can be inhibited for a long time by inhibiting writing to the tracer memory. Even when a problem occurs, important information can be obtained for investigating the cause of the problem.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1    制御記憶 2    マイクロ命令レジスタ 3    デコーダ 4    トレーサメモリ 1 Control memory 2 Microinstruction register 3 Decoder 4 Tracer memory

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  マイクロプログラムを格納する制御記
憶と、制御記憶から読み出したマイクロ命令を格納する
マイクロ命令レジスタと、特定の論理記号を記憶するト
レーサメモリと、マイクロ命令の実行が抑制された場合
に前記トレーサメモリへの書き込みを抑止する手段とを
有することを特徴とする実行履歴記録方式。
1. A control memory that stores a microprogram, a microinstruction register that stores microinstructions read from the control memory, a tracer memory that stores specific logic symbols, and a control memory that stores microinstructions when execution of the microinstructions is suppressed. An execution history recording method comprising: means for inhibiting writing to the tracer memory.
JP3003047A 1991-01-16 1991-01-16 Execution history storing system Pending JPH04241645A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3003047A JPH04241645A (en) 1991-01-16 1991-01-16 Execution history storing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3003047A JPH04241645A (en) 1991-01-16 1991-01-16 Execution history storing system

Publications (1)

Publication Number Publication Date
JPH04241645A true JPH04241645A (en) 1992-08-28

Family

ID=11546402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3003047A Pending JPH04241645A (en) 1991-01-16 1991-01-16 Execution history storing system

Country Status (1)

Country Link
JP (1) JPH04241645A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08292903A (en) * 1995-04-21 1996-11-05 Nec Corp Information processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08292903A (en) * 1995-04-21 1996-11-05 Nec Corp Information processor

Similar Documents

Publication Publication Date Title
US4124892A (en) Data processing systems
JPH04241645A (en) Execution history storing system
JPH04243436A (en) Execution history storage device
JPS6320637A (en) Execution history storage device
JPH02204843A (en) Execution history storage device
JPS5816212B2 (en) Error retry control method
JPS5615043A (en) Electron beam exposure system
JP2819753B2 (en) Pipeline microprocessor
US5321822A (en) Information processing system with addressing exception
JPS626341A (en) Information processor
JPH05197596A (en) Tracer
GB1024360A (en) Data mass memory system
JPH0512003A (en) Program control system
JPS6047616B2 (en) information processing equipment
JPS628236A (en) Storage device for activity log
JPH04169942A (en) Tracer system deleting program loop
JPH04256039A (en) Information processor capable of counting instruction
JPH05120080A (en) Firmware execution history storage system
JPH04260940A (en) Microaddress tracing device
JPS6292038A (en) Control system for record of history memory
JPS61217833A (en) Arithmetic processor
JPH03240839A (en) Firmware executing address tracer
JPS63298452A (en) Tracer circuit
JPH0251745A (en) History data control system
JPH02242445A (en) Debugging mechanism for information processor