JPH04240969A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像処理装置に関し、例
えばデジタルプリンタ及びデジタルフアクシミリ等の画
像出力装置に好適な画像処理装置に関するものである。

【０００２】

【従来の技術】デジタルプリンタ及びデジタルフアクシ
ミリ等の画像記憶装置は、経済性、安定性の観点から２
値出力（すなわち　　”黒”又は　　”白”の出力）装
置が最も一般的である。このような２値出力装置で、階
調（灰色レベル）のある画像を出力するためには、以下
に述べるような疑似中間調処理が必要である。

【０００３】従来もちいられてきた最も代表的な手法は
デイザ法であり、このデイザ法では、ｍ×ｎ（ｍ、ｎは
自然数）のデイザマトリクスを用意し、入力された多値
データを対応するマトリクス要素中の閾値と比較して２
値測定を行い、ｍ×ｎの２値化ブロツクを形成し、これ
によつて疑似的に中間調画像を再現するものである。し
かしながら、デイザ法においては、表現できる階調数は
（ｍ×ｎ＋１）に限られ、解像度に関しても良好ではな
い。

【０００４】これに対して１９７５年にＦｌｏｉｄ　と
Ｓｔｅｒｉｎｂｅｒｇにより”Ａｎ　Ａｄａｐｔｉｖｅ
　Ａｌｇｏｒｉｔｈｍｆｏｒ　Ｓｐｅｃｉａｌ　Ｇｒａ
ｙｓｃａｌｅ”　ＳＬＤ　ＤＩＧＥＳＴという論文の中
で提案された誤差拡散法は、解像度、階調共にデイザ法
より優れた手法であり、最近特に注目されている手法で
ある。誤差拡散法においては、固定閾値で２値化を行い
、注目画素濃度に後方画素からの拡散誤差を加えた補正
濃度と２値化の結果である２値化濃度（例えば濃度を８
ビツトで表した時　　”白”＝０、　　”黒”＝２５５
）との差を新な誤差として前方に拡散させるものである
。

【０００５】

【発明が解決しようとしている課題】しかしながら、上
述した誤差拡散法等の疑似中間調処理法によつて得られ
た再生画像において、人間の目が最も敏感に感じる低濃
度域（ハイライト部分）の粒状性が目障りであり画質の
向上を妨げる要因となつていた。出力装置の解像度が上
がれば粒状感は減少するが、解像度の向上に伴ない一頁
分のページメモリを有するページプリンタ等ではページ
メモリが増大してコストアツプとなる。

【０００６】例えば、主走査方向の解像度が２倍になれ
ば２倍のページメモリが、主走査及び副走査方向に２倍
になれば４倍ものページメモリが必要となる。

【０００７】

【課題を解決するための手段】本発明は上述の課題を解
決することを目的として成されたもので、上述の課題を
解決する一手段として、本発明に係る一実施例は以下の
構成を備える。即ち、２値化済画像データを記憶する記
憶手段と、前記記憶手段内の画像データのうち孤立点で
ある黒ドツトを監視領域を用いて検出する検出手段と、
前記検出手段によつて検出された孤立点の黒ドツトを複
数の黒ドツトに分割して主走査および副走査方向の解像
度を向上させる解像度向上手段とを備える。

【０００８】

【作用】以上の構成において、高画質な２値画像を得る
ことを可能にしたものである。

【０００９】

【実施例】以下、図面を参照しながら本発明に係る一実
施例を詳細に説明する。図１は本実施例における２値化
装置のブロツク構成図である。以下順に構成要素を説明
する。図１において、１００はコントローラ部のページ
メモリであり、１ページ分の画像情報を記憶する。１６
０はデータ線で８ビツト（２５６階調）の濃度を表すデ
ジタルデータ、２００は入力部２００にページメモリ１
００から送られるデータを一時蓄える入力部であり、以
後読み出しクロツクに同期して順次データが読出され、
以降の処理部に転送され処理される。このように、ペー
ジメモリ１００から例え処理部とは非同期にデータが転
送されてきても、以後は処理部のクロツクに同期してデ
ータを出力し処理可能になつている。

【００１０】２６０は以降の処理部のクロツクに同期し
たデータ線で、デジタルデータ１６０と同様に８ビツト
の濃度情報を表わす。３００は２値化回路であり、デー
タ線２６０、３７０からの情報を基に２値化処理を行な
い、その結果である１（黒）又は、０（白）をデータ線
３６０に出力する。４００は２値データ監視部であり、
２値化回路３００から出力された信号（信号線３６０）
と注目画素周辺の２値化済画素の監視領域（ウインドウ
領域）を参照して、その中に黒（“１”）になつている
ドツトが存在するか否かを判定し、その判定結果を信号
線３７０上に出力して、２値化回路３００にフイードバ
ツクする。また一方では、注目画素周辺の２値化済画素
の監視領域（前述とは別のウインドウ領域）を参照して
、その中に黒（“１”）になつているドツトが存在する
か否かを判定し、その判定結果を信号線４６０上に出力
する。

【００１１】５００は解像度変換回路であり、信号線４
６０に基づき、前もつて４倍のデータ量として用意した
テーブルから参照したデータを、２値化回路３００など
の前段の処理部の同期クロツクが１クロツクの間に順次
２ビツトをシリアル出力する。これにより、出力部６０
０での主走査方向での出力データの解像度は２倍に上が
ることになる。

【００１２】６００は出力部であり、信号線５６０のデ
ータを実際にプリントアウトする。以上の構成よりなる
本実施例の各部の詳細を更に図面を参照して説明する。 ＜２値化回路３００の説明（図２〜図９）＞図２に図１
に示す２値化回路の機能ブロツクの具体的な構成例を示
す。図２において、３１０は誤差拡散部であり、２値化
によつて発生した誤差成分を配分処理する部分である。 ３２０は加算器で注目画素の濃度信号が信号線２６０か
ら入力され、また一方では誤差拡散部３１０から、注目
画素位置に配分される誤差の総和が信号線３９０上に出
力され、この両者の加算結果が信号線３９５上に出力さ
れる。３３０は比較部であり、注目画素濃度が固定閾値
群と比較され、どの範囲にあるか判定され、判定信号が
信号線３３６上に出力される。３４０はＡＮＤ・ＯＲ回
路であり、比較部３３０からの信号３３６と、２値デー
タ監視部４００からの信号３７０とによつて２値化『黒
』ドツトの禁止信号として信号線３４６上に出力される
。

【００１３】３５０は２値化部であり、信号線３９５か
らの濃度信号を固定閾値と比較する。但し、信号線３４
６からの２値化ドツトの禁止信号を考慮に入れて２値化
を行う。２値化された信号は１ビツト（“１”（黒）又
は“０”（白））の信号として信号線３６０上に出力さ
れる。また、２値化したために発生した誤差成分は信号
線３８０上に出力され、誤差拡散部３１０にフイード・
バツクされる。

【００１４】図３は、図２の誤差拡散部３１０の具体的
な構成例を示す。図中、３１１は誤差配分制御回路、３
１２は１ライン遅延用のラインメモリ（ＦＩＦＯメモリ
）、３１３ａ〜３１３ｅはデータをラツチするフリツプ
・フロツプ、３１４ａ〜３１４ｅは加算器である。この
回路において、誤差成分が信号線３８０から誤差配分制
御回路に入力され、図４に示す重み係数分の誤差成分が
各加算器に入力される。すなわち、信号線３８１は誤差
成分の１／８の量を加算器３１４ｅに入力し、信号線３
８２は誤差成分の１／８の量を加算器３１４ｄへ、信号
線３８３は誤差成分の２／８の量を加算器３１４ｃへ、
信号線３８４は誤差成分の１／８の量をフリツプ・フロ
ツプ３１３ｃへ、信号線３８５は誤差成分の１／８の量
を加算器３１４ａへ、信号線３８６は誤差成分の２／８
の量を加算器３１４ｂへそれぞれ入力する。

【００１５】ラインメモリ３１２では、前回までの処理
において、注目画素位置に配分された誤差の総和を出力
し、加算器３１４ａに入力する。順次加算が行われ注目
画素“位置”に累積された誤差の総和がフリツプ・フロ
ツプ３１３ｂに入力され、信号線３９０上にその結果が
出力される。図５は、図２に示す比較部３３０の具体的
な構成例を示す。

【００１６】図５において、３３１ａ〜３３１ｄはレベ
ルコンパレータ、３３２はＡＮＤ回路である。注目画素
の濃度値が信号線２６０から入力され、コンパレータ３
３１ａ及び３３１ｃの（−）端子、３３１ｂ及び３３１
ｄの（＋）端子へそれぞれ入力される。また、３３１ａ
，３３１ｃの（＋）端子にそれぞれ固定閾値“１”，“
１１”が、３３１ｂ，３３１ｄの（−）端子にそれぞれ
固定閾値“１０”，“２０”が入力されて比較される。

【００１７】すなわち、図６に示すように、注目画素の
濃度値が“０”の場合はコンパレータ３３１ａ，３３１
ｃが“１”を出力し、３３１ｂ，３３１ｄは“０”を出
力する。注目画素の濃度値が“１”〜“１０”の範囲内
、例えば“５”であればコンパレータ３３１ｃのみが“
１”を出力し、他のコンパレータは“０”を出力する。 注目画素の濃度値が“１１”〜“２０”の範囲内、例え
ば“１５”であれば、コンパレータ３３１ｂのみが“１
”を出力し、他のコンパレータは“０”を出力する。最
後に注目画素の濃度値が“２１”以上であれば、コンパ
レータ３３１ｂ，３３１ｄは“１”を出力し、他のコン
パレータは“０”を出力する。

【００１８】次に、ＡＮＤ回路３３２は濃度信号のデコ
ーダになつており、例えば濃度０の時は、信号３３６ａ
が“１”で３３６ｂ〜３３６ｄは“０”の値をとり、他
の濃度は図６の真理値表に示すような信号が得られる。 図７は、図２に示すＡＮＤ・ＯＲ回路３４０の具体的な
構成例を示す。また、図８はその真理値表を示す。

【００１９】図中、３４１ａ〜３４１ｃはＡＮＤ回路、
３４２ａ〜３４２ｂはＯＲ回路、３４３はインバータで
ある。信号線３７０ａ，３７０ｂは後述する２値データ
監視部からの出力であり、前述のコンパレータの出力と
から２値化ドツトの禁止信号が発生される。信号３３６
ａが“１”、すなわち注目画素の濃度値が“０”の場合
は強制的に２値化ドツトを“０”（白）にする。従つて
禁止信号として３４２ａを介して信号３４６上に“１”
を出力する。

【００２０】注目画素の濃度値が“１”〜“１０”のレ
ベルすなわち３３６ｂ信号が“１”の場合、ウインドウ
領域を大きなサイズまで監視して、すでに黒ドツト（“
１”）があれば強制的に２値化黒ドツトを禁止する。す
なわち、信号３７０ａが“１”だつた場合は３４２ｂを
介して３４１ｂに入力され、“１”が出力される。また
、信号３７０ａが“０”で３７０ｂが“１”だつた場合
も３４１ｃを介して“１”が出力され同様に３４１ｂか
らは“１”が出力される。このように２値化ドツトの禁
止信号として３４２ａを介して信号線３４６上に出力す
る。

【００２１】注目画素の濃度値が“１”〜“２０”のレ
ベルすなわち３３６ｃ信号が“１”の場合、、ウインド
ウ領域を小さなサイズで監視し、すでに黒ドツト（“１
”）があれば強制的に２値化ドツトを禁止する。 すなわち、信号３７０ａが“１”であれば３４１ａに入
力され、“１”を出力され、３４２ａを介して信号線３
４６上に２値化黒ドツト禁止信号として出力する。

【００２２】図９は、図２の２値化部３５０の具体的な
構成例を示す。３５１は比較器、３５３は減算器、３５
４はセレクタ、３５５はインバータ、３５６はＡＮＤ回
路である。注目画素の濃度値と注目画素位置に配分され
た誤差信号の総和との和が信号線３９５から比較器３５
１へ入力され、一方固定閾値（“１２７”）が入力され
て比較結果が出力される。

【００２３】すなわち、注目画素の濃度値の方が大きけ
れば“１”（黒）を、小さければ“０”（白）が出力さ
れて３５６のＡＮＤ回路の一方へ入力される。また、Ａ
ＮＤ・ＯＲ回路からの信号３４６が“１”すなわち２値
化の禁止であれば、インバータ３５５を介して３５６へ
入力されるため、信号線３６０上に“０”が出力される
。仮に、注目画素の濃度値の方が大きく２値化の禁止で
なければ信号線３６０上に“１”が出力される。また、
減算器３５３からは信号線３９５のデータから“２５５
”を引いた結果がセレクタ３５４に入力される。そして
もう一方には信号線３９５のデータが入力される。

【００２４】今、２値化の結果であり、信号線３６０上
に“１”が出力されれば、セレクタ３５４に入力されて
減算器の出力値が選択され信号線３８０上に出力される
。また、信号線３６０上に“０”が出力されれば、セレ
クタ３５４からは信号線３９５のデータが選択されて信
号線３８０上に出力される。＜２値データ監視部の説明
（図１０〜図１５）＞図１０は図１に示す２値データ監
視部４００の具体的な構成例である。

【００２５】図中、４１０は３ライン分の２値結果が記
憶できる３ビツトの入出力をするＦＩＦＯメモリ、４２
０ａ〜４２０ｇはデータをラツチするフリツプ・フロツ
プ、４３０及び４４０はＯＲ回路部である。メモリ４１
０からは、順次クロツクに同期して２値化済データがフ
リツプ・フロツプ４２０ｇに入力される。以後、順次フ
リツプ・フロツプ４２０ｆ〜４２０ａにデータがシフト
される。

【００２６】一方、２値化回路３００で処理された結果
として信号線３６０上から“１”又は“０”がフリツプ
・フロツプ４２０ｆの最上位に入力される。従つて、フ
リツプ、フロツプ４２０ｆ〜４２０ａの出力は４ビツト
となる。フリツプ・フロツプ４２０ａには、図１３、図
１４に示す（ｂ１’，ｂ２’，ｂ３’，ｂ４’　）の２
値化結果が下位から順にラツチされている。

【００２７】フリツプ・フロツプ４２０ｂには同様に図
１３に示す（ａ１’，ａ２’，ａ３’，ｂ５’　）の４
ビツトが、フリツプ・フロツプ４２０ｃには（ｂ１，ｂ
７，ｂ８，ｂ９　）の４ビツトが、フリツプ・フロツプ
４２０ｄには（ｂ２，ａ１，ａ６，ａ１１）の４ビツト
が、フリツプ・フロツプ４２０ｅには（ｂ３，ａ２，ａ
７，ａ１２）の４ビツトが、フリツプ・フロツプ４２０
ｆには（ｂ４，ａ３，ａ８，ａ１３）の４ビツトが、フ
リツプ・フロツプ４２０ｇには（ｂ５，ａ４，ａ９）の
３ビツトが夫々ラツチされ、メモリ４１０からは（ｂ６
，ａ５，ａ１０　）の３ビツトが出力されている。

【００２８】ＯＲ回路部４３０には、フリツプ・フロツ
プ４２０ｃ〜４２０ｇからそれぞれ４・４・４・４・３
ビツトと、メモリ４１０からの３ビツトが入力される。 ＯＲ回路部４４０には、フリツプ・フロツプ４２０ａ〜
４２０ｆからそれぞれ４・４・４・４・４・４ビツトが
入力される。図１１に図１０のＯＲ回路部の具体的な構
成例を示す。４３１及び４３２はＯＲ回路である。

【００２９】ＯＲ回路４３１にはフリツプ・フロツプ４
２０ｄからの信号４２１ｄのうち３ビツト（ａ１，ａ６
，ａ１１　）が、同様にフリツプ・フロツプ４２０ｅか
らの信号４２１ｅのうち３ビツト（ａ２，ａ７，ａ１２
　）、フリツプ・フロツプ４２０ｆからの信号４２１ｆ
のうち３ビツト（ａ３，ａ８，ａ１３　）、フリツプ・
フロツプ４２０ｇからの信号４２１ｇのうち２ビツト（
ａ４，ａ９　）、そしてメモリ４１０からの信号４２１
ｈのうち２ビツト（ａ５，ａ１０）が入力される。これ
ら入力のうちどれか１つでも“１”（黒ドツト）がある
かを検出している。

【００３０】ＯＲ回路４３２には、フリツプ・フロツプ
４２０ｃからの信号４２１ｃの４ビツト（ｂ１，ｂ７，
ｂ８，ｂ９　）、フリツプ・フロツプ４２０ｄからの信
号４２１ｄのうち１ビツト（ｂ２）、フリツプ・フロツ
プ４２０ｅからの信号４２１ｅのうち１ビツト（ｂ３）
、フリツプ・フロツプ４２０ｆからの信号４２１ｆのう
ち１ビツト（ｂ４）、フリツプ・フロツプ４２０ｇから
の信号４２１ｇのうち１ビツト（ｂ５）、メモリ４１０
からの信号４２１ｈのうちの１ビツト（ｂ６）、そして
ＯＲ回路４３１の出力信号３７０ａが入力される。これ
ら入力のうち、どれか１つでも“１”（黒ドツト）があ
るかを検出している。

【００３１】このように、大小２つのウインドウ領域に
“１”（黒ドツト）があるかを検出し、結果が信号線３
７０ａ及び信号線３７０ｂに出力される。図１２に図１
０のＯＲ回路部４４０の具体的な構成例を示す。図中、
４４１及び４４２はＯＲ回路である。図１４に示すａ１
　は、フリツプ・フロツプ４２０ｄからの信号線４２１
ｄのうちの１ビツトであり、信号線４６０ａとして出力
される。これは解像度変換のための２値データ監視ウイ
ンドウの注目画素の２値結果でもある。

【００３２】ＯＲ回路４４１には、フリツプ・フロツプ
４２０ｂからの信号４２１ｂのうちの３ビツト（ａ１’
，ａ２’，ａ３’　）、フリツプ・フロツプ４２０ｃか
らの信号４２１ｃのうちの３ビツト（ｂ１，ｂ７，ｂ８
）、フリツプ・フロツプ４２０ｄからの信号４２１ｄの
うちの２ビツト（ｂ２，ａ６　），フリツプ・フロツプ
４２０ｅからの信号４２１ｅのうちの３ビツト（ｂ３，
ａ２，ａ７）、フリツプ・フロツプ４２０ｆからの信号
４２１ｆのうちの３ビツト（ｂ４，ａ３，ａ８）が入力
される。これら入力のうち、どれか１つでも“１”（黒
ドツト）があるかどうかを検出している。

【００３３】ＯＲ回路４４２には、フリツプ・フロツプ
４２０ａからの信号４２１ａのうち４ビツト（ｂ１’，
ｂ２’，ｂ３’，ｂ４’　）、フリツプ・フロツプ４２
０ｂからの信号４２１ｂのうちの１ビツト（ｂ５’　）
、フリツプ・フロツプ４２０ｃからの信号４２１ｃのう
ちの１ビツト（ｂ９），フリツプ・フロツプ４２０ｄか
らの信号４２１ｄのうちの１ビツト（ａ１１　），フリ
ツプ・フロツプ４２０ｅからの信号４２１ｅのうちの１
ビツト（ａ１２　）、フリツプ・フロツプ４２０ｆから
の信号４２１ｆのうちの１ビツト（ａ１３　）と、ＯＲ
回路４４１の出力信号４６０ｂが入力される。これら入
力のうち、どれか１つでも“１”（黒ドツト）があるか
を検出している。

【００３４】このように、注目画素の２値結果大小２つ
のウインドウ領域に“１”（黒ドツト）があるかを検出
し、信号線４６０ａ〜４６０ｃ上に出力される。図１５
は図１０のメモリ４１０及びフリツプ・フロツプ４２０
ａ〜４２０ｇの詳細について説明するための図である。 一連の処理が終了後、注目画素を１つシフトしてウイン
ドウ内のデータを更新し、再び以上の処理を繰り返す。 この時、処理が終了後、フリツプ・フロツプ４２０ａの
内容のうちの上位３ビツト（ｂ２’，ｂ３’，ｂ４’　
）は、次のラインの処理で使用するため、３ラインバツ
フアである４１０にフイード・バツクして記憶される。 従つて、フリツプ・フロツプ４２０ａからの信号線４２
１ａのうちの上位３ビツト（ｂ２’，ｂ３’，ｂ４’　
）は、メモリ４１０に記憶される。また、同時に２値化
の結果である信号線３６０がフリツプ・フロツプ４２０
ｆのＭＳＢ側に入力されてラツチする。

【００３５】このように、クロツクに同期してフリツプ
・フロツプ内のデータは順次シフトされ、また処理終了
済のフリツプ・フロツプ内のデータは３ライン分のメモ
リに記憶される。＜解像度変換回路の説明（図１６〜図
２２）＞図１６に図１の解像度変換回路５００の具体的
な構成例を示す。

【００３６】図中、５１０はルツク・アツプ・テーブル
、５２０，５２１，５２２及び５２３はＯＲ回路、５３
０，５３１，５３２及び５３３はデータをラツチするフ
リツプ・フロツプ、５４０，５４１及び５４２は２ライ
ン分の２値結果を記憶でき、それぞれ２ビツト，２ビツ
ト及び８ビツトの入出力をするＦＩＦＯメモリ、５５０
はメモリのアクセスを制御するコントローラ、５７０は
並列データを直列データに変換するシフト・レジスタで
ある。

【００３７】図１７は小ウインドウ領域での黒ドツトを
より解像度の高い小ドツトに分割する図を示し、図１８
は大ウインドウ領域での黒ドツトをより解像度の高い小
ドツトに分割する図を示している。これらの図からもわ
かるように、小ウインドウ領域では近くにドツトを散ら
し、大ウインドウ領域では遠くにドツトを散らしている
。

【００３８】図１９に図１６のルツク・アツプ・テーブ
ル５１０の詳細内容を示す。信号線５１６ａ，５１６ｂ
，５１６ｃ，５１６ｄ及び５１６ｅからは、それぞれ１
列目，２列目，３列目，４列目及び５列目のパターンが
発生される。図１６に於て、２値データ監視部４００か
らの信号線４６０ａが“０”つまり注目画素が白の場合
、他のウインドウ領域からの信号線４６０ｂ及び４６０
ｃにかかわらず、主走査方向，副走査方向に“０”をそ
れぞれ２つ打つ。従つて、図１９に示すように、ＬＵＴ
５１０からは、１列目の信号線５１６ａ、２列目の信号
線５１６ｂ、注目画素のある３列目の信号線５１６ｃ、
４列目の信号線５１６ｄ、５列目の信号線５１６ｅは共
に、ＬＳＢ〜ＭＳＢの１２ビツト全て“０”が出力され
、ＯＲ回路５２０，５２１，５２２，５２３及びフリツ
プ・フロツプ５３３にそれぞれ入力される。２値データ
監視部４００からの信号線４６０ａが“１”つまり注目
画素が黒ドツトの場合であり、大ウインドウ領域にも“
１”（黒ドツト）がなかつた場合、つまり信号線４６０
ｂ及び４６０ｃの出力が共に“０”であれば、図１８に
示すように注目画素の遠くへ“１”（黒ドツト）を散ら
す。

【００３９】従つて、ＬＵＴ５１０からは図１９に示す
ように、１列目のデータとして信号線５１６ａからはＬ
ＳＢから順に“０００１０００００００１”が出力され
る。２列目のデータとして信号線５１６ｂからはＬＳＢ
から順に“００００００００００００”が出力される。 ３列目のデータとして信号線５１６ｃからはＬＳＢから
順に“００００００００００００”が出力される。４列
目のデータとして信号線５１６ｄからはＬＳＢから順に
“０００１０００００００１”が出力される。５列目の
データとして信号線５１６ｅからはＬＳＢから順に“０
０００００００００００”が出力されて、ＯＲ回路５２
０，５２１，５２２，５２３及びフリツプ・フロツプ５
３３にそれぞれ入力される。

【００４０】２値データ監視部４００からの信号線４６
０ａが“１”つまり注目画素が黒ドツトの場合であり、
小ウインドウ領域には“１”がなく、その外側のウイン
ドウ領域にだけ“１”があつた場合、つまり信号線４６
０ｂ及び４６０ｃの出力がそれぞれ“０”及び“１”で
あれば、図１７に示すように注目画素の近くへ“１”（
黒ドツト）を散らず。

【００４１】従つて、ＬＵＴ５１０からは図１９に示す
ように、１列目のデータとして信号線５１６ａからはＬ
ＳＢから順に““００００００００００００”が出力さ
れる。２列目のデータとして信号線５１６ｂからはＬＳ
Ｂから順に“００１０００００１０００”が出力される
。３列目のデータとして信号線５１６ｃからはＬＳＢか
ら順に“００００００００００００”が出力される。４
列目のデータとして信号線５１６ｃからはＬＳＢから順
に“００１０００００１０００”が出力される。５列目
のデータとして信号線５１６ｅからはＬＳＢから順に“
００００００００００００”が出力されて、ＯＲ回路５
２０，５２１，５２２，５２３及びフリツプ・フロツプ
５３３にそれぞれ入力される。

【００４２】２値データ監視部４００からの信号線４６
０ａが“１”つまり注目画素が黒ドツトの場合であり、
小ウインドウ領域にも“１”があつた場合、つまり信号
線４６０ｂ及び４６０ｃの出力が共に“１”であれば、
単純に注目画素の隣で主走査，副走査方向の双方に“１
”（黒ドツト）を追加する。従つて、ＬＵＴ５１０から
は図１９に示すように、１列目，２列目のデータとして
信号線５１６ａ及び５１６ｂからは共にＬＳＢから順に
“００００００００００００”が出力される。３列目の
データとして信号線５１６ｃからは共にＬＳＢから順に
“００００１１１１００００”が出力される。４列目，
５列目のデータとして信号線５１６ｄ及び５１６ｅから
は共にＬＳＢから順に“００００００００００００”が
出力されて、ＯＲ回路５２０，５２１，５２２，５２３
及びフリツプ・フロツプ５３３にそれぞれ入力される。

【００４３】ＯＲ回路５２０、メモリ５４０，５４１，
５４２から構成される１列目の処理について説明する。 ここであり、図１９に示すＬＵＴの内容は、図１８に示
すビツトと対応する。ＯＲ回路５２０には、ＬＵＴ５１
０からの信号線５１６ａの１２ビツト、前回までの縦１
列の処理結果が記憶されたフリツプ・フロツプ５３０の
信号線５３６ｂの１２ビツト、そして２ライン目以降の
処理結果が記憶されているメモリ５４２からの８ビツト
信号５４６ｃが入力される。

【００４４】すなわち、図２０に示すように、信号線５
１６ａのＬＳＢ、信号線５３６ｂのＬＳＢ、及び信号線
５４６ｃのＬＳＢとがＯＲ回路５２０のＬＳＢ側に入力
され、ＬＳＢ側の処理として出力され、メモリ５４０の
ＬＳＢに入力され記憶される。信号線５１６ａの２ビツ
ト目、信号線５３６ｂの２ビツト目、及び信号線５４６
ｃの２ビツト目とがＯＲ回路５２１の２ビツト目に入力
され、２ビツト目の処理として出力され、メモリ５４０
のＭＳＢに入力され記憶される。

【００４５】信号線５１６ａの３ビツト目，４ビツト目
、信号線５３６ｂの３ビツト目、４ビツト目及び信号線
５４６ｃの３ビツト目、４ビツト目がＯＲ回路５２０の
３ビツト目、４ビツト目に入力され、３ビツト目、４ビ
ツト目の処理として出力され、メモリ５４１のＬＳＢ，
ＭＳＢに入力され記憶される。信号線５１６ａの５ビツ
ト目から８ビツト目まで、信号線５３６ｂの５ビツト目
から８ビツト目まで、及び信号線５４６ｃの５ビツト目
からＭＳＢまでが、ＯＲ回路５２０の５ビツト目から８
ビツト目までに入力され、５ビツト目から８ビツト目ま
での処理として出力され、メモリ５４２のＬＳＢから４
ビツト目までに入力され記憶される。

【００４６】そして、信号線５１６ａの９ビツト目から
ＭＳＢまで、及び信号線５３６ｂの９ビツト目からＭＳ
ＢまでがＯＲ回路５２０の９ビツト目からＭＳＢまでに
入力され、９ビツト目からＭＳＢまでの処理として出力
され、メモリ５４２の５ビツト目からＭＳＢまでに入力
され記憶される。次にＯＲ回路５２１，フリツプ・フロ
ツプ５３０から構成される２列目の処理について説明す
る。

【００４７】ＯＲ回路５２１にはＬＵＴからの信号線５
１６ｂの１２ビツト、及び前回までの処理結果が記憶さ
れたフリツプ・フロツプ５３１からの信号線５３６ｃの
１２ビツトが入力され、それぞれＬＳＢからＭＳＢに対
応して処理され、その出力がフリツプ・フロツプ５３０
のＬＳＢからＭＳＢに対応して入力され記憶される。以
下、３列目、４列目の処理が前述と同様に行なわれる。 そして、５列目の処理はＬＵＴからの信号線５１６ｅは
直接フリツプ・フロツプ５３３に入力され記憶される。

【００４８】図２１に図１６に示すコントローラ部５５
０の具体的な構成例を示す。図中、５５１はカウンタで
あり、主走査方向１ライン分の画素数をカウントする。 ５５２はＪ−Ｋ型のフリツプ・フロツプである。５５３
ａ及び５５３ｂはＡＮＤゲートであり、５５３ｃはイン
バータである。２値化部３５０からの２値結果が信号線
３６０から出力され、これと同期してカウンタ５５１の
カウント動作が行なわれる。すなわち、２値結果の転送
と同期した信号がカウンタ５５１のクロツクに入力され
る。また、カウンタ５５１は１ライン分の画素数をカウ
ントするカウンタであり、図２２のタイミングチヤート
に示すように、１ライン分の１／２の画素数をカウント
後、信号線５５７ａからは“１”が出力される。さらに
、１ライン分の残りの１／２の画素数をカウントすれば
、信号線５５７ｂからキヤリー信号“１”が出力される
。すなわち、カウンタ５５１は１ライン分の１／２の画
素数をカウントすれば信号線５５７ａから“１”が出力
され、１ライン分の画素数をカウントすれば信号線５５
７ｂから“１”が出力される。

【００４９】最初に、１ライン分の画素数をカウントす
ると、キヤリ信号である信号線５５７ｂからの“１”出
力がフリツプ・フロツプ５５２のＪ端子に入力される。 このためフリツプ・フロツプ５５２がセツトされ、フリ
ツプ・フロツプ５５２のＱ端子出力からは信号線５５８
ｂとして“１”が出力される。この信号線５５８ｂはＡ
ＮＤゲート５５３ａ及び５５３ｂの片側入力に入力され
る。

【００５０】次の１ライン分の画素数をカウント動作中
において、最初の１ライン分の１／２の画素数をカウン
ト中では、信号線５５７ａからは“０”が出力される。 この信号はインバータ５５３ｃを介してＡＮＤゲート５
５３ａに入力されるため、ＡＮＤゲート５５３ａからは
“１”が出力される。従つて、ＡＮＤゲート５５３ａよ
りの出力信号線５５６ａの“１”出力によつて、図１６
に示すメモリ５４０がイネーブル状態になり記憶内容を
読出すことができる。

【００５１】続いて、１ライン分の残りの１／２の画素
数をカウント中においては、信号線５５７ａから“１”
が出力される。この信号はＡＮＤゲート５５３ｂに入力
されてＡＮＤゲート５５３ｂが満足され“１”が出力さ
れる。この信号線５５６ｂからの“１”出力により、図
１６に示すメモリ５４１がイネーブルになり読み出され
る。

【００５２】メモリ５４０又は５４１からは、書き込み
速度の倍の速度で読み出しが行なわれる。すなわち、最
初の１ライン分の１／２の画素数が転送されている間で
あり、信号線５５６ａから“１”が出力されている間中
、メモリ５４０がイネーブルになり倍の速度で読み出さ
れ、信号線５４６ａの２ビツトがシフト・レジスタ５７
０に入力され、並列から直列に変換されて、さらに倍の
速度で信号線５６０としてシリアル出力される。

【００５３】次に、１ライン分の残りの１／２の画素数
が転送されている間は、信号線５５６ｂから“１”が出
力されてメモリ５４１がイネーブルになり、信号線５４
６ｂからの出力によつて前述と同様の動作をする。最後
に、全ての動作が終了すると、不図示の終了信号がフリ
ツプ・フロツプ５５２のＫ端子に入力されてリセツトさ
れ、Ｑ端子から“０”が出力されて停止する。

【００５４】以上説明したように本実施例によれば、２
値化済画像の低濃度域を検知し、低濃度域に存在するド
ツトをより高解像度のドツトに分割して打つことにより
、ページメモリを増大させることなく粒状間が少ない高
画質の再生画像を得ることができる。

【００５５】

【他の実施例】本発明は以上の解像度変換に限定される
ものではなく、更に高解像度に変換して記録しても当然
に本発明の範囲に含まれる。解像度の変換を主走査方向
に対し４倍、副走査方向に対して２倍にドツトを分割し
て打つ本発明に係る他の実施例を以下に説明する。

【００５６】他の実施例においても、２値化装置のブロ
ツク構成図は、上述の実施例と同様でたり、図１の構成
とすることができる。但し、解像度変換回路５００が変
更となり、小ドツトに分割するデータ図とルツク・アツ
プ・テーブルの内容も変更となる。以下に、他の実施例
での詳細について図面を参照しながら説明する。

【００５７】なお、上述の実施例と同様構成については
説明を省略し、相違点を主に説明する。＜解像度変換回
路の説明（図２３〜図２７）＞図２３に本実施例におけ
る図１の解像度変換回路５００の具体的な構成例を示す
。

【００５８】図２３においても基本的な構成は第１の実
施例の図１６の解像度変換回路５００と略同じである。 但し、各回路のビツト構成のみが異なる。このため、各
回路の参照番号は図１６と同様としている。従つて、各
回路構成の説明は省略する。図中、５４０〜５４２は２
ライン分の２値結果を記憶でき、それぞれ４ビツト，４
ビツト及び１６ビツトの入出力をするＦＩＦＯメモリで
ある。

【００５９】図２４は本実施例での小ウインドウ領域で
の黒ドツトをより解像度の高い小ドツトに分割する例を
示す図、図２５は本実施例での大ウインドウ領域での黒
ドツトをより解像度の高い小ドツトに分割する例を示す
図である。この図からもわかるように、小ウインドウ領
域では近くにドツトを散らし、これに対し大ウインドウ
領域では遠くへ散らしている。

【００６０】図２６は、図２３のルツク・アツプ・テー
ブル５１０の内容を示す。信号線５１６ａ，５１６ｂ，
５１６ｃ，５１６ｄ及び５１６ｅからは、それぞれ１列
目，２列目，３列目，４列目及び５列目のパターンが発
生される。図２３に於て、２値データ監視部４００から
の信号線４６０ａが“０”つまり注目画素が白の場合、
他のウインドウ領域からの信号線４６０ｂ及び４６０ｃ
にかかわらず、主走査方向，副走査方向に“０”をそれ
ぞれ２つ打つ。従つて、図２６に示すようにＬＵＴ５１
０からは、１列目の信号線５１６ａ、２列目の信号線５
１６ｂ、注目画素のある３列目の信号線５１６ｃ、４列
目の信号線５１６ｄ、５列目の信号線５１６ｅは共に、
ＬＳＢ〜ＭＳＢの１２ビツト全て“０”を出力され、Ｏ
Ｒ回路５２０，５２１，５２２，５２３及びフリツプ・
フロツプ５３３にそれぞれ入力される。

【００６１】２値データ監視部４００からの信号線４６
０ａが“１”つまり注目画素が黒ドツトの場合であり、
大ウインドウ領域にも“１”（黒ドツト）がなかつた場
合、つまり信号線４６０ｂ及び４６０ｃの出力が共に“
０”であれば、図２５に示すように注目画素の遠くへ“
１”（黒ドツト）を散らす。従つて、ＬＵＴ５１０から
は図２６に示すように、１列目のデータとして信号線５
１６ａからはＬＳＢから順に“０００００００１０００
００００００００００００１”が出力される。２列目の
データとして信号線５１６ｂからはＬＳＢから順に“０
００００００１０００００００００００００００１”が
出力される。３列目のデータとして信号線５１６ｃから
はＬＳＢから順に“０００００００１００００００００
０００００００１　”が出力される。４列目のデータと
して信号線５１６ｄからはＬＳＢから順に“０００００
００１０００００００００００００００１”が出力され
る。５列目のデータとして信号線５１６ｅからはＬＳＢ
から順に“００００００００００００００００００００
００００”が出力されて、ＯＲ回路５２０，５２１，５
２２，５２３及びフリツプ・フロツプ５３３にそれぞれ
入力される。

【００６２】２値データ監視部４００からの信号線４６
０ａが“１”つまり注目画素が黒ドツトの場合であり、
小ウインドウ領域には“１”がなく、その外側のウイン
ドウ領域にだけ“１”があつた場合、つまり信号線４６
０ｂ及び４６０ｃの出力がそれぞれ“０”及び“１”で
あれば、図２４に示すように注目画素の近くへ“１”（
黒ドツト）を散らす。従つて、ＬＵＴ５１０からは図２
６に示すように、１列目、２列目のデータとして信号線
５１６ａ及び５１６ｂからは共にＬＳＢから順に“００
００００００００００００００００００００００”が出
力される。３列目のデータとして信号線５１６ｃからは
共にＬＳＢから順に“００００００００１１１１１１１
１００００００００”が出力される。４列目，５列目の
データとして信号線５１６ｄ及び５１６ｅからは共にＬ
ＳＢから順に“００００００００００００００００００
００００００”が出力されて、ＯＲ回路５２０，５２１
，５２２，５２３及びフリツプ・フロツプ５３３にそれ
ぞれ入力される。

【００６３】ＯＲ回路５２０、メモリ５４０，５４１及
び５４２から構成される１列目の処理について説明する
。ここであり、図２６に示すＬＵＴの内容は、図２５に
示すビツトと対応する。ＯＲ回路５２０には、ＬＵＴ５
１０からの信号線５１６ａの２４ビツト、前回までの処
理結果が記憶されたフリツプ・フロツプ５３０の信号線
５３６ｂの２４ビツト、そして２ライン目以降の処理結
果が記憶されているメモリ５４２からの１６ビツト信号
５４６ｃが入力される。すなわち、図２７に示すように
信号線５１６ａのＬＳＢから４ビツトまで、信号線５３
６ｂのＬＳＢから４ビツトまで、及び信号線５４６ｃの
ＬＳＢから４ビツト目までが、ＯＲ回路５２０のＬＳＢ
から４ビツト目までに入力され、ＬＳＢから４ビツトま
での処理として出力され、メモリ５４０のＬＳＢからＭ
ＳＢまで４ビツトが入力され記憶される。

【００６４】信号線５１６ａの５ビツト目から８ビツト
目まで、信号線５３６ｂの５ビツト目から８ビツト目ま
で、そして信号線５４６ｃの５ビツト目からＭＳＢまで
がＯＲ回路５２０の５ビツト目から８ビツトまでに入力
され、５ビツト目から８ビツト目までの処理として出力
され、メモリ５４１のＬＳＢからＭＳＢまで４ビツトが
入力され記憶される。

【００６５】信号線５１６ａの９ビツト目から１６ビツ
ト目まで、信号線５３６ｂの９ビツト目から１６ビツト
目まで、及び信号線５４６ｃの９ビツト目からＭＳＢま
でがＯＲ回路５２０の９ビツト目から１６ビツト目まで
入力され、９ビツト目から１６ビツト目までの処理とし
て出力され、メモリ５４２のＬＳＢから８まで８ビツト
までが入力され記憶される。

【００６６】そして、信号線５１６ａの１７ビツト目か
らＭＳＢまで、及び信号線５３６ｂの１７ビツト目から
ＭＳＢまでがＯＲ回路５２０の１７ビツト目からＭＳＢ
まで入力され、１７ビツト目からＭＳＢまでの処理とし
て出力され、メモリ５４２の９ビツト目からＭＳＢまで
に入力され記憶される。次に、ＯＲ回路５２１，フリツ
プ・フロツプ５３０から構成される２列目の処理につい
て説明する。

【００６７】図２３に於いて、ＯＲ回路５２１には、Ｌ
ＵＴからの信号線５１６ｂの２４ビツト，前回までの処
理結果が記憶されたフリツプ・フロツプ５３１からの信
号線５３６ｃに２４ビツトが入力され、それぞれＬＳＢ
からＭＳＢに対応して処理され、その出力がフリツプ・
フロツプ５３０のＬＳＢからＭＳＢに対応して入力され
記憶される。

【００６８】以下、３列目，４列目の処理が前述の同様
に行なわれる。そして、５列目の処理はＬＵＴからの信
号線５１６ｅは直接フリツプ・フロツプ５３３に入力さ
れ記憶される。図２３に示すコントローラ５５０は、第
１の実施例と同様の動作をする。但し、メモリ５４０及
び５４０のビツト長が４ビツトのため、信号線５４６ａ
又は５４６ｂからの４ビツト出力がシフトレジスタ５７
０に入力されて並列から直列に変換され、さらに４倍の
速度で信号線５６０としてシリアル出力される。

【００６９】最後に全ての２値結果の転送が終了後、不
図示の終了信号によつてメモリからの読み出しが完了し
て停止する。上述した他の実施例によつて主走査，副走
査方向各々独立に任意の整数倍の解像度変換が容易に実
現できることは明らかである。また、主走査方向のみ、
あるいは副走査方向のみに任意の整数倍の解像度変換も
容易に可能である。

【００７０】以上説明したように本実施例によれば、更
にページメモリを増大させることなく粒状間が少ない高
画質の再生画像を得ることができる効果がある。なお、
以上説明した各実施例では、画像データはモノクロとし
たが、例えばＹ（イエロー），Ｍ（マゼンタ），Ｃ（シ
アン），Ｋ（黒）からなるカラー画像処理システムにお
いても、Ｙ，Ｍ，Ｃ，Ｋそれぞれのデータに対して本実
施例を適用することができ、本発明の効果を損なうもの
ではない。

【００７１】

【発明の効果】以上説明したように本発明によれば、２
値化済画像の低濃度域を検知し、低濃度域に存在するド
ツトをより高解像度のドツトに分割して打つことにより
、ページメモリを増大させることなく粒状間が少ない高
画質の再生画像を得ることができる効果がある。

【図面の簡単な説明】

【図１】本発明に係る一実施例の２値化装置のブロツク
図、

【図２】図１に示す２値化回路の詳細ブロツク図、

【図
３】図１に示す誤差拡散部の詳細回路図、

【図４】図３
に示す誤差拡散部の誤差拡散の拡散係数を示す図、

【図５】図２に示す比較部の詳細回路図、

【図６】図２
に示す比較部の入出力特性を示す図、

【図７】図２に示
すＡＮＤ・ＯＲ回路の詳細を示す図、

【図８】図２に示
すＡＮＤ・ＯＲ回路の真理値表を示す図、

【図９】図２に示す２値化部の詳細ブロツク図、

【図１
０】図１に示す２値データ監視部の詳細ブロツク図、

【図１１】図１０に示すＯＲ回路部４３０の詳細回路図
、

【図１２】図１０に示すＯＲ回路部４４０の詳細回路図
、

【図１３】及び

【図１４】図１に示す２値データ監視部のウインドウ例
を示す図、

【図１５】図１０に示すメモリ部とフリツプ・フロツプ
との接続図、

【図１６】図２に示す解像度変換回路の詳細ブロツク図
、

【図１７】及び

【図１８】拡散するデータを示す図、

【図１９】図１６に示すＬＵＴの表を示す図、

【図２０
】図１６に示すＯＲ回路５２０の演算図、

【図２１】図
１６に示すコントローラ５５０の回路図、

【図２２】図
２１に示すコントローラのタイム・チヤート、

【図２３】他の実施例での解像度変換回路のブロツク図
、

【図２４】及び

【図２５】他の実施例での拡散するデータ図、

【図２６
】図２４、図２５に示すＬＵＴの表を示す図、

【図２７
】図２４、図２５に示すＯＲ回路５２０の演算図である
。

【符号の説明】

１　　ページメモリ、 ２　　入力部、 ３　　２値化回路部、 ４　　２値データ監視部、 ５　　解像度変換回路、 ６　　出力部

Claims (1)

【特許請求の範囲】
1. 【請求項１】２値化済画像データを記憶する記憶手段と
   、前記記憶手段内の画像データのうち孤立点である黒ド
   ツトを監視領域を用いて検出する検出手段と、前記検出
   手段によつて検出された孤立点の黒ドツトを複数の黒ド
   ツトに分割して主走査および副走査方向の解像度を向上
   させる解像度向上手段とを有することを特徴とする画像
   処理装置。