JPH04239776A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04239776A JPH04239776A JP606091A JP606091A JPH04239776A JP H04239776 A JPH04239776 A JP H04239776A JP 606091 A JP606091 A JP 606091A JP 606091 A JP606091 A JP 606091A JP H04239776 A JPH04239776 A JP H04239776A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- shield plate
- poly
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 239000012212 insulator Substances 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 230000005855 radiation Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，特に，シールドプレート素子間分離方法に関する
。
係り，特に，シールドプレート素子間分離方法に関する
。
【０００２】近年，人工衛星に搭載し，放射線環境下で
ＭＯＳＦＥＴを使用する時，酸化シリコン膜に放射線損
傷を発生し，素子の信頼性にとって問題となっている。 特に，素子間分離膜は体積が大きいので発生する損傷も
大きく，素子の信頼性にとって重要な問題となっている
。
ＭＯＳＦＥＴを使用する時，酸化シリコン膜に放射線損
傷を発生し，素子の信頼性にとって問題となっている。 特に，素子間分離膜は体積が大きいので発生する損傷も
大きく，素子の信頼性にとって重要な問題となっている
。
【０００３】図２（ａ）， （ｂ）は放射線の影響を説
明するための図であり，１は半導体基板，５Ａは素子間
分離膜，７はゲート絶縁膜，８はゲート電極，９はソー
ス，１０はドレインを表す。
明するための図であり，１は半導体基板，５Ａは素子間
分離膜，７はゲート絶縁膜，８はゲート電極，９はソー
ス，１０はドレインを表す。
【０００４】酸化シリコン（ＳｉＯ２ ）に放射線が入
射すると，ＳｉＯ２ 中に固定正電荷が発生する。その
電荷量はＳｉＯ２ の体積に依存し，体積の大きい素子
間分離膜では特に電荷量が多く問題となる。即ち，素子
間分離膜５Ａ下の半導体基板１に負電荷が誘導されて反
転層が形成され，そこがチャネルとなって，ソース９を
負電位，ドレイン１０を正電位とする時，ゲートがオフ
状態であってもソース・ドレイン間にリーク電流が流れ
る。
射すると，ＳｉＯ２ 中に固定正電荷が発生する。その
電荷量はＳｉＯ２ の体積に依存し，体積の大きい素子
間分離膜では特に電荷量が多く問題となる。即ち，素子
間分離膜５Ａ下の半導体基板１に負電荷が誘導されて反
転層が形成され，そこがチャネルとなって，ソース９を
負電位，ドレイン１０を正電位とする時，ゲートがオフ
状態であってもソース・ドレイン間にリーク電流が流れ
る。
【０００５】その対策の一つとして，シールドプレート
構造を形成する素子間分離方法が提案されている。この
方法は素子間分離膜中に導電性のシールドプレートを形
成し，放射線入射により生じた素子間分離膜中の固定電
荷の影響がシールドプレート下の半導体基板に及ばない
ようにするものである。しかし，この方法にも別の問題
がある。
構造を形成する素子間分離方法が提案されている。この
方法は素子間分離膜中に導電性のシールドプレートを形
成し，放射線入射により生じた素子間分離膜中の固定電
荷の影響がシールドプレート下の半導体基板に及ばない
ようにするものである。しかし，この方法にも別の問題
がある。
【０００６】即ち，シールドプレート下に酸化膜を形成
する時に，半導体基板中の不純物が酸化膜中に吸い込ま
れるためにシールドプレート下の不純物濃度が低くなり
，デプレッション型の寄生トランジスタが発生しやすい
。
する時に，半導体基板中の不純物が酸化膜中に吸い込ま
れるためにシールドプレート下の不純物濃度が低くなり
，デプレッション型の寄生トランジスタが発生しやすい
。
【０００７】したがって，シールドプレート下の不純物
濃度を高くして，寄生トランジスタの発生を阻止してや
る必要がある。
濃度を高くして，寄生トランジスタの発生を阻止してや
る必要がある。
【０００８】
【従来の技術】図３（ａ）， （ｂ）はシールドプレー
ト素子間分離方法の従来例を説明するための断面図であ
り，１は半導体基板，４Ａはシールドプレート，７は絶
縁膜，８はゲート電極，９はソース，１０はドレイン，
１１はＢＰＳＧ膜を表す。
ト素子間分離方法の従来例を説明するための断面図であ
り，１は半導体基板，４Ａはシールドプレート，７は絶
縁膜，８はゲート電極，９はソース，１０はドレイン，
１１はＢＰＳＧ膜を表す。
【０００９】従来はシールドプレート４Ａ上の絶縁膜に
ＢＰＳＧのような不純物を含む材料を用い，熱処理によ
って半導体基板１中に不純物を拡散させ，不純物濃度を
高めることにより反転層の形成を阻止し，問題となる寄
生トランジスタの動作電圧を大きくしていた。
ＢＰＳＧのような不純物を含む材料を用い，熱処理によ
って半導体基板１中に不純物を拡散させ，不純物濃度を
高めることにより反転層の形成を阻止し，問題となる寄
生トランジスタの動作電圧を大きくしていた。
【００１０】しかし，ＢＰＳＧ膜はその膜中に含まれる
不純物濃度（ボロン濃度）を低濃度で成膜することは難
しく，また濃度の制御性も良くない。さらに，ソース・
ドレイン（ｎ＋ 層）との接合領域にボロンが高濃度に
拡散してｐ＋ 層を形成し，ｐ＋ 層とｎ＋ 層が接し
てしまうため，接合耐圧の劣化を起こしたり（図３（ａ
）），ゲート電極８下のチャネル領域に拡散してチャネ
ル幅を狭め，閾値電圧を上昇させたりする不都合を生じ
る（図３（ｂ））。
不純物濃度（ボロン濃度）を低濃度で成膜することは難
しく，また濃度の制御性も良くない。さらに，ソース・
ドレイン（ｎ＋ 層）との接合領域にボロンが高濃度に
拡散してｐ＋ 層を形成し，ｐ＋ 層とｎ＋ 層が接し
てしまうため，接合耐圧の劣化を起こしたり（図３（ａ
）），ゲート電極８下のチャネル領域に拡散してチャネ
ル幅を狭め，閾値電圧を上昇させたりする不都合を生じ
る（図３（ｂ））。
【００１１】
【発明が解決しようとする課題】本発明は上記の問題に
鑑み，シールドプレート４Ａ下の半導体基板に拡散する
不純物濃度を高精度に制御し，ソース・ドレインとの接
合領域には高濃度に不純物を拡散させず，また，チャネ
ル領域にも高濃度に不純物を拡散させない素子間分離方
法を提供することを目的とする。
鑑み，シールドプレート４Ａ下の半導体基板に拡散する
不純物濃度を高精度に制御し，ソース・ドレインとの接
合領域には高濃度に不純物を拡散させず，また，チャネ
ル領域にも高濃度に不純物を拡散させない素子間分離方
法を提供することを目的とする。
【００１２】
【課題を解決するための手段】図１（ａ） 〜（ｅ）
は実施例を示す工程順断面図である。上記課題は，半導
体基板１に絶縁膜２を形成する工程と， 該絶縁膜２上
に導電膜４を形成する工程と，該導電膜４に不純物を該
絶縁膜２に到達しないエネルギーでイオン注入する工程
と，該導電膜４上に素子間分離用絶縁膜５を形成する工
程と，マスクを用いて該素子間分離用絶縁膜５及び該導
電膜４をエッチング加工して，素子間分離膜５Ａ及びシ
ールドプレート４Ａを形成する工程と，該素子間分離膜
５Ａ及び該シールドプレート４Ａ側面に絶縁物の側壁６
を形成する工程と， 熱処理により前記不純物を該シー
ルドプレート４Ａから該絶縁膜２を通して該半導体基板
１に拡散させる工程とを有する半導体装置の製造方法に
よって解決される。
は実施例を示す工程順断面図である。上記課題は，半導
体基板１に絶縁膜２を形成する工程と， 該絶縁膜２上
に導電膜４を形成する工程と，該導電膜４に不純物を該
絶縁膜２に到達しないエネルギーでイオン注入する工程
と，該導電膜４上に素子間分離用絶縁膜５を形成する工
程と，マスクを用いて該素子間分離用絶縁膜５及び該導
電膜４をエッチング加工して，素子間分離膜５Ａ及びシ
ールドプレート４Ａを形成する工程と，該素子間分離膜
５Ａ及び該シールドプレート４Ａ側面に絶縁物の側壁６
を形成する工程と， 熱処理により前記不純物を該シー
ルドプレート４Ａから該絶縁膜２を通して該半導体基板
１に拡散させる工程とを有する半導体装置の製造方法に
よって解決される。
【００１３】また，前記導電膜４はシリコン膜であり，
前記不純物はｐ型不純物である半導体装置の製造方法に
よって解決される。
前記不純物はｐ型不純物である半導体装置の製造方法に
よって解決される。
【００１４】
【作用】シールドプレート４Ａ下の半導体基板に拡散す
る不純物はシールドプレート４Ａにイオン注入した不純
物であるから，イオン注入条件及び拡散処理条件を選ぶ
ことにより，半導体基板中の不純物濃度を高精度に制御
することができる。
る不純物はシールドプレート４Ａにイオン注入した不純
物であるから，イオン注入条件及び拡散処理条件を選ぶ
ことにより，半導体基板中の不純物濃度を高精度に制御
することができる。
【００１５】また，素子間分離膜の側面には側壁が形成
されているから，シールドプレート４Ａ下の半導体基板
に不純物が高濃度に拡散する領域はゲート電極やソース
・ドレインの形成される素子領域まで広がることがない
。
されているから，シールドプレート４Ａ下の半導体基板
に不純物が高濃度に拡散する領域はゲート電極やソース
・ドレインの形成される素子領域まで広がることがない
。
【００１６】シールドプレート４Ａをシリコン膜で形成
し，ｐ型不純物をイオン注入し，そのｐ型不純物を半導
体基板１に拡散するようにすれば，放射線損傷の影響を
防止し，かつ寄生トランジスタの動作電圧を高めるのに
特に有効である。
し，ｐ型不純物をイオン注入し，そのｐ型不純物を半導
体基板１に拡散するようにすれば，放射線損傷の影響を
防止し，かつ寄生トランジスタの動作電圧を高めるのに
特に有効である。
【００１７】
【実施例】図１（ａ） 〜（ｅ） は実施例を示す工程
順断面図で，以下，これらの図を参照しながら説明する
。
順断面図で，以下，これらの図を参照しながら説明する
。
【００１８】図１（ａ） 参照
半導体基板１としてｐ型のＳｉ基板を用い，ゲート酸化
膜と同程度の厚さの熱酸化膜２を形成する。雰囲気は乾
燥した酸素を用い，酸化温度は９５０ ℃以下とする。 酸化膜厚は，例えば２００ Åである。
膜と同程度の厚さの熱酸化膜２を形成する。雰囲気は乾
燥した酸素を用い，酸化温度は９５０ ℃以下とする。 酸化膜厚は，例えば２００ Åである。
【００１９】次に，将来素子間分離膜を形成する予定の
領域の熱酸化膜２に，Ｓｉ基板１を露出するコンコクト
窓３を形成する。 図１（ｂ） 参照 全面にＣＶＤ法により厚さ１０００ÅのポリＳｉ膜４を
形成する。ポリＳｉ膜４はコンコクト窓３を埋めてＳｉ
基板１に接触する。
領域の熱酸化膜２に，Ｓｉ基板１を露出するコンコクト
窓３を形成する。 図１（ｂ） 参照 全面にＣＶＤ法により厚さ１０００ÅのポリＳｉ膜４を
形成する。ポリＳｉ膜４はコンコクト窓３を埋めてＳｉ
基板１に接触する。
【００２０】ポリＳｉ膜４にＳｉ基板１と同型の不純物
，例えばボロン（Ｂ＋ ） をイオン注入する。加速エ
ネルギーは３０ｋｅＶ，ドーズ量は３×１０１５ｃｍ−
２とする。この条件ではＢ＋ はポリＳｉ膜４の中に注
入され，熱酸化膜２には到達しない。
，例えばボロン（Ｂ＋ ） をイオン注入する。加速エ
ネルギーは３０ｋｅＶ，ドーズ量は３×１０１５ｃｍ−
２とする。この条件ではＢ＋ はポリＳｉ膜４の中に注
入され，熱酸化膜２には到達しない。
【００２１】図１（ｃ） 参照
素子間分離膜形成用絶縁膜として，ＣＶＤ法により厚さ
３０００ÅのＳｉＯ２ 膜５を全面に形成する。
３０００ÅのＳｉＯ２ 膜５を全面に形成する。
【００２２】図１（ｄ） 参照
マスクを用いて（図示せず）ＳｉＯ２ 膜５及びポリＳ
ｉ膜４をエッチングし，素子間分離領域に素子間分離膜
５Ａ及びシールドプレート４Ａを形成する。
ｉ膜４をエッチングし，素子間分離領域に素子間分離膜
５Ａ及びシールドプレート４Ａを形成する。
【００２３】図１（ｅ） 参照
ＣＶＤ法により全面を覆う厚さ５０００ÅのＳｉＯ２
膜を形成し（図示せず），反応性イオンエッチング（Ｒ
ＩＥ）技術によりそのＳｉＯ２膜をエッチングし，素子
間分離膜５Ａ及びシールドプレート４Ａの側面にＳｉＯ
２ の側壁６を形成する。
膜を形成し（図示せず），反応性イオンエッチング（Ｒ
ＩＥ）技術によりそのＳｉＯ２膜をエッチングし，素子
間分離膜５Ａ及びシールドプレート４Ａの側面にＳｉＯ
２ の側壁６を形成する。
【００２４】窒素雰囲気中１０００℃， ３０分の熱処
理により，ポリＳｉ膜４の不純物（Ｂ＋ ） をＳｉ基
板１に拡散させる。このようにして素子間分離を行った
の素子領域にＭＯＳＦＥＴを形成した。
理により，ポリＳｉ膜４の不純物（Ｂ＋ ） をＳｉ基
板１に拡散させる。このようにして素子間分離を行った
の素子領域にＭＯＳＦＥＴを形成した。
【００２５】その結果，従来のシールドプレート素子間
分離を行った場合の寄生トランジスタの動作電圧が０．
５ Ｖ程度だったのに対して，本実施例では２〜３Ｖと
なり，その有効性が明らかとなった。
分離を行った場合の寄生トランジスタの動作電圧が０．
５ Ｖ程度だったのに対して，本実施例では２〜３Ｖと
なり，その有効性が明らかとなった。
【００２６】なお，ポリＳｉ膜４は非晶質Ｓｉ膜であっ
てもよい。
てもよい。
【００２７】
【発明の効果】以上説明したように，本発明によれば，
素子間分離膜下に反転層の発生するのを阻止し，寄生ト
ランジスタの動作電圧を高くした耐放射線素子を形成す
ることができる。本発明は耐放射線ＭＯＳＦＥＴの形成
に顕著な効果を奏するものである。
素子間分離膜下に反転層の発生するのを阻止し，寄生ト
ランジスタの動作電圧を高くした耐放射線素子を形成す
ることができる。本発明は耐放射線ＭＯＳＦＥＴの形成
に顕著な効果を奏するものである。
【図１】（ａ） 〜（ｅ） は実施例を示す工程順断面
図である。
図である。
【図２】（ａ）， （ｂ）は放射線の影響を説明するた
めの図である。
めの図である。
【図３】（ａ）， （ｂ）はシールドプレート素子間分
離方法の従来例を説明するための断面図である。
離方法の従来例を説明するための断面図である。
１は半導体基板であってＳｉ基板
２は絶縁膜であって熱酸化膜
３はコンタクト窓
４は導電膜でありシリコン膜であってポリＳｉ膜４Ａは
シールドプレート ５は素子間分離用絶縁膜であってＳｉＯ２ 膜５Ａは素
子間分離膜 ６は側壁 ７は絶縁膜であってゲート絶縁膜 ８はゲート電極 ９はソース １０はドレイン １１はＢＰＳＧ膜
シールドプレート ５は素子間分離用絶縁膜であってＳｉＯ２ 膜５Ａは素
子間分離膜 ６は側壁 ７は絶縁膜であってゲート絶縁膜 ８はゲート電極 ９はソース １０はドレイン １１はＢＰＳＧ膜
Claims (2)
- 【請求項１】 半導体基板（１） に絶縁膜（２）
を形成する工程と， 該絶縁膜（２） 上に導電膜（４
） を形成する工程と，該導電膜（４） に不純物を該
絶縁膜（２） に到達しないエネルギーでイオン注入す
る工程と，該導電膜（４） 上に素子間分離用絶縁膜（
５） を形成する工程と，マスクを用いて該素子間分離
用絶縁膜（５） 及び該導電膜（４） をエッチング加
工して，素子間分離膜（５Ａ）及びシールドプレート（
４Ａ）を形成する工程と，該素子間分離膜（５Ａ）及び
該シールドプレート（４Ａ）側面に絶縁物の側壁（６）
を形成する工程と， 熱処理により前記不純物を該シ
ールドプレート（４Ａ）から該絶縁膜（２） を通して
該半導体基板（１） に拡散させる工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記導電膜（４） はシリコン膜であ
り，前記不純物はｐ型不純物であることを特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP606091A JPH04239776A (ja) | 1991-01-23 | 1991-01-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP606091A JPH04239776A (ja) | 1991-01-23 | 1991-01-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04239776A true JPH04239776A (ja) | 1992-08-27 |
Family
ID=11628051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP606091A Withdrawn JPH04239776A (ja) | 1991-01-23 | 1991-01-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04239776A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5543703A (en) * | 1993-12-24 | 1996-08-06 | Nippondenso Co., Ltd. | Generator motor for vehicles |
-
1991
- 1991-01-23 JP JP606091A patent/JPH04239776A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5543703A (en) * | 1993-12-24 | 1996-08-06 | Nippondenso Co., Ltd. | Generator motor for vehicles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950001157B1 (ko) | 반도체장치의 제조방법 | |
| US4258465A (en) | Method for fabrication of offset gate MIS device | |
| EP0218408A2 (en) | Process for forming lightly-doped-grain (LDD) structure in integrated circuits | |
| US5940710A (en) | Method for fabricating metal oxide semiconductor field effect transistor | |
| US5219773A (en) | Method of making reoxidized nitrided oxide MOSFETs | |
| US4716451A (en) | Semiconductor device with internal gettering region | |
| JPH07201892A (ja) | 低濃度ドーピングドレインを有するｍｏｓ型電界効果トランジスタの製造方法 | |
| US5218214A (en) | Field oxide termination and gate oxide | |
| JPH09223797A (ja) | 半導体装置の製造方法 | |
| JPH04239776A (ja) | 半導体装置の製造方法 | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| KR100220251B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JPH08316477A (ja) | 半導体素子の製造方法 | |
| KR0167606B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH05267338A (ja) | 半導体装置の製造方法 | |
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
| JP3480500B2 (ja) | 半導体素子形成方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JPH07321303A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| KR19980030510A (ko) | 모스펫(mos fet)의 구조 및 제조방법 | |
| JPH04240731A (ja) | 半導体装置の製造方法 | |
| JPH04239777A (ja) | 半導体装置の製造方法 | |
| JPH04179238A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH04179162A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |