JPH04236771A - 真空蒸着方法及び真空蒸着装置 - Google Patents

真空蒸着方法及び真空蒸着装置

Info

Publication number
JPH04236771A
JPH04236771A JP471591A JP471591A JPH04236771A JP H04236771 A JPH04236771 A JP H04236771A JP 471591 A JP471591 A JP 471591A JP 471591 A JP471591 A JP 471591A JP H04236771 A JPH04236771 A JP H04236771A
Authority
JP
Japan
Prior art keywords
substrate
shutter
vacuum
vapor deposition
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP471591A
Other languages
English (en)
Inventor
Kinshiro Kosemura
小瀬村 欣司郎
Masahiro Kobayashi
小林 昌宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP471591A priority Critical patent/JPH04236771A/ja
Publication of JPH04236771A publication Critical patent/JPH04236771A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体基板上に電極用の
金属を真空蒸着する方法、及びそのための真空蒸着装置
に関する。
【0002】近年、微細ゲート電極(例えばゲート長が
0.2μm)を有する化合物半導体装置が開発されてい
る(例えばHEMT等)。微細ゲートの金属電極を形成
する技術として、リフトオフ法がある。これはレジスト
パターンを形成した基板上にレジスト膜より薄い金属膜
を蒸着した後、レジストを除去することにより、所望の
金属電極を得るものである。このような金属電極では、
膜質(特に界面の膜質)の良否がデバイス特性に影響を
与えるため、良好な膜質(特に界面の膜質)の金属膜を
被着することが必要である。
【0003】
【従来の技術】半導体基板上に電極用の金属を真空蒸着
する方法、及びそのための真空蒸着装置の従来例を図2
を用いて説明する。図2は従来の真空蒸着装置の要部を
示す模式断面図である。尚、図中、図1と同じものには
同一の符号を付与した。
【0004】先ず、従来の真空蒸着装置の一例を説明す
る。1は被蒸着物の基板、2は蒸着ソース、11は真空
チャンバ、12は基板ホルダ、14は膜厚計、23はシ
ャッタである。真空チャンバ11は排気口11a を有
し、この排気口11a を介してターボ分子ポンプ、ク
ライオポンプ等の真空ポンプ(図示は省略)により高真
空に排気される。蒸着ソース2は抵抗加熱方式、電子ビ
ーム方式等の加熱手段(図示は省略)により加熱されて
蒸発する。膜厚計14は蒸着速度と膜厚を表示する(水
晶膜厚計)。シャッタ23は蒸着ソース2の上方近傍で
回動し、蒸着ソース2を遮蔽する。
【0005】次に、この真空蒸着装置を用い、半導体基
板上に金属を蒸着する方法の従来例を説明する。先ず、
基板1を基板ホルダ12に載置し、シャッタ23を閉じ
た状態で真空チャンバ11内を真空排気する。真空チャ
ンバ11内が所定の真空度に到達した後、蒸着ソース2
を加熱してこれを溶かす。更に蒸着物質の温度を上げた
後シャッタ23を開き、蒸着を開始する。膜厚計14に
より膜厚を監視し、所定の膜厚に達した時点でシャッタ
23を閉じ、ソース2の加熱を停止して蒸着を終了する
【0006】
【発明が解決しようとする課題】このように、従来の真
空蒸着装置を用い、従来の製造方法により基板に金属を
蒸着する場合、蒸着ソース近傍のシャッタを開いた瞬間
に真空チャンバや基板ホルダ等が昇温して付着ガスを放
出し、真空チャンバ内の真空度が著しく低下した状態で
蒸着が開始される。又、この装置ではシャッタを開く前
には蒸着速度を真空チャンバ内の膜厚計でモニタリング
をすることが出来ないから、常に最適蒸着速度で蒸着を
開始出来るとは限らない。低真空での蒸着及び低い蒸着
速度での蒸着は、いずれも膜質を低下させる要因となる
。従って膜質(特に界面の膜質)が良好な金属膜を得難
い、という問題があった。
【0007】本発明はこのような問題を解決して、半導
体基板上に良好な膜質の金属膜を得ることが可能な真空
蒸着方法及び真空蒸着装置を提供することを目的とする
【0008】
【課題を解決するための手段】この目的は、本発明によ
れば、基板1下面の近傍で基板1下面を選択的に遮蔽す
るシャッタ13を有する真空蒸着装置を使用し、先ずシ
ャッタ13を閉じて基板1の下面を選択的に遮蔽した状
態で蒸着ソース2を加熱蒸発し、蒸着速度が所定値に達
した後にシャッタ13を開いて基板1に金属を被着させ
ることで、達成される。
【0009】
【作用】本発明では、シャッタで基板を選択的に遮蔽し
た状態で蒸着ソースを加熱して蒸着を開始する(予備蒸
着)と、周辺部材(真空チャンバ、基板ホルダ、シャッ
タ等)が昇温して付着ガスを放出し、真空チャンバ内の
真空度が低下するが、その後、表面が被覆され、放出さ
れたガスの排気と被覆物質のゲッタリング効果により高
真空を回復する。この段階でシャッタを開いて基板の蒸
着を開始すれば、この時の真空度低下は僅かであり(シ
ャッタによる遮蔽面積が小さいため)直ちに回復するか
ら、得られる蒸着膜の膜質は界面を含めて良好となる。
【0010】又、本発明の真空蒸着装置のシャッタは蒸
着ソース近傍にはないから、予備蒸着の段階でも蒸着速
度を精確にモニタリング出来る。従って、所定の蒸着速
度に達したことを確認した後に半導体基板の蒸着を開始
すれば、得られる蒸着膜の膜質は界面を含めて良好とな
る。
【0011】
【実施例】本発明に基づき半導体基板上に電極用の金属
を真空蒸着する方法、及びそのための真空蒸着装置の実
施例を図1を用いて説明する。図1は本発明の実施例の
真空蒸着装置の要部を示す模式断面図である。図中、1
は被蒸着物の基板、2は蒸着ソース、11は真空チャン
バ、12は基板ホルダ、13はシャッタ、14は膜厚計
である。
【0012】先ず、本発明の実施例の真空蒸着装置を説
明する。真空チャンバ11は排気口11a を有し、こ
の排気口11a を介してターボ分子ポンプ、クライオ
ポンプ等の真空ポンプ(図示は省略)により高真空に排
気される。 シャッタ13は基板ホルダ12の直下で回動して基板1
を選択的に遮蔽することが出来る。蒸着ソース2は抵抗
加熱方式、電子ビーム方式等の加熱手段(図示は省略)
により加熱されて蒸発する。膜厚計14はシャッタ13
より蒸着ソース2に近い位置に配設されており、蒸着速
度と膜厚を表示する(水晶膜厚計)。
【0013】次に、この真空蒸着装置を用いた本発明の
真空蒸着方法の実施例を説明する。この例は、表面にパ
ターニングしたレジスト膜を有する半導体基板上に厚さ
0.5μmのアルミニウム膜を蒸着した例である。
【0014】基板1を基板ホルダ12に載置し、シャッ
タ13を閉じて基板1下面を遮蔽した状態で真空チャン
バ11内を真空排気する。真空チャンバ11内が到達真
空度(1×10−7 Torr)に達した後、蒸着ソー
ス2(アルミニウム)を加熱して蒸着を開始する(即ち
予備蒸着)。この際、蒸着ソース2及び周囲部材からの
放出ガスのために真空度は低下するが、6×10−6 
Torr 程度まで低下した後、回復に向かう。
【0015】蒸着速度が所定値(40Å/秒)に到達し
、真空度が2×10−7 Torr 程度に回復した時
点でシャッタ13を開き、基板1の蒸着を開始する。シ
ャッタ13を開いた際、基板1からのガス放出のために
真空度が僅かに(3×10−7 Torr 程度に)低
下するが、直ちに(約1秒後に)回復する。
【0016】所定の膜厚に達した時点でシャッタ13を
閉じ、蒸着ソース2の加熱を停止して蒸着を終了する。 このようにして得られたアルミニウム膜の膜質は、界面
を含めて良好であった。
【0017】本発明は以上の実施例に限定されることな
く、更に種々変形して実施出来る。例えば、蒸着ソース
2が複数個の場合も、本発明は有効である。
【0018】
【発明の効果】以上説明したように、本発明によれば、
半導体基板上に良好な膜質の金属膜を得ることが可能な
真空蒸着方法及び真空蒸着装置を提供することが出来、
半導体装置の特性向上等に寄与する。
【図面の簡単な説明】
【図1】  本発明の実施例の真空蒸着装置の要部を示
す模式断面図である。
【図2】  従来の真空蒸着装置の要部を示す模式断面
図である。
【符号の説明】
1  基板 2  蒸着ソース 11  真空チャンバ 11a 排気口 12  基板ホルダ 13, 23  シャッタ 14  膜厚計

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  シャッタ(13)を閉じて基板(1)
     下面を選択的に遮蔽した状態で蒸着ソース(2) を
    加熱する工程と、その後に該シャッタ(13)を開いて
    該基板(1) に金属を被着させる工程とを有すること
    を特徴とする真空蒸着方法。
  2. 【請求項2】  蒸着速度が所定値に達した後に前記シ
    ャッタ(13)を開いて前記基板(1) に金属を被着
    させることを特徴とする請求項1記載の真空蒸着方法。
  3. 【請求項3】  基板(1) 下面の近傍で該基板(1
    ) 下面を選択的に遮蔽するシャッタ(13)を有する
    ことを特徴とする真空蒸着装置。
JP471591A 1991-01-18 1991-01-18 真空蒸着方法及び真空蒸着装置 Withdrawn JPH04236771A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP471591A JPH04236771A (ja) 1991-01-18 1991-01-18 真空蒸着方法及び真空蒸着装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP471591A JPH04236771A (ja) 1991-01-18 1991-01-18 真空蒸着方法及び真空蒸着装置

Publications (1)

Publication Number Publication Date
JPH04236771A true JPH04236771A (ja) 1992-08-25

Family

ID=11591582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP471591A Withdrawn JPH04236771A (ja) 1991-01-18 1991-01-18 真空蒸着方法及び真空蒸着装置

Country Status (1)

Country Link
JP (1) JPH04236771A (ja)

Similar Documents

Publication Publication Date Title
JPS58177469A (ja) 半導体基板の加熱方法及び加熱装置
JPH0737887A (ja) 配線形成方法,配線修復方法,及び配線パターン変更方法
US4179528A (en) Method of making silicon device with uniformly thick polysilicon
US3934059A (en) Method of vapor deposition
EP0247140B1 (en) Sputtering method for reducing hillocking in aluminum layers formed on substrates
JPH04236771A (ja) 真空蒸着方法及び真空蒸着装置
JPH0522377B2 (ja)
US4228452A (en) Silicon device with uniformly thick polysilicon
JPS63317676A (ja) 無粒構造金属化合物薄膜の製造方法
JPS58218126A (ja) リフトオフ加工用真空蒸着装置およびその使用方法
JP3659653B2 (ja) 基板上に層を設ける方法およびこれに使用するスパッタリング装置
JPH0518906B2 (ja)
JP2776807B2 (ja) 半導体装置の製造方法
JPH07113172A (ja) 薄膜加工用コリメーター、薄膜加工装置、薄膜加工方法並びに半導体装置の配線形成方法
JPH0414493B2 (ja)
JPH07252655A (ja) 薄膜形成装置
JPH048506B2 (ja)
JP2744505B2 (ja) シリコンスパッタリング装置
JPH0543789B2 (ja)
JPS5976418A (ja) 薄膜の製造方法
JPH0559991B2 (ja)
JPS61235558A (ja) スパツタリング装置
JPH03147308A (ja) 薄膜パーマロイの被着方法
JPS59115525A (ja) 半導体装置の製造方法
JPS5910225A (ja) 金属シリサイドの形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514