JPH04235604A - Programmable controller - Google Patents

Programmable controller

Info

Publication number
JPH04235604A
JPH04235604A JP158291A JP158291A JPH04235604A JP H04235604 A JPH04235604 A JP H04235604A JP 158291 A JP158291 A JP 158291A JP 158291 A JP158291 A JP 158291A JP H04235604 A JPH04235604 A JP H04235604A
Authority
JP
Japan
Prior art keywords
program
execution
processing
programmable controller
identification information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP158291A
Other languages
Japanese (ja)
Inventor
Akihide Hamada
濱田 明秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP158291A priority Critical patent/JPH04235604A/en
Publication of JPH04235604A publication Critical patent/JPH04235604A/en
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

PURPOSE:To offer only the functions that are desired by users by providing previously all execution enabling functions to a programmable controller. CONSTITUTION:A storage means 100 stores plural programs which prescribed the executing contents of each type of processing, and an arithmetic processing means 1100 reads a designated program out of the means 100 and computes the program. Then a register means 1200 is added to register the identification information on a program that enables the execution of an arithmetic operation together with a control means 1300 which grants the execution of the arithmetic operation of the means 1100 for the program stored in the means 1000 that is equal to the program showing the identification information on the means 1200. Then the means 1200 designates the specific one of various type of programs stored in the means 1000, and only this specific program can be carried out.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、電子機器を自動制御す
るプログラマブルコントローラに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a programmable controller for automatically controlling electronic equipment.

【0002】0002

【従来の技術】従来のプログラマブルコントローラにお
ける演算スキャンは、演算処理→出力処理→入力処理→
システム制御→演算処理の順序で行うサイクリックスキ
ャン方式が一般的に用いられている。さらに、この順序
では処理しきれない場合を考慮して、割込手段を用いて
、一部の演算処理→出力処理→入力処理等を優先的に行
う割込スキャン方式が用意されている。また、ユーザプ
ログラムの命令処理時間に影響されず、常に、一定時間
のスキャン間隔を保証するコンスタントスキャンによる
処理方式も知られている。プログラマブルコントローラ
のシーケンス演算機能の他の機能としては機器故障診断
、シーケンスプログラムのデバック処理等がよく知られ
ている。これら機能は図5に示す手順でスキャン毎に実
行される。
[Prior Art] Arithmetic scanning in a conventional programmable controller consists of arithmetic processing → output processing → input processing →
A cyclic scan method is generally used, which performs system control in the order of arithmetic processing. Furthermore, in consideration of cases where processing cannot be completed in this order, an interrupt scan method is provided in which an interrupt means is used to prioritize a part of arithmetic processing → output processing → input processing, etc. Further, a processing method using constant scanning is also known, which always guarantees a scan interval of a constant time without being affected by the instruction processing time of a user program. Other well-known functions of the sequence calculation function of the programmable controller include equipment failure diagnosis and sequence program debug processing. These functions are executed for each scan according to the procedure shown in FIG.

【0003】0003

【発明が解決しようとする課題】しかしながら、特定の
ユーザにとっては特に必要としない機能をもプログラマ
ブルコントローラが搭載しているので、上記特定のユー
ザからプログラマブルコントローラの操作を習得するの
に苦労するという声も聞かれる。そこで、本発明の目的
は、実行可能な全ての機能をプログラマブルコントロー
ラに搭載しておき、ユーザの希望する機能のみを提供す
ることのできるプログラマブルコントローラを提供する
ことにある。
[Problem to be Solved by the Invention] However, since the programmable controller is equipped with functions that are not particularly necessary for specific users, the above-mentioned specific users say that it is difficult to learn how to operate the programmable controller. is also asked. SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a programmable controller that is equipped with all executable functions and can provide only the functions desired by the user.

【0004】0004

【課題を解決するための手段】このような目的を達成す
るために、本発明は、各種システム処理の実行内容を規
定した複数のプログラムを記憶した記憶手段と、予め指
定されたプログラムを前記記憶手段から読出し、演算実
行する演算処理手段と、演算実行を許可するプログラム
を示す識別情報を登録する登録手段と、該登録手段の識
別情報の示すプログラムと同一の前記記憶手段に記憶さ
れたプログラムについて前記演算処理手段の演算実行を
許可する制御手段とを具えたことを特徴とする
[Means for Solving the Problems] In order to achieve such an object, the present invention provides a storage means that stores a plurality of programs that define execution contents of various system processes, and a storage means that stores a pre-specified program. an arithmetic processing means that reads out from the means and executes an arithmetic operation; a registration means that registers identification information indicating a program that is permitted to perform an arithmetic operation; and a program stored in the storage means that is the same as the program indicated by the identification information of the registration means. and a control means for permitting the arithmetic processing means to execute arithmetic operations.

【000
5】
000
5]

【作用】本発明では、記憶手段に記憶した各種プログラ
ムの中の特定プログラムを登録手段により指定して、こ
の特定プログラムのみを実行可能とする。このためのメ
ーカ側では、プログラマブルコントローラの実行可能な
全機能についてのプログラムを記憶手段に記憶させてお
けばよく、ユーザの要求毎にプログラムを選択的に記憶
させる必要がないので、製造工程を簡素することができ
る。また、ユーザ側にとっても不必要なプログラムが実
行されないので、システム処理の実行時間を短縮するこ
とができるという利点がある。また、操作処理も簡素化
される。
[Operation] In the present invention, a specific program among various programs stored in the storage means is designated by the registration means, and only this particular program can be executed. For this purpose, the manufacturer only has to store programs for all the executable functions of the programmable controller in the storage means, and there is no need to selectively store programs for each user request, simplifying the manufacturing process. can do. Further, since programs unnecessary for the user are not executed, there is an advantage that the execution time of system processing can be shortened. Moreover, the operation process is also simplified.

【0006】[0006]

【実施例】以下、図面を参照して本発明実施例を詳細に
説明する。
Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

【0007】図1は本発明実施例の基本構成を示す。FIG. 1 shows the basic configuration of an embodiment of the present invention.

【0008】本実施例のプログラマブルコントローラは
、各種システム処理の実行内容を規定した複数のプログ
ラムを記憶した記憶手段1000と、予め指定されたプ
ログラムを前記記憶手段から読出し、演算実行する演算
処理手段1100と、演算実行を許可するプログラムを
示す識別情報を登録する登録手段1200と、該登録手
段の識別情報の示すプログラムと同一の前記記憶手段に
記憶されたプログラムについて前記演算処理手段の演算
実行を許可する制御手段1300とを具えている。
The programmable controller of this embodiment includes a storage means 1000 that stores a plurality of programs that define the execution contents of various system processes, and an arithmetic processing means 1100 that reads a prespecified program from the storage means and executes the calculation. a registration means 1200 for registering identification information indicating a program whose execution of calculations is permitted; and a registration means 1200 for registering identification information indicating a program whose execution of calculations is permitted, and permission for the calculation processing means to execute calculations for a program stored in the storage means that is the same as the program indicated by the identification information of the registration means. A control means 1300 is provided.

【0009】図2は本発明実施例の具体的な回路構成を
示す。
FIG. 2 shows a specific circuit configuration of an embodiment of the present invention.

【0010】図2において、中央演算処理装置(CPU
)1はシステムメモリ4上のシステムプログラムにした
がってシステム全体の制御を行う。
In FIG. 2, a central processing unit (CPU
) 1 controls the entire system according to the system program on the system memory 4.

【0011】ビット演算プロセッサ(BP)2はユーザ
メモリ3上のユーザプログラムに従ってシーケンス演算
を行う。
A bit operation processor (BP) 2 performs sequence operations according to a user program stored in a user memory 3.

【0012】入出力(I/O)バスインタフェース(I
F)はI/O装置9および高速カウンタ10等のオプシ
ョン装置とバス8を介して接続している。
Input/output (I/O) bus interface (I
F) is connected to optional devices such as an I/O device 9 and a high-speed counter 10 via a bus 8.

【0013】ローダIF7はローダ(プログラミング装
置)と通信を行う。
[0013] The loader IF7 communicates with the loader (programming device).

【0014】設定スイッチ6は動作モードを設定する。 ローダIF7および設定スイッチ6はCPU1に接続さ
れている。なお、システムメモリ4には登録テーブル4
Aが設けられている。
The setting switch 6 sets the operating mode. Loader IF7 and setting switch 6 are connected to CPU1. Note that the system memory 4 has a registration table 4.
A is provided.

【0015】登録テーブル4Aには図4に示すように、
プログラマブルコントローラにおいて実行可能な機能名
に関連付けて”1”/”O”のフラグ情報を格納する。 このフラグ情報におけるビット”1”はフラグ情報と対
応の機能、具体的にはこの機能を規定したシステムプロ
グラムの実行を許可することを表わす。
As shown in FIG. 4, the registration table 4A has the following information:
Flag information of "1"/"O" is stored in association with the name of a function executable in the programmable controller. Bit "1" in this flag information indicates that execution of a function corresponding to the flag information, specifically, a system program that defines this function, is permitted.

【0016】ローダの操作もしくは設定スイッチ6から
フラグ情報およびその機能名を示す識別情報が入力され
たときにCPU1により登録テーブル4Aに対するフラ
グ情報の登録が行われる。
When flag information and identification information indicating its function name are input through the operation of the loader or the setting switch 6, the CPU 1 registers the flag information in the registration table 4A.

【0017】CPU1およびBP2ではスキャン処理の
終了毎に図3の制御手順を実行し、登録テーブル4Aに
おいて実行の許可されている処理プログラムを順次に実
行する。具体的には、たとえばCPU1又はBP4のプ
ロセッサは、登録テーブル4Aのフラグ情報を読出し、
このフラグ情報がビット”1”であるか否かの判定を行
う。次にフラグ情報が”1”であるとの判定結果が得ら
れたときにそのフラグ情報と対応の処理プログラムを実
行する。このフラグ情報のビット内容の判別処理(図3
において、符合S2,S4,S6,S9,S10の処理
)を実行するときのCPU1又はB1が本発明の制御手
段として動作する。また、登録テーブル4Aおよび設定
スイッチ6が本発明の登録手段として動作し、システム
メモリ4が本発明の記憶手段として動作する。さらに各
機能毎のシステムプログラムを実行するときのCPU1
又はB1が本発明の演算処理手段として動作する。
The CPU 1 and the BP 2 execute the control procedure shown in FIG. 3 every time the scanning process is completed, and sequentially execute the processing programs that are permitted to be executed in the registration table 4A. Specifically, for example, the processor of CPU1 or BP4 reads the flag information of the registration table 4A,
It is determined whether this flag information is bit "1" or not. Next, when a determination result that the flag information is "1" is obtained, a processing program corresponding to the flag information is executed. Discrimination processing of the bit contents of this flag information (Figure 3
In this case, the CPU 1 or B1 when executing the processes S2, S4, S6, S9, and S10 operates as the control means of the present invention. Further, the registration table 4A and the setting switch 6 operate as a registration means of the present invention, and the system memory 4 operates as a storage means of the present invention. Furthermore, the CPU 1 when executing the system program for each function
Alternatively, B1 operates as the arithmetic processing means of the present invention.

【0018】以上、説明したように、本実施例ではユー
ザの必要なシステム処理を選択的に実行できるだけでな
く、従来のように図5に示す手順で全てのシステム処理
を実行する場合に比べて、システム処理時間も短縮され
る。
As explained above, in this embodiment, not only can the system processing required by the user be selectively executed, but also it is possible to execute all the system processing according to the procedure shown in FIG. 5 as in the conventional case. , system processing time is also reduced.

【0019】本実施例の他に次の例が挙げられる。In addition to this embodiment, the following examples are given.

【0020】1)本実施例ではシステムメモリに格納さ
れたプログラムの中で実行を許可するプログラムを登録
テーブル4Aのフラグ情報で表わしている。多数のプロ
セッサでプログラムを選択的に実行する場合は、フラグ
情報を多値化し、たとえば”0”は実行禁止、”1”は
第1プロセッサの実行許可、”2”は第2プロセッサの
実行許可というようにフラグ情報に意味付けを行うと、
登録テーブル4Aにより実行プログラムの各プロセッサ
に対する割当てが可能となる。
1) In this embodiment, programs that are permitted to be executed among programs stored in the system memory are represented by flag information in the registration table 4A. When a program is selectively executed on multiple processors, the flag information is multi-valued. For example, "0" disables execution, "1" enables execution of the first processor, and "2" enables execution of the second processor. If you give meaning to flag information like this,
The registration table 4A allows execution programs to be assigned to each processor.

【0021】[0021]

【発明の効果】以上、説明したように、本発明によれば
、ユーザは必要なシステム機能を選択することができる
。このため、プログラマブルコントローラに搭載した全
システム機能についてシステム起動時およびスキャンサ
イクルの開始時に必要としたシステム機能毎の初期処理
が減じ、システム処理時間を短縮することができるとい
う効果が得られる。
As described above, according to the present invention, the user can select necessary system functions. Therefore, the initial processing required for each system function at the time of system startup and the start of a scan cycle for all system functions installed in the programmable controller is reduced, resulting in the effect that system processing time can be shortened.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明実施例の基本構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing the basic configuration of an embodiment of the present invention.

【図2】本発明実施例の回路構成を示すブロック図であ
る。
FIG. 2 is a block diagram showing a circuit configuration of an embodiment of the present invention.

【図3】図1のBP2又はCPU1が実行する制御手順
を示すフローチャートである。
FIG. 3 is a flowchart showing a control procedure executed by BP2 or CPU1 in FIG. 1;

【図4】本発明実施例の登録テーブルの内容を示す説明
図である。
FIG. 4 is an explanatory diagram showing the contents of a registration table according to the embodiment of the present invention.

【図5】従来例のシステム処理手順を示すフローチャー
トである。
FIG. 5 is a flowchart showing a conventional system processing procedure.

【符号の説明】[Explanation of symbols]

1  CPO 2  BP 3  ユーザメモリ 4  システムメモリ 4A  登録テーブル 5  I/OバスIF 6  設定スイッチ 7  ローダIF 8  バス 9  I/O 10  高速カウンタ 1 CPO 2 BP 3 User memory 4 System memory 4A Registration table 5 I/O bus IF 6 Setting switch 7 Loader IF 8 Bus 9 I/O 10 High speed counter

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  各種システム処理の実行内容を規定し
た複数のプログラムを記憶した記憶手段と、予め指定さ
れたプログラムを前記記憶手段から読出し、演算実行す
る演算処理手段と、演算実行を許可するプログラムを示
す識別情報を登録する登録手段と、該登録手段の識別情
報の示すプログラムと同一の前記記憶手段に記憶された
プログラムについて前記演算処理手段の演算実行を許可
する制御手段とを具えたことを特徴とするプログラマブ
ルコントローラ。
1. A storage means that stores a plurality of programs defining execution contents of various system processes, an arithmetic processing means that reads a pre-designated program from the storage means and executes an operation, and a program that permits the execution of an operation. and a control means for permitting the arithmetic processing means to perform arithmetic operations on a program stored in the storage means that is the same as the program indicated by the identification information of the registration means. Features a programmable controller.
JP158291A 1991-01-10 1991-01-10 Programmable controller Pending JPH04235604A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP158291A JPH04235604A (en) 1991-01-10 1991-01-10 Programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP158291A JPH04235604A (en) 1991-01-10 1991-01-10 Programmable controller

Publications (1)

Publication Number Publication Date
JPH04235604A true JPH04235604A (en) 1992-08-24

Family

ID=11505516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP158291A Pending JPH04235604A (en) 1991-01-10 1991-01-10 Programmable controller

Country Status (1)

Country Link
JP (1) JPH04235604A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297997A (en) * 2003-02-12 2004-10-21 Japan Control Engineering Co Ltd Safety controller
JP2008146402A (en) * 2006-12-11 2008-06-26 Mitsubishi Electric Corp Cpu unit, system processing execution method and program for making cpu unit execute the same method
JP2009169621A (en) * 2008-01-15 2009-07-30 Omron Corp Plc equipped with interrupt function

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297997A (en) * 2003-02-12 2004-10-21 Japan Control Engineering Co Ltd Safety controller
JP2008146402A (en) * 2006-12-11 2008-06-26 Mitsubishi Electric Corp Cpu unit, system processing execution method and program for making cpu unit execute the same method
JP2009169621A (en) * 2008-01-15 2009-07-30 Omron Corp Plc equipped with interrupt function

Similar Documents

Publication Publication Date Title
JPH0454255B2 (en)
JPH04235604A (en) Programmable controller
KR930006516B1 (en) Dta processing system
JPH0283749A (en) Internal interruption control system for microprocessor
JPH05181673A (en) Microprocessor
JPS62296236A (en) Interruption processor for microprocessor
JPS61166631A (en) Microprogram control processor
JPH0440532A (en) Real time processor
JP2899009B2 (en) Information processing device
JP2944093B2 (en) Multiprocessor type information processing device
JPH03204004A (en) Programmable controller
JPS5835648A (en) Program execution controlling system
JPH04230533A (en) Interruption control circuit
JPS60126731A (en) Program control method
JPH01302462A (en) Multiprocessor monitor system
JPS6371703A (en) Programmable sequence controller with function for time division processing of function instruction
JPS5850381B2 (en) Step control method
JPH1011320A (en) Rom program monitor device of processor of computer or the like
JPS615349A (en) Programmable controller
JPH04311225A (en) System for executing microprocessor instruction
JPS61151745A (en) Interruption processing system
JPS6015970B2 (en) Interrupt processing device in microprocessor
JPS6383826A (en) Hard copy controller
JPS62217326A (en) Computer capable of storing and switching plural os
JPH0362131A (en) Multiprocessor system