JPH05181673A - Microprocessor - Google Patents

Microprocessor

Info

Publication number
JPH05181673A
JPH05181673A JP34570591A JP34570591A JPH05181673A JP H05181673 A JPH05181673 A JP H05181673A JP 34570591 A JP34570591 A JP 34570591A JP 34570591 A JP34570591 A JP 34570591A JP H05181673 A JPH05181673 A JP H05181673A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
instruction
control
processing
macro
conversion table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP34570591A
Other languages
Japanese (ja)
Inventor
Hitoshi Takahashi
均 高橋
Original Assignee
Fujitsu Ltd
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To provide the microprocessor which executes a high-speed event processing without accelerating a clock frequency, improves versatility and facilitates an interface with a high-level language.
CONSTITUTION: This device is provided with a peripheral circuit (exclusive processing means) 3, main memory (instruction storing means) 1 to store a macro instruction composed of a general-purpose instruction and an extending instruction, extending instruction conversion table 6 to convert the extending instruction in the macro instruction stored in the instruction storing means 1 into a processing instruction for executing prescribed control in a prescribed controlled system, and control processing means 2 to execute the various control processings of the controlled system based on the macro instruction stored in the instruction storing means 1 when executing any prescribed instruction and in case of executing the control processing based on the extending instruction as the macro instruction, the control processing means 2 executes the prescribed control processing converted by the extending instruction conversion table 6.
COPYRIGHT: (C)1993,JPO&Japio

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、マイクロプロセッサに係り、詳しくは、例えば、マイコン内蔵の電化製品等の分野に用いて好適な、電化製品の各種動作を制御するマイクロプロセッサに関する。 BACKGROUND OF THE INVENTION This invention relates to a microprocessor and, more particularly, for example, suitable for use in the fields of electrical appliances for built-in microcomputer, to a microprocessor that controls various operations of the appliance. 近年、例えば、エアコン、 In recent years, for example, air conditioning,
炊飯ジャー等のマイコン内蔵電化製品が数多く提供され、これに伴い、電化製品等に内蔵するためのマイクロプロセッサが数多く開発されている。 Microcontroller built appliances such as rice cookers are provided numerous Along with this, the micro-processor for built-in electrical appliances have been developed.

【0002】このマイクロプロセッサに求められる機能として、市場では特定状況下における所定処理であるイベント処理を高速に行えるマイクロプロセッサが要求されており、各社独自の高速・高機能CPU(Central Pr [0002] As functions required for the microprocessor, the market has a microprocessor capable of performing a high speed event processing is a predetermined processing is required under certain circumstances, proprietary high-speed, high-performance CPU (Central Pr
ocessing Unit )コアを搭載したシングルチップマイコン(マイクロプロセッサ)を各々開発し、この要求に答えようといる。 Ocessing Unit) each developing a single-chip microcomputer provided with a core (microprocessor), are trying to answer this demand.

【0003】 [0003]

【従来の技術】従来のこの種のマイクロプロセッサとしては、イベント処理を高速に行うため、以下に述べるような手法によるマイクロプロセッサがあった。 As a conventional microprocessor of this kind, for performing the event processing at high speed, there is a microprocessor according to techniques as described below. 外部から供給するクロックをより高速化し、単位時間当たりの処理機能を向上させたもの(クロック周波数のアップ)。 More faster clock supplied from the outside, which has improved processing function per unit time (the clock frequency of up).

【0004】イベント発生時にCPUの命令動作を一時停止し、イベント処理を行う上で必要なブロック間での転送を優先的に行うもの(自動転送)。 [0004] event to pause CPU instruction operation in the event, the transfer between blocks required in performing event processing performs preferentially (automatic transfer). 注目するイベントの処理のみを行う周辺回路を内蔵し、イベント処理用周辺回路とその他の周辺回路及びC Incorporates a peripheral circuit for performing only the process of interest to the event, the peripheral circuits for event processing and other peripheral circuits and C
PU間とでデータの転送が必要な時以外は、イベント処理用周辺回路だけで処理を行うもの(専用回路の内蔵)。 Except when the transfer of data between the between the PU is required, which performs only the processing for the peripheral circuitry event processing (internal dedicated circuit).

【0005】 [0005]

【発明が解決しようとする課題】しかしながら、前述した従来例のマイクロプロセッサにあっては、クロック周波数をアップするという構成となっていたため、外部クロックの高速化に伴って、消費電流が増大し、また、 [SUMMARY OF THE INVENTION However, in the microprocessor of the prior art example described above, since has been a configuration in which up the clock frequency, with the speed of the external clock, the current consumption increases, Also,
デバイスから発生するノイズも多くなる。 Noise generated by the device is also increased. さらに、使用するデバイスにも速いクロックスピードに対応するものが必要となり、デバイスのコストもアップするという問題点があった。 In addition, it is necessary to correspond to the faster clock speed to a device to be used, there is a problem that also up the cost of the device.

【0006】従来例のマイクロプロセッサにあっては、イベント処理を行う上で必要なブロック間での転送を優先的に行う、すなわち、自動転送を行うという構成となっており、通常、自動転送機能は所定ブロック間の転送、及び予め決められた演算以外には対応できないのが一般的であり、各ユーザの必要とする機能をマイクロプロセッサに設定する際、各ユーザ毎にマイクロプロセッサを作成しなくてはならず、汎用性が低いという問題点があった。 [0006] In the microprocessor of the prior art, to transfer between blocks required in performing event processing preferentially, i.e., it has a configuration of performing automatic transfer, usually automatic transfer function transfer between a given block, and is generally not possible correspondence is other than a predetermined operation, when setting the functions required for each user to the microprocessor, without creating a microprocessor for each user Te should not, versatility there has been a problem that low.

【0007】従来例のマイクロプロセッサにあっては、イベント処理専用の周辺回路を内蔵するという構成となっていたため、処理は高速に行えるものの、従来例のマイクロプロセッサよりもさらに特化した構造となっているため、さらに汎用性が低く、また、周辺回路の制御レジスタを絶対番地としてユーザが認識して使用しなくてはならないために、例えば、C言語等の高級言語とのインターフェースが取りにくく、利用のためのソフトウェア作成に対する労力も大変なものとなるという問題点があった。 [0007] In the microprocessor of the prior art, because it has composition that incorporates a peripheral circuit of the event processing only, the process although capable faster, a further specialized structure than a microprocessor of conventional and for which further versatility is low and, in order for a user to control register of the peripheral circuit as an absolute address is must be used to recognize, for example, difficulties in establishing the interface with a high-level language such as C language, there was a problem in that effort also becomes hard for the software created for the utilization.

【0008】 [目的]そこで本発明は、クロック周波数を高速化することなく高速なイベント処理を行うとともに、汎用性が高く、高級言語とのインターフェースが容易なマイクロプロセッサを提供することを目的としている。 [0008] [Object] The present invention performs a fast event processing without speeding up the clock frequency, and its object is versatile and interface with high-level language provide easy microprocessor .

【0009】 [0009]

【課題を解決するための手段】本発明によるマイクロプロセッサは上記目的達成のため、複数の制御対象毎に該各制御対象における各種制御処理を行う専用処理手段と、該専用処理手段における各種制御処理に対応して該制御対象における各種制御処理の中で基本的な制御を行う処理命令である汎用命令と利用用途によって異なる制御を行う処理命令である拡張命令とからなるマクロ命令を格納する命令格納手段と、該命令格納手段に格納されたマクロ命令中の拡張命令を所定の制御対象における所定の制御を行う処理命令に変換する拡張命令変換テーブルと、所定の命令実行時に該命令格納手段に格納されたマクロ命令に基づいて該制御対象の各種制御処理を実行する制御処理手段とを備え、前記制御処理手段は前記マクロ命令として前記 Microprocessor according to the invention [Means for Solving the Problems] Because achieve the above object, a dedicated processing unit for performing various control processes in the respective control target for each of a plurality of the controlled object, various control processes in the dedicated processor correspondingly storing instruction for storing macroinstructions comprising a general-purpose instruction and processing instructions and is extended instruction to perform different controls by the use application is a processing instruction for performing basic control among various control processing in the control subject storing means and, the extended instruction conversion table for converting the processing instruction that performs a predetermined control instruction extensions in the macro instruction stored in the instruction storage means in a predetermined control object, the instruction storage means when a predetermined instruction is executed and a control processing unit for executing various control processes of the control object on the basis of the macro instruction, the control processing means the as said macroinstructions 張命令に基づいて制御処理を行う場合、前記拡張命令変換テーブルによって変換された所定の制御処理を行うように構成している。 When performing control processing based on Zhang instructions, and configured to perform predetermined control process that is converted by the extended instruction conversion table.

【0010】 [0010]

【作用】本発明では、専用処理手段が設けられることによって、クロックの高速化がなされずとも高速なイベント処理がさなれ、制御処理手段における直接の処理実行命令であるマクロ命令が汎用命令と拡張命令とに分けられ、さらに拡張命令の場合は、拡張命令変換テーブルにより所定の制御対象における所定の制御を行う処理命令に変換されるため、各ユーザにおける特殊な制御処理が拡張命令変換テーブルに定義されることによって、高い汎用性が得られる。 According to the present invention, by a dedicated processing unit is provided, without faster clock is made familiar fast event processing is, macroinstructions and generic instructions which direct processing execution instruction of the control processor expansion It is divided into instruction and, further if the extended instruction, to be converted into a processing instruction that performs a predetermined control in a predetermined control target by the extended instruction conversion table, define a special control process extended instruction conversion table in each user by being, high versatility is obtained.

【0011】また、拡張命令変換テーブル中に、例えば、専用処理手段における絶対番地等が記述されることによって、プログラマは専用処理手段の絶対番地等を認識する必要がなくなるため、高級言語とのインターフェースが容易になる。 Further, during expansion instruction conversion table, for example, only by absolute address or the like is described in the processing means, because the programmer eliminates the need to recognize the absolute address or the like of the dedicated processing unit, an interface between the high-level language it becomes easy. すなわち、クロック周波数の高速化によることなく高速なイベント処理が行われるとともに、汎用性が高められ、高級言語とのインターフェースが容易なマイクロプロセッサが得られる。 That is, the high speed event processing without by faster clock frequency is performed, versatility is increased, the interface between the high-level language easy microprocessor is obtained.

【0012】 [0012]

【実施例】以下、本発明を図面に基づいて説明する。 EXAMPLES The following description will explain the present invention with reference to the drawings. 図1〜3は本発明に係るマイクロプロセッサの一実施例を示す図であり、図1は本実施例の全体構成を示すブロック図、図2は本実施例の要部構成を示すブロック図、図3は本実施例の動作例を説明するためのフローチャートである。 Figure 1-3 is a diagram showing an embodiment of a microprocessor according to the present invention, FIG. 1 is a block diagram showing the overall configuration of this embodiment, FIG. 2 is a block diagram showing a main configuration of the present embodiment, Figure 3 is a flow chart for explaining the operation of the present embodiment.

【0013】まず、構成を説明する。 [0013] First, a description will be given of the configuration. 本実施例のマイクロプロセッサは、大別して、命令格納手段である主記憶1、制御処理手段であるCPU2、専用処理手段である周辺回路3から構成されている。 Microprocessor of this embodiment is roughly the main storage 1 is an instruction storage unit, a control processing unit CPU 2, and a peripheral circuit 3, which is a dedicated processing unit. なお、図中、4は主記憶1、CPU2、周辺回路3間のアドレス及びデータの転送路となるバスである。 In the figure, 4 is a main memory 1, CPU 2, the transfer path of address and data between the peripheral circuit 3 bus.

【0014】主記憶1は、CPU2のメインメモリであり、汎用命令及び拡張命令からなるマクロ命令の格納領域5、及び拡張命令変換テーブル6を内部に格納している。 [0014] The main memory 1 is a CPU2 of the main memory, and stores the storage area 5 macroinstruction consisting of generic instructions and extension instructions, and extended instruction conversion table 6 therein. CPU2は、主記憶1上のマクロ命令に基づいて周辺回路3に対する各種演算、及び制御処理を行うものである。 CPU2 is configured to perform various arithmetic operations, and control processing for the peripheral circuit 3 on the basis of the macro instruction of the main memory 1. 周辺回路3は、所定のイベント処理を実行する際に必要な処理回路をまとめたものである。 Peripheral circuit 3, summarizes the processing circuitry required to perform a predetermined event processing.

【0015】拡張命令変換テーブル6は、図2に示すように、例えば、周辺回路3のアドレス、処理の内容を示す部分(この場合、積和演算)、処理に必要なパラメータ等が記述されたものである。 The extended instruction conversion table 6, as shown in FIG. 2, for example, the address of the peripheral circuit 3, the portion showing the contents of processing (in this case, the product-sum operation), parameters, etc. are described required for processing it is intended. 次に、図3に基づいて作用を説明する。 Next, the operation based on FIG. まず、CPU2により主記憶1に格納されたマクロ命令が取り込まれ(ステップ1)、マクロ命令の解釈が行われた結果、マクロ命令が拡張命令であった場合(ステップ2)、拡張命令変換テーブル6が取り込まれ(ステップ3)、CPU2により拡張命令変換テーブル6によって変換された記述内容に基づいて所定の処理が行われる。 First, the CPU2 main memory stored in one macro instruction is fetched (step 1), the result of the interpretation has been performed of the macro instruction, if the macro instruction is a extension instruction (step 2), the extension instruction conversion table 6 It is taken (step 3), predetermined processing is performed based on the description contents converted by the extended instruction conversion table 6 by CPU 2.

【0016】この場合、具体的には周辺回路3のアドレスデータがアドレスレジスタにセットされ(ステップ4)、CPU2内の演算回路2aに積和演算が指示されるとともに、CPU2内のカウンタ2bに積和回数のパラメータがセットされる(ステップ5)。 [0016] In this case, specifically, the address data of the peripheral circuit 3 is set in the address register (step 4), the product-sum operation is instructed to the arithmetic circuit 2a in CPU2, product to the counter 2b in CPU2 parameters of the sum number is set (step 5). そして、カウンタ2bにセットされた回数だけ演算回路2aによって積和演算がなされる(ステップ6)。 The product-sum operation is performed only by the arithmetic circuit 2a number set in the counter 2b (Step 6).

【0017】すなわち本実施例では、マクロ命令が拡張命令である場合、拡張命令変換テーブル6の記述内容に従って特定の周辺回路3の識別と動作パターンラメータの識別とが行われ、CPU2と周辺回路3との間で所定の処理が実行される。 [0017] That is, in this embodiment, if the macro instruction is an extended instruction, the extended according to the instruction description contents of the conversion table 6 and identification of specific peripheral circuits 3 and the identification of the operation pattern La meter is performed, CPU 2 and the peripheral circuit 3 predetermined processing between runs. これによって、開発品種毎、またはユーザ毎に固有の命令を作成でき、用途に応じて容易に対処することができる。 Thus, development varieties each, or to create a specific instructions for each user, can easily deal depending on the application.

【0018】このように本実施例では、周辺回路によって周辺動作とCPU動作とを並行して行うことができるため、外部クロックを高速にしなくても処理を高速化できる。 [0018] In the present embodiment this way, it is possible to perform in parallel peripheral operation and the CPU operation by the peripheral circuit can speed up the process without an external clock to the high-speed. また、拡張命令変換テーブルの記述を変更するだけで、任意の周辺回路の選択ができる。 Further, only by changing the description of the extended instruction conversion table can select any of the peripheral circuits.

【0019】さらに、アドレス(特に、絶対番地)を指定することなく目的のレジスタを参照することができるため、高級言語とのインターフェースも容易になり、プログラム作成時のコード効率もアップする。 Furthermore, the address (in particular, absolute address) it is possible to refer to the destination register of without specifying the also interface with high-level language easier, also up code efficiency when creating program. したがって、クロック周波数の高速化せずとも高速なイベント処理を行うことができ、汎用性の高く、容易に高級言語とのインターフェースが取れるマイクロプロセッサを得ることができる。 Therefore, without speeding up the clock frequency can be performed fast event processing, it is possible to versatile high to obtain a microprocessor interface can take the easy level language.

【0020】なお、上記実施例に限らず、主記憶は拡張命令の実行時のみ参照される外部メモリであってもよく、テーブルを参照するバスは専用用途のバスであってもよい。 [0020] The present invention is not limited to the above embodiment, the main memory may be an external memory referenced only when the extended instruction execution, bus refers to the table may be a dedicated bus applications.

【0021】 [0021]

【発明の効果】本発明では、専用処理手段を設けることで、クロックの高速化を行わなくても高速なイベント処理ができ、また、マクロ命令を汎用命令と拡張命令とに分け、拡張命令の場合は、拡張命令変換テーブルにより所定の制御対象における所定の制御を行う処理命令に変換するため、各ユーザにおける特殊な制御処理を拡張命令変換テーブルに定義することで、高い汎用性を得ることができる。 In the present invention, by providing a dedicated processing unit, even without a high-speed clock can fast event processing, also divided macro instruction into a general-purpose instruction extended instruction and, extended instructions If, for converting processing instructions by the extended instruction conversion table performs predetermined control in a predetermined control object, by defining a special control processing in each user in the extended instruction conversion table, it is possible to obtain a high versatility it can.

【0022】さらに、拡張命令変換テーブル中に、例えば、専用処理手段における絶対番地等を記述することで、プログラマは専用処理手段の絶対番地等を認識する必要がなくなるため、高級言語とのインターフェースが容易になる。 Furthermore, during the extended instruction conversion table, for example, by describing the absolute address or the like in dedicated treatment unit, because the programmer eliminates the need to recognize the absolute address or the like of the dedicated processing unit, an interface between the high-level language It becomes easier. したがって、クロック周波数の高速化によることなく高速なイベント処理を行うことができ、汎用性の高い、高級言語とのインターフェースが容易なマイクロプロセッサを得ることができる。 Therefore, fast event processing can be performed without depending faster clock frequency, it can be versatile, interface with the high-level language to obtain easy microprocessor.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本実施例の全体構成を示すブロック図である。 1 is a block diagram showing the overall configuration of this embodiment.

【図2】本実施例の要部構成を示すブロック図である。 2 is a block diagram showing a main configuration of the present embodiment.

【図3】本実施例の動作例を説明するためのフローチャートである。 3 is a flowchart for explaining the operation of the present embodiment.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 主記憶(命令格納手段) 2 CPU(制御処理手段) 3 周辺回路(専用処理手段) 4 バス 5 マクロ命令格納領域 6 拡張命令変換テーブル 1 main storage (instruction storing means) 2 CPU (control processing unit) 3 peripheral circuits (dedicated processing unit) 4 bus 5 macroinstruction storage area 6 extension instruction conversion table

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】複数の制御対象毎に該各制御対象における各種制御処理を行う専用処理手段と、 該専用処理手段による各種制御処理に対応して該制御対象における各種制御処理の中で基本的な制御を行う処理命令である汎用命令と、利用用途によって異なる制御を行う処理命令である拡張命令とからなるマクロ命令を格納する命令格納手段と、 該命令格納手段に格納されたマクロ命令中の拡張命令を所定の制御対象における所定の制御を行う処理命令に変換する拡張命令変換テーブルと、 所定の命令実行時に該命令格納手段に格納されたマクロ命令に基づいて該制御対象の各種制御処理を実行する制御処理手段と、 を備え、 前記制御処理手段は前記マクロ命令として前記拡張命令に基づいて制御処理を行う場合、前記拡張命令変換テーブル 1. A basic and dedicated processing unit for performing various control processes in the respective control target for each of the plurality of the control target, in response to the various control processing by the dedicated processing means in various kinds of control processing in the controlled object and a general-purpose instruction Do is controlled a processing instruction that performs a processing instruction that has a different control by utilizing usage extension instruction and the instruction storage means for storing the macro instruction consisting of a macro in the instruction stored in the instruction storage means and extended instruction conversion table for converting the extended instruction to a predetermined processing performs control commands in a predetermined control object, various control processes of the control object on the basis of the macro instruction stored in the instruction storage means when a predetermined instruction is executed If and a control processing means for executing, wherein the control processing means for performing control processing on the basis of the extended instruction as said macro instruction, the extended instruction conversion table よって変換された所定の制御処理を行うことを特徴とするマイクロプロセッサ。 Therefore microprocessor and performs the converted predetermined control process.
JP34570591A 1991-12-27 1991-12-27 Microprocessor Withdrawn JPH05181673A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34570591A JPH05181673A (en) 1991-12-27 1991-12-27 Microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34570591A JPH05181673A (en) 1991-12-27 1991-12-27 Microprocessor

Publications (1)

Publication Number Publication Date
JPH05181673A true true JPH05181673A (en) 1993-07-23

Family

ID=18378409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34570591A Withdrawn JPH05181673A (en) 1991-12-27 1991-12-27 Microprocessor

Country Status (1)

Country Link
JP (1) JPH05181673A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292881B1 (en) 1998-03-12 2001-09-18 Fujitsu Limited Microprocessor, operation process execution method and recording medium
US8187099B2 (en) 2000-03-30 2012-05-29 Nintendo Co., Ltd. Game method and apparatus for enabling a video game system console to execute video game programs originally written for execution on architecturally different video game platforms
US8986112B2 (en) 2006-11-17 2015-03-24 Nintendo Co., Ltd. System and method for downloading video game programs

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292881B1 (en) 1998-03-12 2001-09-18 Fujitsu Limited Microprocessor, operation process execution method and recording medium
US8187099B2 (en) 2000-03-30 2012-05-29 Nintendo Co., Ltd. Game method and apparatus for enabling a video game system console to execute video game programs originally written for execution on architecturally different video game platforms
US8986112B2 (en) 2006-11-17 2015-03-24 Nintendo Co., Ltd. System and method for downloading video game programs
US9259654B2 (en) 2006-11-17 2016-02-16 Nintendo Co., Ltd. System and method for obtaining software programs

Similar Documents

Publication Publication Date Title
US4307447A (en) Programmable controller
US5784584A (en) High performance microprocessor using instructions that operate within instruction groups
US5832248A (en) Semiconductor integrated circuit having CPU and multiplier
US4050058A (en) Microprocessor with parallel operation
US4181938A (en) Processor device
Catsoulis Designing Embedded Hardware: Create New Computers and Devices
US4274138A (en) Stored program control system with switching between instruction word systems
US4334268A (en) Microcomputer with branch on bit set/clear instructions
US4715013A (en) Coprocessor instruction format
US4729094A (en) Method and apparatus for coordinating execution of an instruction by a coprocessor
US5005118A (en) Method and apparatus for modifying micro-instructions using a macro-instruction pipeline
US4750110A (en) Method and apparatus for executing an instruction contingent upon a condition present in another data processor
US5495588A (en) Programmable controller having joined relay language processor and general purpose processor
US4897787A (en) Data processing system
US4731736A (en) Method and apparatus for coordinating execution of an instruction by a selected coprocessor
US5185870A (en) System to determine if modification of first macroinstruction to execute in fewer clock cycles
US4821231A (en) Method and apparatus for selectively evaluating an effective address for a coprocessor
US5021991A (en) Coprocessor instruction format
EP0123337A2 (en) A method and apparatus for coordinating execution of an instruction by a coprocessor
WO1994006077A1 (en) Computer system with at least one microprocessor and at least one coprocessor, and a method of operating the system
EP0299075A1 (en) Processing unit having at least one coprocessor
US5068821A (en) Bit processor with powers flow register switches control a function block processor for execution of the current command
JPH0869447A (en) Data processor
US4550369A (en) Apparatus and method for processing macroinstructions and microinstructions
US4914578A (en) Method and apparatus for interrupting a coprocessor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311