JPH0423490A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPH0423490A
JPH0423490A JP12956290A JP12956290A JPH0423490A JP H0423490 A JPH0423490 A JP H0423490A JP 12956290 A JP12956290 A JP 12956290A JP 12956290 A JP12956290 A JP 12956290A JP H0423490 A JPH0423490 A JP H0423490A
Authority
JP
Japan
Prior art keywords
pattern
clock
signal
ground wiring
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12956290A
Other languages
English (en)
Other versions
JP2504287B2 (ja
Inventor
Hisashi Ishida
尚志 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2129562A priority Critical patent/JP2504287B2/ja
Publication of JPH0423490A publication Critical patent/JPH0423490A/ja
Application granted granted Critical
Publication of JP2504287B2 publication Critical patent/JP2504287B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層配線基板に関し、特にクロックパターン
周りの信号配線パターン構造に関する。
〔従来の技術〕
従来、多層配線基板の信号層に形成されるクロックパタ
ーンは、隣接したパターンの信号から発生するクロスト
ークノイズに対して、両パターン間に接地配線パターン
を走らせるパターン構造をとるという対策が施されてい
た。
第2図および第3図は従来の多層配線基板のクロックパ
ターン21.31およびその周辺のパターン構造を示す
図であり、22.32は接地配線やパターン、23.3
3は信号線のパターン、24.34は接地用ピアホール
である。
〔発明が解決しようとする課題〕
上述した従来の多層配線基板でのクロックパターンの周
辺部に施されたパターン構造では、隣接したパターンの
信号から発生するクロストークノイズの影響を完全にさ
けきることができず、特に正確な動作が要求されるクロ
ックパターンの信号伝搬に支障をきたしていた。また、
信号線間を走らせる接地配線パターンを信号層の上下に
存在するグランド層におとすピアホールの位置は、配線
規制上室まっており、従来の構造では、上記接地配線パ
ターンと上記ピアホールとの距離が長くなり、無駄な延
長配線を形成しなければならない場合が多かった。また
、1つのクロックパターンに対して上記接地配線パター
ンに使用するピアホールは、4ケ所必要であった。さら
に、信号層のチエツク、修正時にクロックパターンと他
の信号線との識別が困難てあった。
〔課題を解決するための手段〕
本発明の多層配線基板の信号層内に用いるクロックパタ
ーンは、その周辺部を接地配線パターンで完全に包囲し
、クロックパターンを電磁的に完全に遮蔽する構造をと
ることによって、隣接したパターンの信号から発生する
クロストークノイズの影響を完全にさけることができる
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の多層配線基板の信号層内に
おけるクロックパターン11、及びその周辺パターンの
平面図である。
第1図に示すように本実施例は多層配線基板の信号層内
においてクロックパターン11を接地配線バタ、−ン1
2で完全に包囲する構造をとることに特徴づけられる。
接地配線パターン12を信号層の上下に存在するグラン
ド層のいずれかに接続するためのピアホール14が一定
の間隔で並んでいる。13は信号線のパターンである。
多層配線基板の信号層内で発生ずるノイズの種類は数多
く存在するが、近年の高密度実装化に伴い、このノイズ
がトラブルの原因の1つになってきている。この数多く
あるノイズの内、1種類でもその影響をなくすことは製
品の信頼性向上において、多いに役立つことになる。
多層配線基板内の信号配線パターンが、隣接したパター
ンの信号が変化することにより受けるノイズをクロスト
ークノイズという。クロストークノイズは、平行に走る
隣接したパターン同志のパターン間結合によって発生す
るノイズである。
この両パターン間の結合の度合は、多層配線基板の構造
や信号パターンの寸法及び基板材質によって決まり、電
気的には平行パターン間の相互キャパシタンスと総合イ
ンダクタンスとに起因している。このクロス1−一りノ
イズがクロックパターン内に現れ、時には信号波形にも
影響を与え、その度合によっては回路の誤動作を招く危
険性さえある。本実施例の構造は上述したようなりロス
トークノイズの影響を完全になくすことを目的としてい
る。
多層配線基板の信号層において、クロック配線は、後の
工程で基板上に複数個搭載されるLSIチップの基本信
号を伝搬する役割があり、他の信号配線と比較して、か
なり厳密にその配線長、配線幅、及び隣接パターンとの
距離などに制限が加えられる。従って、本実施例では信
号線の中で特に正碑な信号伝搬が要求される、上記クロ
ックパターンのみに本実施例の構造を適用した。ここで
、クロックパターンの線幅は約50μm、線長は信号伝
搬遅延時間を等しくするために、全て205mmに統一
されている。接地配線パターンの線幅は約50μmで形
成され、クロックパターンとの配線間距離は50μmと
られている。
また、信号層内のクロックパターンを遮蔽するための接
地配線パターンは、信号層の上下にポリイミド絶縁層を
介して位置するグランド層のいずれかと接続しなければ
ならい。このとき、第1図に示すように、パターン設計
規制上、上記の接地配線パターンとグランド層を接続す
るための絶縁ビアポール14の位置は、はぼ決まってい
る。ここでポリイミドは、高絶縁性と低比誘電率とを有
する良質の絶縁体であり、多層配線基板の薄膜多層配線
部の材料としてよく用いられる。
次に、本実施例の構造をとることにより得られた三つの
成果について述べる。
まず第一に、クロストーク特性について説明する。本実
施例の構造をとることにより、クロックパターンは、た
とえ隣接したパターンが平行に走っていたとしても、接
地配線パターンで電磁的に完全に遮蔽されているため、
パターン間結合は生じすパターン間の相互キャパシタン
スと相互インダクタンスも存在しなくなる。従って、接
地配線パターンに包囲されたクロックパターンは、隣接
するパターンからのクロストークノイズの影響を全く受
けないですむことになる。
従来、第2図に示すようにクロック配線パターン21と
隣接する配線パターンの間に単に接地配線パターン22
を走らぜな構造をとっていな場合、クロック配線パター
ンは、完全に接地配線パターンで包囲されていないなめ
クロスト−クツイスの影響も少なからず受けてしまい信
号伝搬の信頼性において若干の不安を残していた。−例
として第3図にクロックパターンがクロスト−クツイス
の影響を受ける場合の信号パターンを示した。
図中でクロックパターン31は、接地配線パターン32
て完全に包囲されていないため、信号線33に信号が流
れることによって発生するクロスト−クノイズの影響を
受けてしまうわけである。
第二に、設計上の効果について述べる。上述したように
信号層内の接地配線パターンとグランド層とを接続する
ビアボール14,24の位置はほぼ定まっている。本実
施例の構造をとることによってクロックパターン11を
包囲する接地配線パターン12は閉じているため、信号
層の上下に存在するグランド層と接続するなめに使用す
るピアホール数は2つとなる。それによって、上下のグ
ランド層と最短の距離て接続することができる。
従来、第2図に示すようにクロックパターン21を接地
配線パターンで完全に包囲してぃなかった場合、1つの
クロックパターンに対して接地配線パターンは4つのピ
アホールを必要としていた。また、接地配線パターンの
両端を遠くに位置するビアボールまで延長する必要があ
り、無駄な延長配線を形成しなければならなかった。
つまり、本実施例の構造をとることによって接地配線パ
ターンで使用するピアホール数は、従来の半分ですむこ
とになり、それだけ信号層における配線禁止領域が小さ
くなり配線パターン設計が容易になるという利点もある
第三番目の成果は、信号層のチエツク修正に関する。本
実施例においてクロックパターン11は、接地配線パタ
ーン12によって完全に包囲されるという一種特異なパ
ターン形状をしているため、各信号層毎に顕微鏡で行う
チエツク修正の際、クロックパターンの識別が非常に容
易であるため、確認ミスをすることが少なくなった。従
来のパターン構造では、クロックパターン、信号線、接
地配線パターンの区別がつきに<<、顕微鏡でのチエツ
ク修正にかなりの熟練を必要としていた。
〔発明の効果〕
以上説明したように本発明の多層配線基板は、信号層内
に用いるクロックパターンがその周囲を接地配線パター
ンで完全に包囲され、クロックパターンを電磁的に完全
に遮蔽する構造をとることによって、隣接したパターン
の信号から発生するクロストークノイズの影響を完全に
さけることができ・る。また、1つのクロックパターン
に対する接地配線パターンに必要なピアホールは2ケ所
ですみ、クロックパターンを遮蔽するための接地配線パ
ターンとそのパターンを信号層の上下に存在するグラン
ド層におとすピアホールまでの距離を最短にでき、配線
有効領域が大きくなるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のクロックパターンおよびそ
の周辺の平面図、第2図は従来の多層配線基板のクロッ
クパターンおよびその周辺の平面図、第3図は従来の他
の多層配線基板のクロックパターンおよびその周辺を示
す平面図である。 1.1..21,3]−・・・クロックパターン、12
22.32・・・接地配線パターン、1.3,23゜3
3・・・信号線、14,24.34・・・接地用ピアホ
ール。

Claims (1)

    【特許請求の範囲】
  1. クロックパターンの周囲を閉じたループを有する設置配
    線パターンで完全に包囲することを特徴とする多層配線
    基板。
JP2129562A 1990-05-18 1990-05-18 多層配線基板 Expired - Lifetime JP2504287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2129562A JP2504287B2 (ja) 1990-05-18 1990-05-18 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2129562A JP2504287B2 (ja) 1990-05-18 1990-05-18 多層配線基板

Publications (2)

Publication Number Publication Date
JPH0423490A true JPH0423490A (ja) 1992-01-27
JP2504287B2 JP2504287B2 (ja) 1996-06-05

Family

ID=15012562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2129562A Expired - Lifetime JP2504287B2 (ja) 1990-05-18 1990-05-18 多層配線基板

Country Status (1)

Country Link
JP (1) JP2504287B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006317170A (ja) * 2005-05-10 2006-11-24 Toshiba Corp Lsi内部信号観測回路
US8441774B2 (en) 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit
WO2018030128A1 (ja) * 2016-08-08 2018-02-15 株式会社村田製作所 積層回路基板、積層電子部品およびモジュール
WO2023053762A1 (ja) * 2021-09-28 2023-04-06 株式会社村田製作所 モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56119679U (ja) * 1980-02-15 1981-09-11
JPS59191794U (ja) * 1983-06-07 1984-12-19 株式会社 マツクエイト プリント基板
JPS61166097A (ja) * 1985-01-18 1986-07-26 日本電気株式会社 多層薄膜配線基板
JPS6228479U (ja) * 1985-08-05 1987-02-20
JPS6332998A (ja) * 1986-07-25 1988-02-12 富士通株式会社 多層印刷配線基板
JPS6390892A (ja) * 1986-10-03 1988-04-21 松下電器産業株式会社 高周波用多層基板回路
JPH02116190A (ja) * 1988-10-25 1990-04-27 Nec Corp プリント配線基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56119679U (ja) * 1980-02-15 1981-09-11
JPS59191794U (ja) * 1983-06-07 1984-12-19 株式会社 マツクエイト プリント基板
JPS61166097A (ja) * 1985-01-18 1986-07-26 日本電気株式会社 多層薄膜配線基板
JPS6228479U (ja) * 1985-08-05 1987-02-20
JPS6332998A (ja) * 1986-07-25 1988-02-12 富士通株式会社 多層印刷配線基板
JPS6390892A (ja) * 1986-10-03 1988-04-21 松下電器産業株式会社 高周波用多層基板回路
JPH02116190A (ja) * 1988-10-25 1990-04-27 Nec Corp プリント配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006317170A (ja) * 2005-05-10 2006-11-24 Toshiba Corp Lsi内部信号観測回路
US8441774B2 (en) 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit
WO2018030128A1 (ja) * 2016-08-08 2018-02-15 株式会社村田製作所 積層回路基板、積層電子部品およびモジュール
JPWO2018030128A1 (ja) * 2016-08-08 2019-04-25 株式会社村田製作所 積層回路基板、積層電子部品およびモジュール
US10827613B2 (en) 2016-08-08 2020-11-03 Murata Manufacturing Co., Ltd. Multilayer circuit board, multilayer electronic component, and module
WO2023053762A1 (ja) * 2021-09-28 2023-04-06 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
JP2504287B2 (ja) 1996-06-05

Similar Documents

Publication Publication Date Title
KR100839307B1 (ko) 인쇄 회로 기판을 위한 우선적 접지 및 바이어 진출 구조물
US7277298B2 (en) Multi-terminal device and printed wiring board
JP4930590B2 (ja) 多層基板
US4673904A (en) Micro-coaxial substrate
US7808072B2 (en) Circuit board having conductive shield member and semiconductor package using the same
US20050202722A1 (en) Preferential via exit structures with triad configuration for printed circuit boards
US20060091545A1 (en) Printed circuit board for high-speed electrical connectors
JP5354231B2 (ja) 多層基板中に縦方向に構成された共振素子およびこれらを用いたフィルタ
US7307222B2 (en) Printed circuit board test access point structures and method for making the same
CN101176389A (zh) 阻抗受控过孔结构
KR101136423B1 (ko) 용량성 결합이 감소된 회로기판 어셈블리
JP2000269211A (ja) 半導体装置
CN110875288B (zh) 半导体器件封装
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JPH0423490A (ja) 多層配線基板
US20050006137A1 (en) Electronic device carrier adapted for transmitting high frequency signals
US6496081B1 (en) Transmission equalization system and an integrated circuit package employing the same
US10129974B2 (en) Multi-layer circuit structure
KR20050037599A (ko) 집적회로 패키징에서의 선택적 접속
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
JPH03224261A (ja) 半導体集積回路装置
CN100396165C (zh) 消除高速板串扰的差分线组合方式
JP5686624B2 (ja) 高周波信号接続構造
TWI757129B (zh) 電路板及應用其的電子裝置
KR19980070981A (ko) 반도체 집적회로 장치