JPH04230525A - Ｒｏｍプログラム修正実行方式 - Google Patents
Ｒｏｍプログラム修正実行方式Info
- Publication number
- JPH04230525A JPH04230525A JP7291A JP7291A JPH04230525A JP H04230525 A JPH04230525 A JP H04230525A JP 7291 A JP7291 A JP 7291A JP 7291 A JP7291 A JP 7291A JP H04230525 A JPH04230525 A JP H04230525A
- Authority
- JP
- Japan
- Prior art keywords
- address
- program
- patch
- rom
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004048 modification Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサで
動作の制御をされる機器のうち、特にマイクロプロセッ
サを動作させるためのプログラムが読出し専用メモリに
記憶させてあり、その読出し専用メモリに記憶させてあ
るプログラムによってマイクロプロセッサを動作させる
機器組立てプロセッサ等のＲＯＭプログラム修正実行方
式に関する。
動作の制御をされる機器のうち、特にマイクロプロセッ
サを動作させるためのプログラムが読出し専用メモリに
記憶させてあり、その読出し専用メモリに記憶させてあ
るプログラムによってマイクロプロセッサを動作させる
機器組立てプロセッサ等のＲＯＭプログラム修正実行方
式に関する。
【０００２】
【従来の技術】マイクロプロセッサで動作の制御をされ
る機器のうち、特にマイクロプロセッサを動作させるた
めのプログラムが読出し専用メモリ（ＲＯＭ）に記憶さ
せてあり、そのＲＯＭに記憶させてあるプログラムによ
ってマイクロプロセッサを動作させる機器組立てプロセ
ッサ等において、ＲＯＭのプログラムを変更する場合の
従来の手段は、現用のＲＯＭと変更したプログラムを記
憶させた新しいＲＯＭとを物理に交換するか、または、
電気的に書換え可能な読出し専用メモリ（ＥＥＰＲＯＭ
）に交換する手段が採用されている。
る機器のうち、特にマイクロプロセッサを動作させるた
めのプログラムが読出し専用メモリ（ＲＯＭ）に記憶さ
せてあり、そのＲＯＭに記憶させてあるプログラムによ
ってマイクロプロセッサを動作させる機器組立てプロセ
ッサ等において、ＲＯＭのプログラムを変更する場合の
従来の手段は、現用のＲＯＭと変更したプログラムを記
憶させた新しいＲＯＭとを物理に交換するか、または、
電気的に書換え可能な読出し専用メモリ（ＥＥＰＲＯＭ
）に交換する手段が採用されている。
【０００３】
【発明が解決しようとする課題】上述したような従来の
ＲＯＭプログラム修正手段は、次のような欠点を有して
いる。
ＲＯＭプログラム修正手段は、次のような欠点を有して
いる。
【０００４】すなわち、現用のＲＯＭと変更したプログ
ラムを記憶させた新しいＲＯＭとを物理に交換する前者
の場合は、現用のＲＯＭが使用されている環境（ユーザ
ー先等）における交換作業か困難であることがあり、一
方、ＥＥＰＲＯＭに交換する後者の場合は、新たにＥＥ
ＰＲＯＭを作成するための費用が嵩み、しかもＥＥＰＲ
ＯＭはＲＯＭに比して容量が小さく、ビット当りの単価
も高いという欠点を有している。
ラムを記憶させた新しいＲＯＭとを物理に交換する前者
の場合は、現用のＲＯＭが使用されている環境（ユーザ
ー先等）における交換作業か困難であることがあり、一
方、ＥＥＰＲＯＭに交換する後者の場合は、新たにＥＥ
ＰＲＯＭを作成するための費用が嵩み、しかもＥＥＰＲ
ＯＭはＲＯＭに比して容量が小さく、ビット当りの単価
も高いという欠点を有している。
【０００５】
【課題を解決するための手段】本発明のＲＯＭプログラ
ム修正実行方式は、マイクロプロセッサが実行している
プログラムのうちの修正すべきプログラムのアドレスを
検出する機構と、前記プログラムを格納している読出し
専用メモリ上のアドレスおよびそれに対応する修正プロ
グラムのアドレスと前記修正プログラムとを格納するラ
ンダムアクセスメモリとを設けたものである。
ム修正実行方式は、マイクロプロセッサが実行している
プログラムのうちの修正すべきプログラムのアドレスを
検出する機構と、前記プログラムを格納している読出し
専用メモリ上のアドレスおよびそれに対応する修正プロ
グラムのアドレスと前記修正プログラムとを格納するラ
ンダムアクセスメモリとを設けたものである。
【０００６】すなわち、本発明のＲＯＭプログラム修正
実行方式は、マイクロプロセッサが実行しているプログ
ラムのＲＯＭ上のアドレスを示すＩＰアドレスと修正す
べきプログラムのアドレスであるパッチアドレスとを比
較する複数個のアドレスコンパレータと、前記複数個の
アドレスコンパレータのうち前記ＩＰアドレスと前記パ
ッチアドレスとが一致したアドレスコンパレータからの
信号をノンマスクインタラプト信号として前記マイクロ
プロセッサに通知する割込み通知部と、パッチするプロ
グラムを記憶したパッチプログラムテーブルと前記パッ
チするプログラムのアドレスおよび前記パッチアドレス
を一組としたパッチアドレステーブルとを格納しておく
ランダムアクセスメモとを設けたものである。
実行方式は、マイクロプロセッサが実行しているプログ
ラムのＲＯＭ上のアドレスを示すＩＰアドレスと修正す
べきプログラムのアドレスであるパッチアドレスとを比
較する複数個のアドレスコンパレータと、前記複数個の
アドレスコンパレータのうち前記ＩＰアドレスと前記パ
ッチアドレスとが一致したアドレスコンパレータからの
信号をノンマスクインタラプト信号として前記マイクロ
プロセッサに通知する割込み通知部と、パッチするプロ
グラムを記憶したパッチプログラムテーブルと前記パッ
チするプログラムのアドレスおよび前記パッチアドレス
を一組としたパッチアドレステーブルとを格納しておく
ランダムアクセスメモとを設けたものである。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は本発明の一実施例を示すブロック図
、図２は図１の実施例のランダムアクセスメモリ（ＲＡ
Ｍ）の記憶内容の一例をを示すフォーマット図、図３は
図１の実施例の動作を示すフローチャートである。
、図２は図１の実施例のランダムアクセスメモリ（ＲＡ
Ｍ）の記憶内容の一例をを示すフォーマット図、図３は
図１の実施例の動作を示すフローチャートである。
【０００９】図１において、ＩＰレジスタ１は、マイク
ロプロセッサ（図示省略）が実行しているプログラムの
読出し専用メモリ（ＲＯＭ）上のアドレスのＩＰアドレ
スを示す。ランダムアクセスメモリ（ＲＡＭ）２は、修
正すべきプログラムのアドレスであるパッチアドレス（
１）〜（ｎ）を格納しておくメモリである。アドレスコ
ンパレータ３は、ＩＰレジスタ１からのＩＰアドレスと
ＲＡＭ２からのパッチアドレスとを比較し、両者が一致
しているか否かを判断する。割込み通知部４は、ＩＰア
ドレスとパッチアドレスとが一致したアドレスコンパレ
ータ３からの信号をノンマスクインタラプト（ＮＭＩ）
信号７としてマイクロプロセッサに通知する。
ロプロセッサ（図示省略）が実行しているプログラムの
読出し専用メモリ（ＲＯＭ）上のアドレスのＩＰアドレ
スを示す。ランダムアクセスメモリ（ＲＡＭ）２は、修
正すべきプログラムのアドレスであるパッチアドレス（
１）〜（ｎ）を格納しておくメモリである。アドレスコ
ンパレータ３は、ＩＰレジスタ１からのＩＰアドレスと
ＲＡＭ２からのパッチアドレスとを比較し、両者が一致
しているか否かを判断する。割込み通知部４は、ＩＰア
ドレスとパッチアドレスとが一致したアドレスコンパレ
ータ３からの信号をノンマスクインタラプト（ＮＭＩ）
信号７としてマイクロプロセッサに通知する。
【００１０】図２に示すパッチアドレステーブル５は、
パッチすべきアドレス（パッチアドレス（１）〜（ｎ）
）とパッチするプログラムの先頭アドレス（パッチプロ
グラムアドレス（１）〜（ｎ））とを１組としてＲＡＭ
２上に入れてある。パッチプログラムテーブル６は３パ
ッチすべきプログラム（パッチプログラム（１）〜（ｎ
））を格納しているＲＡＭ２上の領域である。
パッチすべきアドレス（パッチアドレス（１）〜（ｎ）
）とパッチするプログラムの先頭アドレス（パッチプロ
グラムアドレス（１）〜（ｎ））とを１組としてＲＡＭ
２上に入れてある。パッチプログラムテーブル６は３パ
ッチすべきプログラム（パッチプログラム（１）〜（ｎ
））を格納しているＲＡＭ２上の領域である。
【００１１】次に図１〜図３を参照して上述の実施例の
動作について説明する。
動作について説明する。
【００１２】電源投入（パワーオン）後のイニシャル処
理の後、マイクロプロセッサは、パッチアドレステーブ
ル５内にあるパッチアドレス（１）〜（ｎ）を、対応す
るアドレスコンパレータ３のそれぞれにセットする。ア
ドレスコンパレータ３は、セットされたパッチアドレス
（１）〜（ｎ）とＩＰレジスタ１からのＩＰアドレスの
値が一致するか否かを比較する。割込み通知部４は、一
致したアドレスコンパレータ３からの信号をノンマスク
インタラプト（ＮＭＩ）信号７としてマイクロプロセッ
サに通知する（参照符号１１）。
理の後、マイクロプロセッサは、パッチアドレステーブ
ル５内にあるパッチアドレス（１）〜（ｎ）を、対応す
るアドレスコンパレータ３のそれぞれにセットする。ア
ドレスコンパレータ３は、セットされたパッチアドレス
（１）〜（ｎ）とＩＰレジスタ１からのＩＰアドレスの
値が一致するか否かを比較する。割込み通知部４は、一
致したアドレスコンパレータ３からの信号をノンマスク
インタラプト（ＮＭＩ）信号７としてマイクロプロセッ
サに通知する（参照符号１１）。
【００１３】ＮＭＩ７を受けたマイクロプロセッサは、
ＮＭＩ処理ルーチン（参照符号１２）に移行する。マイ
クロプロセッサのＮＭＩ処理ルーチンにおいて、アドレ
スコンパレータ３からの信号がＮＭＩ信号７であるか否
かを判断し、ＮＭＩ信号であるときは、ＩＰレジスタ１
のＩＰアドレスの値から、ＮＭＩ信号７を発生したアド
レスコンパレータがどのアドレスコンパレータであるか
を調べる（参照符号１３）。例えば、パッチアドレス２
がＩＰアドレスと一致したとすると、パッチアドレステ
ーブル５から、そのパッチアドレス２に対応するのはパ
ッチプログラムアドレス２であることを知り（参照符号
１４）、マイクロプロセッサは、ＩＰレジスタ１の該当
するプログラムのアドレスをＲＡＭ２上のパッチアドレ
ステーブル５のパッチプログラムアドレス（２）のアド
レスに書換える（参照符号１５）。ＮＭＩ処理が終了す
ると、ＲＯＭ上のプログラムの代りにＲＡＭ２上のパッ
チプログラムテーブル６内のパッチプログラム（２）が
実行される。
ＮＭＩ処理ルーチン（参照符号１２）に移行する。マイ
クロプロセッサのＮＭＩ処理ルーチンにおいて、アドレ
スコンパレータ３からの信号がＮＭＩ信号７であるか否
かを判断し、ＮＭＩ信号であるときは、ＩＰレジスタ１
のＩＰアドレスの値から、ＮＭＩ信号７を発生したアド
レスコンパレータがどのアドレスコンパレータであるか
を調べる（参照符号１３）。例えば、パッチアドレス２
がＩＰアドレスと一致したとすると、パッチアドレステ
ーブル５から、そのパッチアドレス２に対応するのはパ
ッチプログラムアドレス２であることを知り（参照符号
１４）、マイクロプロセッサは、ＩＰレジスタ１の該当
するプログラムのアドレスをＲＡＭ２上のパッチアドレ
ステーブル５のパッチプログラムアドレス（２）のアド
レスに書換える（参照符号１５）。ＮＭＩ処理が終了す
ると、ＲＯＭ上のプログラムの代りにＲＡＭ２上のパッ
チプログラムテーブル６内のパッチプログラム（２）が
実行される。
【００１４】このようにすることにより、ＲＯＭ上のプ
ログラムを修正することができる。
ログラムを修正することができる。
【００１５】
【発明の効果】以上説明したように、本発明のＲＯＭプ
ログラム修正実行方式は、修正すべきＲＯＭ上のプログ
ラムのアドレスを検出する機構と、そのＲＯＭ上のプロ
グラムのアドレスおよびそれに対応する修正プログラム
のアドレスとその修正プログラムを格納するＲＡＭとを
設けることにより、ＲＯＭの交換を行わずにＲＯＭ上の
プログラムの修正を行うことができるという効果があり
、従ってＲＯＭ上のプログラムの修正費用を節減し、か
つ修正時間を短縮することができるという効果がある。
ログラム修正実行方式は、修正すべきＲＯＭ上のプログ
ラムのアドレスを検出する機構と、そのＲＯＭ上のプロ
グラムのアドレスおよびそれに対応する修正プログラム
のアドレスとその修正プログラムを格納するＲＡＭとを
設けることにより、ＲＯＭの交換を行わずにＲＯＭ上の
プログラムの修正を行うことができるという効果があり
、従ってＲＯＭ上のプログラムの修正費用を節減し、か
つ修正時間を短縮することができるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の実施例に使用するランダムアクセスメモ
リの記憶内容の一例を示すフォーマット図である。
リの記憶内容の一例を示すフォーマット図である。
【図３】図１の実施例の動作を示すフローチャートであ
る。
る。
１ ＩＰレジスタ
２ ランダムアクセスメモリ（ＲＡＭ）３
アドレスコンパレータ ４ 割込み通知部 ５ パッチアドレステーブル ６ パッチプログラムテーブル
アドレスコンパレータ ４ 割込み通知部 ５ パッチアドレステーブル ６ パッチプログラムテーブル
Claims (2)
- 【請求項１】 マイクロプロセッサが実行しているプ
ログラムのうちの修正すべきプログラムのアドレスを検
出する機構と、前記プログラムを格納している読出し専
用メモリ上のアドレスおよびそれに対応する修正プログ
ラムのアドレスと前記修正プログラムとを格納するラン
ダムアクセスメモリとを設けたことを特徴とするＲＯＭ
プログラム修正実行方式。 - 【請求項２】 マイクロプロセッサが実行しているプ
ログラムのＲＯＭ上のアドレスを示すＩＰアドレスと修
正すべきプログラムのアドレスであるパッチアドレスと
を比較する複数個のアドレスコンパレータと、前記複数
個のアドレスコンパレータのうち前記ＩＰアドレスと前
記パッチアドレスとが一致したアドレスコンパレータか
らの信号をノンマスクインタラプト信号として前記マイ
クロプロセッサに通知する割込み通知部と、パッチする
プログラムを記憶したパッチプログラムテーブルと前記
パッチするプログラムのアドレスおよび前記パッチアド
レスを一組としたパッチアドレステーブルとを格納して
おくランダムアクセスメモリとを設けたことを特徴とす
るＲＯＭプログラム修正実行方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7291A JPH04230525A (ja) | 1991-01-07 | 1991-01-07 | Ｒｏｍプログラム修正実行方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7291A JPH04230525A (ja) | 1991-01-07 | 1991-01-07 | Ｒｏｍプログラム修正実行方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04230525A true JPH04230525A (ja) | 1992-08-19 |
Family
ID=11463974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7291A Pending JPH04230525A (ja) | 1991-01-07 | 1991-01-07 | Ｒｏｍプログラム修正実行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04230525A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150088858A (ko) | 2012-12-28 | 2015-08-03 | 가부시키가이샤 리코 | 교정 장치, 투영기 및 교정 방법 |
-
1991
- 1991-01-07 JP JP7291A patent/JPH04230525A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150088858A (ko) | 2012-12-28 | 2015-08-03 | 가부시키가이샤 리코 | 교정 장치, 투영기 및 교정 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005190201A (ja) | 情報処理装置および該装置用のｒｏｍイメージ生成装置 | |
| JPH04230525A (ja) | Ｒｏｍプログラム修正実行方式 | |
| JP3884461B2 (ja) | メモリダンプ装置 | |
| US6026504A (en) | Multiprocessor system and method for error tracking | |
| JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
| JPH0218644A (ja) | キャッシュメモリ制御方式 | |
| JP2004110827A (ja) | 複数の個別記憶アドレス領域内に記憶された可変長命令の実行 | |
| JPS63115253A (ja) | 初期プログラムデ−タ変更方式 | |
| JP2000076081A (ja) | タスクマネージャー及びプログラム記録媒体 | |
| JPH01286028A (ja) | マイクロプログラムのパッチ方式 | |
| JP2004326594A (ja) | 命令拡張回路、マイクロプロセッサ及び命令拡張方法 | |
| JP2007136865A (ja) | 画像形成装置 | |
| JP2003108398A (ja) | プログラム書換方法およびプログラム書換装置並びに情報処理装置 | |
| JPS5617441A (en) | Program interruption system | |
| JP2009122740A (ja) | プログラム修正装置 | |
| JPH06161624A (ja) | 割り込み制御方法 | |
| JP2002215433A (ja) | メモリダンプ装置 | |
| JP4044455B2 (ja) | デバッグサポート装置 | |
| JPH02161538A (ja) | 情報処理装置のデバッグ機構 | |
| KR100546155B1 (ko) | 마이크로 프로세서 시스템 및 그 구동 방법 | |
| JPH09160800A (ja) | エミュレータ | |
| JPH1139213A (ja) | マイクロコンピュータ | |
| JPH08110824A (ja) | 情報処理装置 | |
| JPH02242443A (ja) | 情報処理装置のデバッグ機構 | |
| JP2002215427A (ja) | システム暴走検出方法および装置 |