JPH04229725A - 有限体上の乗算器 - Google Patents
有限体上の乗算器Info
- Publication number
- JPH04229725A JPH04229725A JP2225375A JP22537590A JPH04229725A JP H04229725 A JPH04229725 A JP H04229725A JP 2225375 A JP2225375 A JP 2225375A JP 22537590 A JP22537590 A JP 22537590A JP H04229725 A JPH04229725 A JP H04229725A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- multiplier
- primitive
- multiplication
- polynomials
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は有限体上の乗算器、特に光ディスクや光磁気デ
ィスク、衛星通信等の通信路に対するデータの誤りを検
出及び訂正する誤り訂正符号の分野に利用される有限体
上の乗算器に関するものである。
ィスク、衛星通信等の通信路に対するデータの誤りを検
出及び訂正する誤り訂正符号の分野に利用される有限体
上の乗算器に関するものである。
［従来の技術］
近年、光ディスク等のメモリーシステムをはじめとする
各種ディジタルシステムの信頼性向上の方法として、誤
り訂正符号の適用が浸透してきている。なかでも、ＢＣ
Ｈ符号は実用上非常に重要な符号であり、衛星通信や光
ディスク、光磁気ディスク等に広く利用されている。
各種ディジタルシステムの信頼性向上の方法として、誤
り訂正符号の適用が浸透してきている。なかでも、ＢＣ
Ｈ符号は実用上非常に重要な符号であり、衛星通信や光
ディスク、光磁気ディスク等に広く利用されている。
ここで、ＢＣＨ符号の処理は有限体上の加算と乗算とに
よって行うことができる。
よって行うことができる。
［発明が解決しようとしている課題］
しかしながら、ＢＣＨ符号の処理の装置化において、加
算は有限体上の原始多項式に関わりなく排他的論理和（
以下ＥＸＯＲ）によつて簡単に実現することができるが
、乗算は１つの原始多項式だけであっても比較的複雑な
回路を必要とした。特に、汎用性を持った有限体上の乗
算器、例えば複数の原始多項式上の乗算から１つの原始
多項式上の乗算を選択して乗算を実行する乗算器を実現
することは非常に困難であった。
算は有限体上の原始多項式に関わりなく排他的論理和（
以下ＥＸＯＲ）によつて簡単に実現することができるが
、乗算は１つの原始多項式だけであっても比較的複雑な
回路を必要とした。特に、汎用性を持った有限体上の乗
算器、例えば複数の原始多項式上の乗算から１つの原始
多項式上の乗算を選択して乗算を実行する乗算器を実現
することは非常に困難であった。
本発明は、上述の欠点を除去し、複数の原始多項式上の
乗算から１つの原始多項式の乗算を選択して実行する汎
用性の高い且つ小さな回路規模の有限体上の乗算器を提
供する。
乗算から１つの原始多項式の乗算を選択して実行する汎
用性の高い且つ小さな回路規模の有限体上の乗算器を提
供する。
［発明を解決するための手段］
この課題を解決するために、本発明の有限体上の乗算器
は、複数の原始多項式のうちの一つを選択する選択回路
と、該選択された原始多項式上の乗算を実行する乗算回
路とから成る。
は、複数の原始多項式のうちの一つを選択する選択回路
と、該選択された原始多項式上の乗算を実行する乗算回
路とから成る。
ここで、前記乗算回路は原始多項式の根をかける回路を
有し、前記選択回路は選択した原始多項式の根をかける
ように前記根をかける回路の出力を選択する回路である
。
有し、前記選択回路は選択した原始多項式の根をかける
ように前記根をかける回路の出力を選択する回路である
。
［作用］
かかる構成において、複数の原始多項式のうちの一つを
原始多項式の根をかける回路で簡単に選択できるため、
汎用性が高く且つ小さな回路規模で有限体上の乗算がで
きる。
原始多項式の根をかける回路で簡単に選択できるため、
汎用性が高く且つ小さな回路規模で有限体上の乗算がで
きる。
［実施例］
本実施例では、有限体上の原始多項式の例として、ＧＦ
（２８）上の次の２つの原始多項式について考える。
（２８）上の次の２つの原始多項式について考える。
通常、式（１）で示される原始多項式上の乗算器は、式
（１）の根をαとした場合、αを掛ける第４図の回路と
簡単な積及び和の回路との組合せによって第３図のよう
に表せる。
（１）の根をαとした場合、αを掛ける第４図の回路と
簡単な積及び和の回路との組合せによって第３図のよう
に表せる。
まず、第４図のａを掛ける回路について説明する。
ａをｘ８＋ｘ４＋ｘ３＋ｘ２＋１＝０の根としたとき、
任意のｙが、 と表わされるとすると、 ここで、α８＋α４＋α３＋α２＋１＝０より、よつて
、α倍の演算は第４図の回路で実現できる。すなわち、
第４図の入力Ａ［７：０］の８ビットを［ｙ７，ｙ６，
…，ｙ０］とすると、出力Ｙ［７：０］の８ビットは［
ｙ６，…，ｙ３＋ｙ７，ｙ２＋ｙ７，ｙ１＋ｙ７，ｙ０
，ｙ７］となる。
任意のｙが、 と表わされるとすると、 ここで、α８＋α４＋α３＋α２＋１＝０より、よつて
、α倍の演算は第４図の回路で実現できる。すなわち、
第４図の入力Ａ［７：０］の８ビットを［ｙ７，ｙ６，
…，ｙ０］とすると、出力Ｙ［７：０］の８ビットは［
ｙ６，…，ｙ３＋ｙ７，ｙ２＋ｙ７，ｙ１＋ｙ７，ｙ０
，ｙ７］となる。
次に、第３図の式（１）上の乗算器について説明する。
任意のｚ＝ｚ０＋ｚ１α＋…＋ｚ７α７に対して、ｙ．
ｚ＝ｚ０ｙ＋ｚ１．ｙα＋ｚ２．ｙα２＋…＋ｚ７．ｙ
α７であり、ｙ・αｋは第３図において、７段接続され
た第４図のα倍演算器の第ｋ段目の出力である。
ｚ＝ｚ０ｙ＋ｚ１．ｙα＋ｚ２．ｙα２＋…＋ｚ７．ｙ
α７であり、ｙ・αｋは第３図において、７段接続され
た第４図のα倍演算器の第ｋ段目の出力である。
ｙ・αｋ＝ｙｋ０＋ｙｋ１ａ＋…＋ｙｋ７α７とすれば
、ｚｋ・ｙｋ１はＡＮＤをとればよいから、ｚｋ・ｙα
ｋはＡＮＤ（一方がｚｋ共通で、他方がｙ１ｋ（ｉ＝０
…７）の入力）８個の並列となり、 ここで、積（ＡＮＤ）ｚｋ・ｙｋ１の８個の和（ＥＸＯ
Ｒ）は、ＮＡＮＤ８個のＥＸＯＲに等しいので、第３図
のごとき構成になる。つまり、第３図はαによって多項
式表現された任意の２元を乗ずる回路である。すなわち
、第３図の入力Ａ［７：０］を［ｙ０７，ｙ０６，…，
ｙ００］、Ｂ［７：０］を［ｚ７，ｚ８，…，ｚ０］と
すれば、上式のα倍と積及び和がなされて、出力Ｙ［７
：０］の８ビットには、 が出力される。
、ｚｋ・ｙｋ１はＡＮＤをとればよいから、ｚｋ・ｙα
ｋはＡＮＤ（一方がｚｋ共通で、他方がｙ１ｋ（ｉ＝０
…７）の入力）８個の並列となり、 ここで、積（ＡＮＤ）ｚｋ・ｙｋ１の８個の和（ＥＸＯ
Ｒ）は、ＮＡＮＤ８個のＥＸＯＲに等しいので、第３図
のごとき構成になる。つまり、第３図はαによって多項
式表現された任意の２元を乗ずる回路である。すなわち
、第３図の入力Ａ［７：０］を［ｙ０７，ｙ０６，…，
ｙ００］、Ｂ［７：０］を［ｚ７，ｚ８，…，ｚ０］と
すれば、上式のα倍と積及び和がなされて、出力Ｙ［７
：０］の８ビットには、 が出力される。
ところで、式（１）と（２）の違いはｘ４とｘ５の項だ
けであるので、式（２）の根βをかける回路は第５図の
ように表せ、信号ＡＬＢと信号ＸＡＬＢの選択によって
第４図のαをかける回路と第５図のβをかける回路を選
択する第２図の回路により、式（１）と（２）の原始多
項式を選択できる−−ＡＬＢ＝０、ＸＡＬＢ＝１のとき
式（２）、ＡＬＢ＝１、ＸＡＬＢ＝０のとき式（１）が
選択される−−。従って、第２図の回路を７段組合せた
第１図によって、式（１）と（２）の原始多項式を選択
できる有限体上の乗算器が実現できる。
けであるので、式（２）の根βをかける回路は第５図の
ように表せ、信号ＡＬＢと信号ＸＡＬＢの選択によって
第４図のαをかける回路と第５図のβをかける回路を選
択する第２図の回路により、式（１）と（２）の原始多
項式を選択できる−−ＡＬＢ＝０、ＸＡＬＢ＝１のとき
式（２）、ＡＬＢ＝１、ＸＡＬＢ＝０のとき式（１）が
選択される−−。従って、第２図の回路を７段組合せた
第１図によって、式（１）と（２）の原始多項式を選択
できる有限体上の乗算器が実現できる。
尚、これは、任意のＧＦ（２ｍ）上の任意の原始多項式
についても成立するので、８ビットに限定はされないし
、又３つ以上の原始多項式を選択してもよいのは自明で
ある。
についても成立するので、８ビットに限定はされないし
、又３つ以上の原始多項式を選択してもよいのは自明で
ある。
［発明の効果］
以上のように、本発明によって複数の原始多項式から１
つの原始多項式を選択して乗算する汎用性の高い有限体
上の乗算器が実現できる。更に、これは小さな回路規模
の追加で実現される。
つの原始多項式を選択して乗算する汎用性の高い有限体
上の乗算器が実現できる。更に、これは小さな回路規模
の追加で実現される。
第１図は本実施例の式（１）の原始多項式上の乗算と式
（２）の原始多項式上の乗算とを選択して行う乗算器、 第２図は本実施例の式（１）の根αと式（２）の根βを
選択してかける回路、 第３図は式（１）の原始多項式上の乗算器、第４図は式
（１）の根αをかける回路である。
（２）の原始多項式上の乗算とを選択して行う乗算器、 第２図は本実施例の式（１）の根αと式（２）の根βを
選択してかける回路、 第３図は式（１）の原始多項式上の乗算器、第４図は式
（１）の根αをかける回路である。
Claims (2)
- 【請求項１】複数の原始多項式のうちの一つを選択する
選択回路と、該選択された原始多項式上の乗算を実行す
る乗算回路とから成ることを特徴とする有限体上の乗算
器。 - 【請求項２】前記乗算回路は原始多項式の根をかける回
路を有し、前記選択回路は選択した原始多項式の根をか
けるように前記根をかける回路の出力を選択する回路で
あることを特徴とする請求項第１項記載の有限体上の乗
算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02225375A JP3105908B2 (ja) | 1990-08-29 | 1990-08-29 | 有限体上の乗算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02225375A JP3105908B2 (ja) | 1990-08-29 | 1990-08-29 | 有限体上の乗算器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04229725A true JPH04229725A (ja) | 1992-08-19 |
| JP3105908B2 JP3105908B2 (ja) | 2000-11-06 |
Family
ID=16828369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02225375A Expired - Fee Related JP3105908B2 (ja) | 1990-08-29 | 1990-08-29 | 有限体上の乗算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105908B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999016175A1 (fr) * | 1997-09-24 | 1999-04-01 | Hitachi, Ltd. | Circuit integre a semi-conducteurs et systeme de traitement de donnees |
-
1990
- 1990-08-29 JP JP02225375A patent/JP3105908B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999016175A1 (fr) * | 1997-09-24 | 1999-04-01 | Hitachi, Ltd. | Circuit integre a semi-conducteurs et systeme de traitement de donnees |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3105908B2 (ja) | 2000-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4037093A (en) | Matrix multiplier in GF(2m) | |
| US4587627A (en) | Computational method and apparatus for finite field arithmetic | |
| US20060123325A1 (en) | Condensed galois field computing system | |
| US4493046A (en) | Apparatus for generation of binary pseudo-random numbers | |
| US4797848A (en) | Pipelined bit-serial Galois Field multiplier | |
| EP0265180A2 (en) | Multiplier in a galois field | |
| JPH0452556B2 (ja) | ||
| US5227992A (en) | Operational method and apparatus over GF(2m) using a subfield GF(2.sup. | |
| EP0204576A2 (en) | Apparatus for and methods of decoding a BCH code | |
| JPH07212248A (ja) | エラー位置多項式の計算方法およびその装置 | |
| US4216531A (en) | Finite field multiplier | |
| EP0933877A2 (en) | A multi-dimensional galois field multiplier | |
| JPS63186338A (ja) | 誤り訂正回路 | |
| JPH04229725A (ja) | 有限体上の乗算器 | |
| US5964826A (en) | Division circuits based on power-sum circuit for finite field GF(2m) | |
| JPH06132781A (ja) | 画像処理用デジタルフィルタ | |
| EP1175015B1 (en) | Decoding circuit and decoding method thereof | |
| JP3351413B2 (ja) | 並列処理リードソロモン符号化回路及びそれに用いる並列処理リードソロモン符号化方法 | |
| JPH11196006A (ja) | 並列処理シンドロ−ム計算回路及びリ−ド・ソロモン複合化回路 | |
| JP2662472B2 (ja) | 誤り訂正処理用シンドローム演算回路 | |
| US6138134A (en) | Computational method and apparatus for finite field multiplication | |
| JPS6024650A (ja) | ガロア体上の演算回路 | |
| KR20000037517A (ko) | 리드-솔로몬 디코더 회로 | |
| EP2434650A1 (en) | Reed-Solomon encoder with simplified Galois field multipliers | |
| JP2907138B2 (ja) | 誤り訂正の演算処理方法及び処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |