JPH04229015A

JPH04229015A - 変圧器差動継電器

Info

Publication number: JPH04229015A
Application number: JP3109534A
Authority: JP
Inventors: Stanley B Wilkinson; スタンレイ・ブルース・ウィルキンソン
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1990-04-19
Filing date: 1991-04-16
Publication date: 1992-08-18
Also published as: EP0637865B1; DE69129761T2; EP0637865A3; CA2038213A1; EP0453196A3; EP0453196B1; US5627712A; DE69120851T2; EP0637865A2; DE69120851D1; EP0453196A2; CA2038213C; DE69129761D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は交流配電システムで使う
ための保護継電器回路に関するものであり、更に詳しく
は変圧器差動継電器に関するものである。

【０００２】

【従来の技術】交流配電システムのための保護構成の一
部として、システムで使用される変圧器の中で生じる故
障を検出することが望ましい。変圧器の中で故障が検出
されると、遮断器が動作し、変圧器の入力および出力の
一方または両方が切断されることにより、変圧器および
配電システムの変圧器に接続された部分が保護される。

【０００３】変圧器の中の故障を検出するため従来、変
圧器差動継電器が使用されてきた。このような継電器の
動作は次のような理論に基いている。すなわち、故障の
ない変圧器では、入力巻線の電流Ｉｐ　は出力巻線の電
流Ｉｓ　に出力巻線対入力巻線の巻数比Ｒｔ　を乗じた
ものに等しい、すなわちＩｐ　＝Ｒｔ　Ｉｓ　であると
いう理論に基いている。内部故障が生じると、量Ｉｐ　
とＲｔ　Ｉｓ　はもはや等しくなくなる。したがって、
変圧器差動継電器は量Ｉｐ　とＲｔ　Ｉｓ　の大きさを
継続的に比較し、量Ｉｐ　とＲｔ　Ｉｓ　との差が所定
の最大値を超えたときにトリップ信号を発生する。トリ
ップ信号を使って１個以上の遮断器を動作させることに
より、故障の生じた変圧器の入力、出力の一方または両
方を配電システムから切断する。

【０００４】変圧器差動継電器は内部故障の発生の検出
のためには良好に動作するが、変圧器突入電流の結果、
あやまってトリップ信号を発生することが知られている
。変圧器突入電流は入力巻線に電圧が印加されることに
よって生じる。電圧が変圧器入力巻線に印加されるのは
システムに最初に電源が投入されたとき、またはシステ
ム内の故障が除去された後である。突入電流の存在によ
り量Ｉｐ　とＲｔ　Ｉｓ　に差が生じる。差が所定の最
大値を超えたとき、内部の故障ではなくて突入電流によ
り差が生じても継電器がトリップ信号を発生することが
時々ある。その結果、継電器の信頼度、したがってこの
ような継電器を含む交流配電システム全体の信頼度が低
下する。

【０００５】

【発明の目的】したがって、本発明の１つの目的は変圧
器差動継電器の信頼度を向上するための方法および装置
を提供することである。

【０００６】本発明のもう１つの目的は変圧器の突入電
流による変圧器電流差と故障発生による電流差とを変圧
器差動継電器がより良く区別できるようにする方法と装
置を提供することである。

【０００７】本発明の更にもう１つの目的は大きさが所
定値より小さい突入電流のみに基くトリップ信号の発生
を変圧器差動継電器が防止できるようにする方法および
装置を提供することである。

【０００８】本発明の更にもう１つの目的は外部の故障
が生じたとき変圧器差動継電器に付加的なトリップ信号
の抑制を発生するための方法および装置を提供すること
である。

【０００９】本発明の更にもう１つの目的は内部または
外部の故障で変流器の飽和が存在しているとき変圧器差
動継電器の信頼度を向上するための方法および装置を提
供することである。

【００１０】本発明の更にもう１つの目的は変圧器差動
電流が所定の最大値を超えたとき変圧器差動継電器に付
加的なトリップ信号動作量を発生するための方法および
装置を提供することである。

【００１１】本発明のこれらの目的および他の目的は下
記の発明の説明により当業者には明らかとなる。

【００１２】

【発明の概要】本発明による変圧器差動継電器には、大
きさが所定の最大値より小さい変圧器突入電流だけに基
く遮断器トリップ信号の発生を禁止するための手段が含
まれている。トリップ信号禁止手段には、変圧器の入力
巻線と出力巻線の電流に関連する信号のベクトル和を発
生するための手段、ベクトル和の正部分とベクトル和の
負部分の大きさを測定するための手段、変圧器の入力巻
線と出力巻線の電流に関連する入力信号と出力信号のそ
れぞれの絶対値に比例した抑制信号を作成するための手
段、ならびにベクトル和の正部分の大きさが第１の所定
最大値と抑制信号値の和を超えたときおよびベクトル和
の負部分の大きさが第２の所定最大値と抑制信号値の和
を超えたときにトリップ信号を供給するための手段が含
まれている。

【００１３】好ましい態様では、変圧器の巻線に流れる
電流に関連する量のベクトル和が動作信号として作成さ
れる。このベクトル和動作信号は正半波整流器の入力お
よび負半波整流器の入力に印加される。正半波整流器の
出力は加算積分増幅器の動作入力に与えられる。負半波
整流器の出力はインバ―タの入力に印加される。インバ
―タの出力は第２の加算積分増幅器の動作入力に印加さ
れる。第１および第２の加算積分増幅器の出力はそれぞ
れ第１および第２のレベル検出器の入力に印加される。第１および第２のレベル検出器はそれぞれ、それに印加
される正味入力信号の大きさが所定値を超えたとき出力
信号を発生する。

【００１４】第１および第２のレベル検出器の出力は２
入力アンド（ＡＮＤ）ゲ―トの入力に印加される。アン
ドゲ―トの入力の信号が同時に存在すると、出力トリッ
プ信号が作成される。したがって、トリップ信号が発生
されるのは、正半波整流ベクトル和動作信号から抑制信
号を差引いたものの大きさに関連する第１の加算積分増
幅器の出力が第１のレベル検出器の所定の閾値を超えた
とき、および負半波整流ベクトル和動作信号から抑制信
号を減算したものの大きさに関連する第２の加算積分増
幅器の出力が第２のレベル検出器の閾値を超えたときで
ある。

【００１５】請求の範囲には本発明と考えられるものが
記載されているが、本発明の目的および利点は付図を参
照した実施例の以下の説明により更に容易に確かめるこ
とができる。

【００１６】

【実施例の説明】本発明の変圧器差動継電器の実施例は
三相交流配電システムで使用される変圧器を保護するた
めに使用することが好ましい。三相は通常、相Ａ、相Ｂ
および相Ｃと呼ばれる。変圧器差動継電器によって通常
保護される変圧器の型には三相の昇圧および降圧の変圧
器が含まれている。このような電力変圧器は通常、星形
接続された巻線および三角接続された巻線をそなえてい
るが、２つの星形接続された巻線、タップ付きの星形接
続された巻線と三角接続された巻線（単巻変圧器）、２
つの三角接続された巻線、または星形接続された巻線と
三角接続された巻線の他の組み合わせをそなえてもよい
。図１は降圧変圧器の一例の概略図であり、降圧変圧器
全体を１０で表わしてある。降圧変圧器１０は全体を１
２で表わした入力巻線に印加される高電圧を、全体を１
４で表わした出力巻線で作成された、より低い電圧に変
換する。ここで注意すべき点は図１に描かれた変圧器が
単に説明の便宜のために示した一例に過ぎないというこ
とである。配電システムで使用可能なことが当業者に知
られている他の型の変圧器も本発明の変圧器差動継電器
によって保護することができる。

【００１７】図１に示すように当業者には知られている
通り、入力巻線１２は星形構成で接続され、出力巻線１
４は三角構成で接続される。入力巻線１２はたとえば高
電圧送電線の相Ａ、ＢおよびＣに接続されている。出力
巻線１４はたとえば低電圧配電線の相Ａ、ＢおよびＣに
接続されている。変流器１６，１８および２０は相Ａ、
ＢおよびＣの入力巻線にそれぞれ結合されている。各変
流器はそれが結合された相に流れる電流を表わす出力を
生じる。出力側では、変流器２２が相Ａおよび相Ｂの出
力巻線に結合され、相Ａの出力巻線に流れる電流ＩＡ　
からＢ相の出力巻線に流れる電流ＩＢ　を減算したもの
のベクトル和を表わす出力信号を作成する。同様に、変
流器２４は電流ＩＢ　からＣ相出力巻線に流れる電流Ｉ
Ｃ　を減算したもののベクトル和を表わす出力信号を作
成する。そして変流器２６は電流ＩＣ　から電流ＩＡを減算した
もののベクトル和を表わす出力信号を発生する。このよ
うな変流器を使ってここに示した信号を作成することは
通常程度の当業者には周知である。

【００１８】前に述べたように、故障のない変圧器では
入力電流が出力電流Ｉｓ　に出力対入力の巻数比Ｒｔ　
を乗算したものに等しいという原理に基いて変圧器差動
継電器は動作する。三相システムでは、Ｉｐ　とＲｔ　
Ｉｓ　の量の差が通常、各相電流に対して測定される。三角接続された巻線をそなえた被保護変圧器の場合、個
別相電流ＩＡ　、ＩＢ　およびＩＣ　は都合のよいこと
に３つのベクトル和電流（−ＩＡ　＋ＩＢ　）、（−Ｉ
Ｂ　＋ＩＣ　）および（−ＩＣ　＋ＩＡ　）に分解する
ことができる。これらは図１に示す上記の三角巻線に結
合された３つの変流器を使って監視することが比較的容
易であるからである。

【００１９】量Ｉｐ　と量Ｒｔ　Ｉｓ　との差が変圧器
の故障判定の際に適正な意味を持つようにするため、被
保護変圧器の入力側と出力側の両方の対応する電流を監
視することが必要である。したがって、後で述べるよう
に、変圧器の星形接続された側の変流器によって監視さ
れる個別相電流もベクトル和電流（ＩＡ　−ＩＢ　）、
（ＩＢ　−ＩＣ　）および（Ｉｃ　−ＩＡ　）に分解さ
れる。これに関して注意しなければならないのは、以下
の詳細な説明は３つのベクトル和電流の中の１つ（ＩＡ
　−ＩＢ　）について行なうということである。したが
って、ここで説明する実施例は３組の中の１つであり、
他の２組はこの例では（ＩＢ　−ＩＣ　）および（ＩＣ
　−ＩＡ　）のベクトル和電流に対応している。

【００２０】変圧器突入電流は実質的にシヌソイド（ｓ
ｉｎｕｓｏｉｄ）の一部であるほぼ単極性の波形を特徴
としている。たとえば、図６に示すような波形となって
いる。これはほぼ双極性の正弦波形の故障電流と対照的
である。本発明の変圧器差動継電器は、双極性の波形で大きさが
第１の所定の最大値を超える電流を検知したときに遮断
トリップ出力信号を発生し、変圧器電流がほぼ単極性で
大きさが第２の所定の最大値より小さいときは遮断器ト
リップ信号の発生を禁止するという原理で動作する。

【００２１】次に図２には本発明による変圧器差動継電
器の入力部分の実施例の概略ブロック図が示されている
。全体を３０で表わした入力部分には第１の変流器３２
、第２の変流器３４、および第３の変流器３４が含まれ
ている。ここに説明している実施例では、これらの変流
器は絶縁と内部の位相推移を行なう。比率平衡タップを
設ける最も経済的な方法は当業者には知られている標準
的な継電器設計の慣例に従って決定すべきである。各変
流器は入力巻線と出力巻線をそなえている。第１の抵抗
Ｒ１　が各変流器の出力巻線の第１の端子と基準との間
に接続され、第２の抵抗Ｒ２　が出力巻線の第２の端子
と基準との間に接続されている。これにより、第２の端
子に存在する信号は第１の端子に存在する信号に対して
逆の極性となる。

【００２２】第１の変流器３２の入力巻線は変圧器差動
継電器によって保護される変圧器の星形接続された側の
相Ａの巻線に結合された変流器（図示しない）に接続さ
れている。したがって、第１の変流器３２の出力巻線の
第１の端子に存在する信号は被保護継電器の星形接続さ
れた側の相Ａの巻線に流れる電流ＩＡに関連している。そして第２の端子に存在する信号は信号ＩＡ　に対して
逆の極性の信号−ＩＡ　である。第２の変流器３４の入
力巻線は変圧器の星形接続された側の相Ｂの巻線に結合
された変流器（図示しない）に接続されている。したが
って、第２の変流器３４の出力巻線の第１の端子に存在
する信号は被保護変圧器の星形接続された側の相Ｂの巻
線に流れる電流ＩＢ　に関連している。そして第２の端
子に存在する信号は−ＩＢ　に関連している。

【００２３】第１の変流器３２からの信号ＩＡ　は第１
の加算増幅器３８の一方の入力に結合されている。第２
の変流器３４からの信号−ＩＢ　は第１の加算増幅器３
８の第２の入力に結合されている。説明している実施例
では出力巻線の端子と基準との間に接続された抵抗を用
いることにより逆極性の信号を得ているが、そのかわり
に変流器の第２の巻線（またはタップ付き巻線）を用い
ることも有益である。代案として、インバ―タを用いて
逆極性の信号を得てもよい。但し、この場合は高電流で
クリップされるという悪影響が生ずる可能性もある。

【００２４】第３の変流器３６の入力巻線は被保護変圧
器の三角接続された側の相Ａおよび相Ｂの巻線に結合さ
れた変流器（図示しない）に接続されている。相Ａおよ
び相Ｂの三角巻線に結合された変流器の出力は相Ａの三
角巻線に流れる相Ａの電流ＩＡ　から相Ｂの三角巻線に
流れる相Ｂの電流ＩＢ　を減算したものに関連する信号
である。したがって、第３の変流器３６の出力は対応す
る変圧器の三角接続された側に流れる電流（−ＩＡ　＋
ＩＢ）に関連している。第３の変流器３６の出力は第２
の加算増幅器４２の入力に結合されている。外部故障電
流すなわち負荷電流で、加算増幅器３８の出力が加算増
幅器４２の出力と等しく（または殆んど等しく）かつ約
１８０°位相がずれるように一次変流器（図示しない）
への接続が行なわれる。

【００２５】被保護変圧器が２個より多い巻線を含んで
いる場合、または被保護変圧器の各巻線に対応して１個
より多い変流器がある場合には、−ＩＡ　＋ＩＢ　の電
流に関連する付加的な信号を発生して付加的な加算増幅
器の入力に結合することが好ましい。付加的な加算増幅
器のうち代表的なものを図２の加算増幅器４４として示
してある。

【００２６】加算増幅器３８，４２および４４の出力は
第４の加算増幅器４６の入力に結合されている。第４の
加算増幅器４６の出力は入力のベクトル和に関連する信
号であり、後で述べるようにベクトル和動作（ＶＳＯ）
信号として使用される。加算増幅器３８，４２および４
４の出力はそれぞれ絶対値回路４８，５０および５２に
も結合されている。絶対値回路４８，５０および５２の
各々には全波整流器が含まれている。したがって、各絶
対値回路の出力は全波整流された入力信号に関連した信
号である。絶対値回路４８，５０および５２の出力は第
５の加算増幅器５４の入力に結合されている。

【００２７】第５の加算増幅器５４の利得は大きさが１
より小さくなるように選定される。これにより、出力信
号の大きさは加算増幅器３８，４２および４４の全波整
流された出力の総和より小さく、以後その総和のパ―セ
ントで表わすことにする。出力信号は次に述べるように
パ―セント抑制（ＰＲ）信号として使用される。実施例
ではＰＲ信号の大きさは加算増幅器３８，４２および４
４の全波整流された出力の総和のたとえば２５％である
。しかし注意しなければならないのはパ―セントは２５
％より小さくも、大きくもでき、たとえば１５％から４
０％の範囲に調整可能とすることができる。更に、後述
するように本発明は半波加算積分増幅器を使用するので
、パ―セント抑制は全波加算積分増幅器で使用される重
みの半分より少し大きくなる。

【００２８】次に図３には、変圧器差動継電器の高調波
抑制部分の実施例の概略ブロック図が示されている。全
体を６０で表わした高調波抑制部には、Ｑが１から２の
オ―ダで、利得が−１で、帯域通過中心周波数が基本電
力周波数、通常は６０Ｈｚから５０Ｈｚに同調された第
１の帯域フィルタ６２が含まれている。（前に図２で説
明した）入力部分３０の第４の加算増幅器４６からのベ
クトル和動作（ＶＳＯ）信号が第１の帯域フィルタ６２
の入力および第６の加算増幅器６４の一方の入力に結合
されている。ＶＳＯ信号の逆転された基本周波数である
第１の帯域フィルタ６２の出力は第６の加算増幅器６４
の他方の入力に結合されている。第６の加算増幅器６４
は入力信号の代数値を加算する。その結果、第６の加算
増幅器６４の出力は基本周波数を除去したＶＳＯ信号と
なる。したがって、第６の加算増幅器６４の出力信号に
はＶＳＯ信号の二次以上の高調波が含まれる。

【００２９】第６の加算増幅器６４の出力は第２の帯域
フィルタ６６の入力および第３の帯域フィルタの入力に
結合されている。第２の帯域フィルタ６６のＱはほぼ２
に等しく、帯域中心周波数はＶＳＯ信号の二次高調波に
同調している。したがって、第２の帯域フィルタ６６の
出力信号はＶＳＯ信号の二次高調波にほぼ等しい。この
出力は第４の絶対値回路７０の入力に結合されている。第３の帯域フィルタ６８のＱはほぼ２に等しく、帯域中
心周波数はＶＳＯ信号の五次高調波に同調している。し
たがって、第３の帯域フィルタ６８の出力信号はＶＳＯ
信号の五次高調波にほぼ等しい。この出力は第５の絶対
値回路７２の入力に結合されている。

【００３０】第４の絶対値回路７０および第５の絶対値
回路７２は本質的に全波整流器であり、その出力は入力
を全波整流したものにほぼ等しい。第４の絶対値回路７
０の出力は第７の加算増幅器７４の一方の入力に結合さ
れ、第５の絶対値回路７２の出力は第７の加算増幅器７
４の他方の入力に結合されている。第７の加算増幅器７
４の出力は入力信号の代数和を含む信号である。したが
って、第７の加算増幅器７４の出力はＶＳＯ信号の二次
高調波成分および五次高調波成分の全波整流された値の
代数和を含む。第７の加算増幅器７４の出力を以後、高
調波抑制（ＨＲ）信号と呼ぶことにする。

【００３１】次に図４には変圧器差動継電器の残りの部
分の実施例の概略ブロック図が示されている。全体を８
０で表わした残りの部分には第１のレベル検出器８２、
第１のアナログスイッチ８４、第１の加算積分増幅器８
６、および第２の加算積分増幅器８８が含まれている。第１の加算積分増幅器８６および第２の加算積分増幅器
８８の各々に図５に示すように入力と出力との間に帰還
回路が接続された演算増幅器１２０が含まれていること
が好ましい。帰還回路には並列接続された抵抗１２２と
コンデンサ１２４が含まれている。加算積分増幅器の各
入力は抵抗１２６の片側に接続されている。各抵抗１２
６の他方の側は図５に示すように演算増幅器１２０の入
力に接続されている。ある半サイクルに蓄積された抑制
が次の半サイクルまで大幅に減衰しないように加算積分
増幅器がかなり長い時定数を持つように抵抗１２２とコ
ンデンサの値が選定される。約１．５サイクルの時定数
が好ましい。演算増幅器１２０の出力は加算積分増幅器
の出力である。

【００３２】加算積分増幅器の動作入力に印加される動
作信号の和の大きさが抑制入力に印加される抑制信号の
大きさの和の大きさを超えたときに動作エネルギ―に関
連する信号を作成し、また抑制入力に印加される抑制信
号の和の大きさが動作入力に印加される動作信号の和の
大きさを超えたときに抑制エネルギ―に関連する信号を
作成するために、加算積分増幅器８６および８８が本発
明の実施例で使用される。動作信号および抑制信号を加
算して新しい動作出力信号または抑制出力信号を作成す
ることもでき、これも本発明の範囲と考えの中に入って
いるが、正味の動作出力信号または抑制出力信号の時間
についての積分である動作エネルギ―および抑制エネル
ギ―を使用することにより誤った瞬時応答をなくす方が
好ましい。

【００３３】（前に図２で説明した）入力部分３０の第
５の加算増幅器５４からのパ―セント抑制（ＰＲ）信号
は第１のレベル検出器８２の入力、第１のアナログスイ
ッチ８４、第１の加算積分増幅器８６の負（すなわち抑
制）入力、および第２の加算積分増幅器８８の負（すな
わち抑制）入力に結合されている。この詳細な説明では
、負入力という用語は加算積分増幅器への抑制信号を意
味し、正入力は動作信号を意味する。加算積分増幅器が
正味の動作エネルギ―出力に対応する信号を発生するた
めには、加算積分増幅器の正入力に印加される動作信号
の和の大きさが負入力に印加される抑制信号の和の大き
さを超えなければならない。

【００３４】第１のレベル検出器８２は入力信号が所定
の最大値を超えたとき出力信号を生じる。第１のレベル
検出器８２の出力は時間遅延回路９０の入力に結合され
ている。時間遅延回路９０は所定の最小時間の間、入力
信号が印加された後、出力を生じる。実施例では、この
所定時間は基本周波数の３６０度の周期のうちの約１１
０度である。または６０Ｈｚの基本周波数の場合には、
入力が約５．３ミリ秒の間、印加され続けた後、時間遅
延回路９０は出力を生じる。時間遅延回路９０の出力は
アナログスイッチ８４のスイッチ制御入力に印加される
。アナログスイッチ８４はそのスイッチ制御入力で信号を
受けたときその入力に存在する信号を出力に結合する。アナログスイッチ８４の出力は第１の加算積分増幅器８
６の抑制入力および第２の加算積分増幅器８８の抑制入
力に結合されている。

【００３５】時間遅延回路９０の出力は第１のアンドゲ
―ト９２の反転入力にも結合されている。（前に図２で
説明した）入力部分３０の第４の加算増幅器４８からの
ベクトル和動作（ＶＳＯ）信号は第１の半波整流器９４
および第２の半波整流器９６の入力に結合されている。第１の半波整流器９４の出力は入力信号ＶＳＯを半波整
流したものの正の部分である。第２の半波整流器９６の
出力は入力信号ＶＳＯを半波整流したものの負の部分で
ある。後で述べるように、ＶＳＯ信号の正の半サイクル
は第１の加算積分増幅器８６の動作量として使用され、
ＶＳＯ信号の負の半サイクルは第２の加算積分増幅器の
動作量として使用される。半波整流器９４の出力は第１
のダイオ―ド１０２を介して比較器９８の入力および第
２のアナログスイッチ１００に結合されている。第１の
半波整流器９４の出力は第１の加算積分増幅器８６の動
作入力にも結合されている。

【００３６】第２の半波整流器９６の出力はインバ―タ
１０４の入力に結合されている。入力に結合されたＶＳ
Ｏ信号を半波整流したものの負の部分を反転したもので
あるインバ―タ１０４の出力は第２のダイオ―ド１０６
を介して比較器９８の入力および第２のアナログスイッ
チ１００に結合されている。インバ―タ１０４の出力は
第２の加算積分増幅器８８の動作入力にも結合されてい
る。被保護変圧器に予想される変圧器突入電流の最大の
大きさを表わす突入設定回路１０８からの信号が比較器
９８の比較器入力に結合されている。突入設定信号は他
の２個の相ユニットにも結合されている。入力が比較器
入力に印加される信号レベルを超えたときに生じる比較
器９８の出力はアンドゲ―ト９２の第２の入力に結合さ
れている。

【００３７】比較器９８からの信号出力と時間遅延回路
９０からの無信号出力が同時に存在したときに生ずるア
ンドゲ―ト９２の出力は第２のアナログスイッチ１００
の制御信号入力に結合されている。第２のアナログスイ
ッチ１００はその制御入力で信号を受けると、その入力
の信号をその出力にスイッチングする。第２のアナログ
スイッチ１００の出力は第１の加算積分増幅器８６の動
作入力および第２の加算積分増幅器８８の動作入力に結
合されている。

【００３８】バイアス電圧は第１の加算積分増幅器８６
の抑制入力および第２の加算積分増幅器８８の抑制入力
に結合されている。最小感度を設定し、休止状態で加算
積分段で抑制レベルを設定するようにバイアス電圧の大
きさが選定される。高調波抑制（ＨＲ）信号は第１の加
算積分増幅器８６の抑制入力および第２の加算積分増幅
器８８の抑制入力に結合されている。本発明との関係に
於いては高調波抑制の使用は必要でないかも知れないが
、ＣＴ飽和または変圧器の突入がそれを必要とするかも
知れないと思われる。したがって、高調波抑制を含める
ことが好ましい。高調波抑制の重み付けは試験により設
定することが好ましく、現場での選定が必要になるかも
知れない。

【００３９】大きさが入力信号の大きさの積分代数和に
等しい信号である第１の加算積分増幅器８６の出力は第
２のレベル検出器１１０の入力に結合されている。大き
さが入力信号の大きさの積分代数和にほぼ等しい信号で
ある第２の加算積分増幅器８８の出力は第３のレベル検
出器１１２の入力に結合されている。第２のレベル検出
器１１０および第３のレベル検出器１１２はそれぞれ、
入力信号が所定値を超えたとき出力を生じる。第２のレ
ベル検出器１１０の出力は第２のアンドゲ―ト１１４の
一方の入力に結合されている。第３のレベル検出器１１
２の出力は第２のアンドゲ―ト１１４の他方の入力に結
合されている。

【００４０】第２のレベル検出器１１０からの信号と第
３のレベル検出器１１２からの信号が同時に存在すると
きに生じるアンドゲ―ト１１４の出力は以後、遮断器ト
リップ信号と呼ばれ、被保護変圧器に対応する遮断器に
結合されている。第２のレベル検出器１１０および第３
のレベル検出器１１２の各々に、入力が１つ置きの半サ
イクルの間に生じたとき出力相互の間に重なりが生じる
ように約１サイクルの見積り設定を行なったりセットタ
イマを含めることが好ましい。これにより、公称動作時
間は１サイクルとなる。

【００４１】本発明の変圧器差動継電器は次のように動
作する。外部故障電流すなわち重負荷電流では、変圧器
差動継電器は動作すべきでない。前に述べたように、た
とえば二巻線の変圧器では、加算増幅器３８および４２
の出力（図２参照）がほぼ等しく、位相が１８０度ずれ
るように継電器に対する接続が行なわれる。したがって
、加算積分増幅器８６および８８（図４参照）に入るパ
―セント抑制信号はあるが、ＶＳＯ信号は実質的に零で
あるので実質的に動作信号はない。

【００４２】被保護変圧器に故障電流があるとすれば、
前に述べたようにＶＳＯ信号は双極性のシヌソイドとな
る。したがって、第１の半波整流器９４が正の出力信号
を生じ、インバ―タ１０４が正の出力信号を生じる。こ
れらの信号は第１の加算積分増幅器８６および第２の加
算積分増幅器８８の正入力にそれぞれ印加される。した
がって、加算積分増幅器の正入力に印加される信号（動
作信号）の大きさが負入力に印加される信号（抑制信号
）の大きさを超えた場合、第１の加算積分増幅器８６お
よび第２の加算積分増幅器８８の両方から出力信号が生
じる。第１の加算積分増幅器８６および第２の加算積分
増幅器８８の出力信号の大きさが第３のレベル検出器１
１０および第４のレベル検出器１１２に設定されたレベ
ルを超えたと仮定すれば、第２のアンドゲ―ト１１４は
遮断器トリップ信号を発生する。したがって、内部故障
電流を検出したときに本発明の変圧器差動継電器は遮断
器トリップ信号を発生することがわかる。

【００４３】前に述べたように、変圧器突入電流は波形
がほぼ、単一極性のシヌソイドの一部分である信号によ
って特徴付けられる。変圧器突入電流の存在を仮定する
と、変圧器巻線の電流のベクトル和（ＩＡ　−ＩＢ　）
を表わすＶＳＯ信号はシヌソイドの一部の単極性信号の
形式となる。同様に、変圧器巻線のＩＡ　−ＩＢ　電流
の絶対値のベクトル和に関連したＰＲ信号もシヌソイド
の一部の単極性信号の形式となる。半波整流されたＶＳ
Ｏ信号は正方向で単極性であるとすれば、第１の半波整
流器９４から出力が現われ、これは第１の加算積分増幅
器８６の正入力に印加される。しかし、第２の半波整流
器９６からは出力が現われないので、インバ―タ１０４
からは出力が現われず、これが第２の加算積分増幅器８
８の正入力に印加される。

【００４４】突入電流の大きさが突入電流設定回路１０
８によって設定された最大値を超えなかったとすれば、
第１のアンドゲ―ト９２は出力を生じない。したがって
、第２のアナログスイッチ１００からは出力が生じず、
これが第１の加算積分増幅器８６および第２の加算積分
増幅器８８の正入力に印加される。第２の加算積分増幅
器８８に正入力信号が印加されていないので、その出力
信号は第３のレベル検出器１１２に設定された所定のレ
ベルを超えない。したがって、第３のレベル検出器１１
２からは出力が生じないので、アンドゲ―ト１１４はト
リップ信号を生じない。

【００４５】変圧器内部故障電流の大きさが突入電流設
定回路網１０８によって設定された予想最大値より充分
に大きいとすれば、比較器９８は出力信号を生じ、これ
が第１のアンドゲ―ト９２の一方の入力に結合されてい
る。ＰＲ信号の大きさは第１のレベル検出器８２に設定
されたレベルを超える。しかし、ＰＲ信号が１１０度に
対するそのレベルを超えるまで、時間遅延回路９０から
出力が生じない。したがって、時間遅延回路９０からは
最初出力がなく、比較器９８からは同時に出力があるの
で、第１のアンドゲ―ト９２から出力が生じ、第２のア
ナログスイッチ１００は第１の半波整流器９４（または
インバ―タ１０４）の出力信号を第１の加算積分増幅器
８６および第２の加算積分増幅器８８の正入力に結合す
る。このようにして、時間遅延回路９０が動作する前は
、第１の加算積分増幅器８６および第２の加算積分増幅
器８８の出力がそれぞれ第２のレベル検出器１１０およ
び第３のレベル検出器１１２に設定されたレベルを超え
る。したがって、同時に存在する出力が第２のアンドゲ
―ト１１４の入力に現われるので、第２のアンドゲ―ト
１１４はトリップ信号を発生する。このように以上の説
明から明らかように、本発明の変圧器差動継電器は被保
護変圧器の非常に大きい故障電流の結果として非常に早
い出力を生じる。

【００４６】変圧器バンクの３個の巻線に突入があって
、その結果、３個の継電器の１個に双極性の突入電流が
生じる可能性が僅かではあるがある。このため、従来技
術の変圧器差動継電器で使用された高調波抑制は本発明
の継電器でも維持されている。しかし、これの大きさは
従来技術の継電器よりずっと小さい。双極性突入電流は
高調波電流のパ―セントがずっと大きいからである。これについてはたとえば、１９７６年３月１７日に米国
カリフォルニア州サンフランシスコのウェスタン・シス
テムズ・コ―ディネ―ティング・カウンシル・リレ―イ
ング・コミティ（Ｗｅｓｔｅｒｎ　Ｓｙｓｔｅｍｓ　Ｃ
ｏｏｒｄｉｎａｔｉｎｇ　Ｃｏｕｎｃｉｌ　Ｒｅｌａｙ
ｉｎｇ　Ｃｏｍｍｉｔｔｅｅ　）に提示されたジェ―・
バ―ディ（Ｊ．Ｂｅｒｄｙ　）他による「電力変圧器の
励磁と突入特性についての論文」に記載されている。

【００４７】変圧器の１つの巻線が二組以上の変流器に
接続される用途では、変流器の残留磁束レベルの差のた
め一組の変流器が外部故障で飽和する可能性がある。故
障電流の第１の半サイクルで生じるのと同じ方向に残留
磁束のある変流器が最も飽和しやすい変流器である。本
発明の変圧器差動継電器が誤ったトリップ出力を生じな
いようにするため、レベル検出器８２、時間遅延回路９
０、およびアナログスイッチ８４によって可変抑制回路
が設けられる（図４参照）。故障電流の最初の半サイク
ルの第１部分で、どれかの変流器が飽和する前に、加算
積分増幅器８６および８８で抑制信号が形成される。パ
―セント抑制信号（ＰＲ）が大きいのに対してＶＳＯ信
号はほぼ零であるからである。１つの変流器が飽和した
とき、ＰＲ信号は小さくなり、ＶＳＯ信号はＰＲ信号よ
り充分に大きくなることがある。しかし、時間遅延回路
９０が動作してアナログスイッチ１００を介して付加的
な動作信号を除去し、アナログスイッチ８４を介して抑
制信号を増大してからでないと、加算積分増幅器８６お
よび８８はそれらの抑制エネルギ―を逆転することがで
きない。

【００４８】内部の故障の場合は対照的に、変流器の飽
和の影響によって、故障電流の第１の半サイクルの第１
部分に大きな継電電流が流れることができ、また変流器
が飽和した後、ＰＲ信号とＶＳＯ信号がともに大幅に小
さくなる。したがって、変流器の飽和が起り得る非常に
大きな内部故障電流では、前に述べたように継電器は故
障電流の第１の半サイクルの第１の部分で動作すること
ができる。

【００４９】以上のことから、変圧器突入電流による変
圧器電流差と故障の発生による電流差とを変圧器差動継
電器が区別できるようにするための方法および装置を提
供することによって本発明は変圧器差動継電器の信頼度
を向上する。

【００５０】特定の実施例について本発明の説明を行な
ってきたが、より広い側面で本発明から逸脱することな
く種々の変更および変形を加え得ることは当業者には明
らかである。本発明の趣旨と範囲の中に入る発明のすべ
ての変更および変形を包含するように請求の範囲を記載
してある。

【図面の簡単な説明】

【図１】星形接続された側と三角接続された側を有する
降圧変圧器の概略回路図である。

【図２】本発明による変圧器差動継電器の入力部の実施
例の概略ブロック図である。

【図３】本発明による変圧器差動継電器の高調波抑制部
の実施例の概略ブロック図である。

【図４】本発明による変圧器差動継電器の残りの部分の
実施例の概略ブロック図である。

【図５】加算積分増幅器の実施例の概略ブロック図であ
る。

【図６】変圧器突入電流の特徴的な波形例を示す波形図
である。

【符号の説明】

１０　　降圧変圧器３２，３４，３６　　変流器３８，４２，４４，４６　　加算増幅器４８，５０，５
２　　絶対値回路６０　　高調波抑制部８２，１１０，１１２　　レベル検出器８４，１００　
　アナログスイッチ８６，８８　　加算積分増幅器９０　　時間遅延回路９４，９６　　半波整流器９８　　比較器１０２，１０６　　ダイオ―ド１０４　　インバ―タ１１４　　アンドゲ―ト１２０　　演算増幅器１２２　　抵抗１２４　　コンデンサ

Claims

【特許請求の範囲】

【請求項１】　　変圧器差動継電器に於いて、変圧器の
少なくとも２つの巻線に流れる電流を表わす第１の信号
を発生する手段、上記第１の信号の正部分を表わす第２
の信号および上記第１の信号の負部分を表わす第２の信
号を発生する手段、上記第２の信号の大きさが第１の所
定値を超えたとき第１の出力信号を発生し、上記第３の
信号の大きさが第２の所定値を超えたとき第２の出力信
号を発生する手段、ならびに上記第１および第２の出力
信号が同時に存在するときトリップ信号を発生する手段
、を含むことを特徴とする変圧器差動継電器。
【請求項２】　　上記第１の信号を発生する上記手段は
、（ａ）上記変圧器に流れる上記電流を表わす１つの信
号を発生する手段、（ｂ）上記電流を表わす少なくとも
別の信号を発生する手段であって、上記の少なくとも別
の信号の各々が、外部故障電流および負荷電流の場合、
上記１つの信号に対してほぼ等しく、かつ１８０度位相
がずれているように該少なくとも別の信号を発生する手
段、ならびに（ｃ）上記１つの信号と上記少なくとも別
の信号の各々とのベクトル和を表わす信号を発生する手
段を含んでいる請求項１記載の変圧器差動継電器。
【請求項３】　　上記第２の信号を発生する上記手段が
第１の半波整流器を含み、上記第３の信号を発生する上
記手段が第２の半波整流器を含む請求項２記載の変圧器
差動継電器。
【請求項４】　　上記第１の出力信号を発生する上記手
段は、出力が第１のレベル検出器の入力に結合された第
１の加算積分増幅器を含み、上記第２の出力信号を発生
する上記手段は、出力が第２のレベル検出器に結合され
た第２の加算積分増幅器を含んでいる請求項３記載の変
圧器差動継電器。
【請求項５】　　上記第１の加算積分増幅器および上記
第２の加算積分増幅器の各々は演算増幅器を含み、上記
演算増幅器の出力と入力との間に抵抗と容量の並列回路
が設けられている請求項４記載の変圧器差動継電器。
【請求項６】　　上記トリップ信号を発生する上記手段
は、上記第１のレベル検出器の出力に結合された第１の
入力、上記第２のレベル検出器の出力に結合された第２
の入力、ならびに上記第１の入力および第２の入力で受
けた信号が同時に存在するときに上記トリップ信号を発
生する出力を有するアンドゲ―トで構成されている請求
項５記載の変圧器差動継電器。
【請求項７】　　上記第１および第２の加算積分増幅器
の各々の抑制入力に結合される高調波抑制信号を発生す
る手段が付加的に含まれている請求項６記載の変圧器差
動継電器。
【請求項８】　　上記高調波抑制信号が上記第１の信号
の二次高調波の絶対値を表わす信号である請求項７記載
の変圧器差動継電器。
【請求項９】　　上記高調波抑制信号は上記第１の信号
の二次高調波の絶対値と上記第１の信号の五次高調波の
絶対値との和を表わす信号である請求項７記載の変圧器
差動継電器。
【請求項１０】　　少なくとも１つの動作信号および少
なくとも１つの抑制信号を用い、上記少なくとも１つの
動作信号の和の大きさが上記少なくとも１つの抑制信号
の和の大きさを所定量だけ超えたときにトリップ信号を
発生する型の変圧器差動継電器に於いて、変流器飽和が
存在する状態で上記継電器の動作の信頼度を向上させる
手段を含み、該手段が変圧器の少なくとも２つの巻線に
流れる電流のベクトル和を表わすベクトル和動作信号を
発生する手段、上記ベクトル和動作信号の絶対値を表わ
す信号を発生する手段、ならびに上記ベクトル和動作信
号の絶対値の大きさが第１の所定の大きさを超えたとき
付加的な動作信号を発生する手段を含んでいることを特
徴とする変圧器差動継電器。
【請求項１１】　　更に、変圧器の少なくとも２つの巻
線に流れる電流の絶対値を表わすパ―セント抑制信号を
発生する手段、ならびにパ―セント抑制信号の大きさが
所定時間の間、第２の所定の大きさを超えたとき、上記
付加的動作信号を終了させて、付加的抑制信号を発生す
る手段が含まれている請求項１０記載の変圧器差動継電
器。
【請求項１２】　　上記ベクトル和動作信号の絶対値を
表わす上記信号を発生する上記手段は、（ａ）上記ベク
トル和動作信号の正部分を表わす第１の信号を発生する
手段、（ｂ）上記ベクトル和動作信号の負部分を表わす
第２の信号を発生する手段、（ｃ）上記第２の信号の極
性を反転する手段、ならびに（ｄ）上記第１の信号と上
記の反転された第２の信号とを組み合わせることにより
上記ベクトル和動作信号の絶対値を形成する手段を含ん
でいる請求項１１記載の変圧器差動継電器。
【請求項１３】　　上記ベクトル和動作信号を発生する
上記手段は、（ａ）上記変圧器に流れる上記電流を表わ
す１つの信号を発生する手段、（ｂ）上記電流を表わす
少なくとも別の信号を発生する手段であって、上記少な
くとも別の信号の各々が、外部故障電流および負荷電流
の場合、上記１つの信号に対してほぼ等しく、かつ１８
０度位相がずれているように該少なくとも別の信号を発
生する手段、ならびに（ｃ）上記１つの信号と上記少な
くとも別の信号の各々とのベクトル和を表わす信号を発
生する手段を含んでいる請求項１２記載の変圧器差動継
電器。
【請求項１４】　　上記パ―セント抑制信号を発生する
上記手段は、（ａ）上記１つの信号の絶対値を発生する
手段、（ｂ）上記の少なくとも別の信号の各々の絶対値
を発生する手段、ならびに（ｃ）上記１つの信号および
上記少なくとも別の信号の各々の絶対値の和の百分率に
ほぼ等しい信号を発生する手段を含んでいる請求項１３
記載の変圧器差動継電器。
【請求項１５】　　上記付加的な動作信号を発生する上
記手段は、（ａ）上記ベクトル和動作信号の絶対値の大
きさが上記第１の所定の大きさを超えたとき出力信号を
発生する第１のレベル検出手段、および（ｂ）上記第１
のレベル検出手段の出力信号に応答して、上記第１のレ
ベル検出手段の上記出力信号を受けたとき上記ベクトル
和動作信号の絶対値をその出力にスイッチングする第１
のスイッチ手段を含んでいる請求項１４記載の変圧器差
動継電器。
【請求項１６】　　上記付加的な動作信号を終了させて
、付加的な抑制信号を発生する上記手段は、（ａ）上記
パ―セント抑制信号の大きさが上記の第２の所定の大き
さを超えたとき出力信号を発生する第２のレベル検出手
段、（ｂ）上記第２のレベル検出手段の出力を受けるよ
うに接続された時間遅延回路手段であって、上記第２の
レベル検出手段の出力信号の継続時間が上記所定時間を
超えたときは常に出力信号を発生する時間遅延回路手段
、（ｃ）上記時間遅延回路手段の出力に付加的に応答し
て上記時間遅延回路手段から上記出力信号を受けたとき
その出力から上記ベクトル和動作信号の絶対値を除去す
る上記第１のスイッチ手段、および（ｄ）上記時間遅延
回路手段の出力に応答して上記時間遅延回路手段の上記
出力信号を受けたとき上記パ―セント抑制信号を上記の
付加的抑制信号としてその出力にスイッチングする第２
のスイッチング手段を含んでいる請求項１５記載の変圧
器差動継電器。
【請求項１７】　　上記第１の信号を発生する上記手段
は第１の半波整流器を含み、上記第２の信号を発生する
上記手段は第２の半波整流器を含んでいる請求項１６記
載の変圧器差動継電器。
【請求項１８】　　更に、上記第１の信号の大きさが第
３の所定の大きさを超えたとき第１の出力信号を発生す
る手段、上記第２の信号の大きさが第４の所定の大きさ
を超えたとき第２の出力信号を発生する手段、および上
記第１の出力信号と上記第２の出力信号が同時に存在す
るときトリップ信号を発生する手段が含まれている請求
項１２記載の変圧器差動継電器。
【請求項１９】　　動作エネルギ―および抑制エネルギ
―を用い、動作エネルギ―が抑制エネルギ―を所定量だ
け超えたときにトリップ信号を発生する型の変圧器差動
継電器に於いて、変流器飽和が存在する状態で動作の信
頼度を向上させる手段を含み、該手段が、変圧器の少な
くとも２つの巻線に流れる電流のベクトル和を表わすベ
クトル和動作信号を発生する手段、上記ベクトル和動作
信号の絶対値を表わす信号を発生する手段、および（ｃ
）上記ベクトル和動作信号の絶対値の大きさが第１の所
定の大きさを超えたときに付加的な動作エネルギ―を発
生する手段を含んでいることを特徴とする変圧器差動継
電器。
【請求項２０】　　更に、変圧器の少なくとも２つの巻
線に流れる電流の絶対値を表わすパ―セント抑制信号を
発生する手段、およびパ―セント抑制信号の大きさが所
定の時間の間、第２の所定の大きさを超えたとき、上記
付加的な動作エネルギ―を終了させて、付加的な抑制エ
ネルギ―を発生する手段が含まれている請求項１９記載
の変圧器差動継電器。
【請求項２１】　　上記ベクトル和動作信号の絶対値を
表わす上記信号を発生する上記手段は、（ａ）上記ベク
トル和動作信号の正部分を表わす第１の信号を発生する
手段、（ｂ）上記ベクトル和動作信号の負部分を表わす
第２の信号を発生する手段、（ｃ）上記第２の信号の極
性を反転する手段、および（ｄ）上記第１の信号および
上記反転された第２の信号を組み合わせることにより上
記ベクトル和動作信号の絶対値を形成する手段を含んで
いる請求項２０記載の変圧器差動継電器。
【請求項２２】　　上記ベクトル和動作信号を発生する
上記手段は、（ａ）上記変圧器に流れる上記電流を表わ
す１つの信号を発生する手段、（ｂ）上記電流を表わす
少なくとも別の信号を発生する手段であって、上記少な
くとも別の信号の各々が、外部故障電流および負荷電流
の場合、上記１つの信号に対してほぼ等しく、かつ１８
０度位相がずれているように該少なくとも別の信号を発
生する手段、ならびに（ｃ）上記の１つの信号と上記少
なくとも別の信号の各々とのベクトル和を表わす信号を
発生する手段を含んでいる請求項２１記載の変圧器差動
継電器。
【請求項２３】　　上記パ―セント抑制信号を発生する
上記手段は、（ａ）上記の１つの信号の絶対値を発生す
る手段、（ｂ）上記少なくとも別の信号の各々の絶対値
を発生する手段、および（ｃ）上記１つの信号および上
記少なくとも別の信号の各々の絶対値の和の百分率にほ
ぼ等しい信号を発生する手段を含んでいる請求項２２記
載の変圧器差動継電器。
【請求項２４】　　上記付加的な動作エネルギ―を発生
する上記手段は、（ａ）上記ベクトル和動作信号の絶対
値の大きさが上記第１の所定の大きさを超えたときに出
力信号を発生する第１のレベル検出手段、ならびに（ｂ
）上記第１のレベル検出手段の出力信号に応答して上記
ベクトル和動作信号の絶対値を少なくとも１つの加算積
分増幅器の動作入力に印加する第１のスイッチ手段を含
んでいる請求項２３記載の変圧器差動継電器。
【請求項２５】　　上記付加的な動作エネルギ―を終了
させて、付加的な抑制エネルギ―を発生する上記手段は
、（ａ）上記パ―セント抑制信号の大きさが上記第２の
所定の大きさを超えたときに出力信号を発生する第２の
レベル検出手段、（ｂ）上記第２のレベル検出手段の出
力を受けるように接続された時間遅延回路手段であって
、上記第２のレベル検出手段の出力信号の継続時間が上
記所定時間を超えたときは常に出力信号を発生する時間
遅延回路手段、（ｃ）上記時間遅延回路手段の出力に付
加的に応答して、上記時間遅延回路手段から上記出力信
号を受けたとき上記少なくとも１つの加算積分増幅器の
動作入力から上記ベクトル和動作信号の絶対値を除去す
る上記第１のスイッチ手段、ならびに（ｄ）上記時間遅
延回路手段の出力に応答して、上記時間遅延回路手段か
ら上記出力信号を受けたとき上記パ―セント抑制信号を
上記少なくとも１つの加算積分増幅器の抑制入力に上記
の付加的な抑制信号として印加する第２のスイッチ手段
を含んでいる請求項２４記載の変圧器差動継電器。
【請求項２６】　　上記第１の信号を発生する上記手段
は第１の半波整流器を含み、上記第２の信号を発生する
上記手段は第２の半波整流器を含んでいる請求項２５記
載の変圧器差動継電器。
【請求項２７】　　更に、上記第１の信号を第１の加算
積分増幅器の動作入力に印加する手段、上記第２の信号
を第２の加算積分増幅器の動作入力に印加する手段、上
記第１の加算積分増幅器の出力信号の大きさが第３の所
定の大きさを超えたとき第１の出力信号を発生する手段
、上記第２の加算積分増幅器の出力信号の大きさが第４
の所定の大きさを超えたとき第２の出力信号を発生する
手段、ならびに上記第１および第２の出力信号が同時に
存在するときトリップ信号を発生する手段が含まれてい
る請求項２６記載の変圧器差動継電器。
【請求項２８】　　上記パ―セント抑制信号が上記第１
および第２の加算積分増幅器の各々の抑制入力に結合さ
れている請求項２７記載の変圧器差動継電器。
【請求項２９】　　上記第１および第２の加算積分増幅
器の各々の抑制入力に結合される高調波抑制信号を発生
する手段が付加的に含まれている請求項２８記載の変圧
器差動継電器。
【請求項３０】　　上記高調波抑制信号が上記第１の信
号の二次高調波の絶対値を表わす信号である請求項２９
記載の変圧器差動継電器。
【請求項３１】　　上記高調波抑制信号が上記第１の信
号の二次高調波の絶対値と上記第１の信号の絶対値との
和を表わす信号である請求項２９記載の変圧器差動継電
器。
【請求項３２】　　上記加算積分増幅器の各々が演算増
幅器を含み、上記演算増幅器の出力と入力との間に抵抗
と容量の並列回路が設けられている請求項２７記載の変
圧器差動継電器。
【請求項３３】　　変圧器差動継電器の動作の信頼度を
向上させる方法に於いて、変圧器の少なくとも２つの巻
線に流れる電流を表わす第１の信号を発生するステップ
、上記第１の信号の正部分を表わす第２の信号および上
記第１の信号の負部分を表わす第３の信号を発生するス
テップ、上記第２の信号の大きさが第１の所定値を超え
たときに第１の出力信号を発生し、上記第３の信号の大
きさが第２の所定値を超えたときに第２の出力信号を発
生するステップ、ならびに上記第１および第２の出力信
号が同時に存在するときにトリップ信号を発生するステ
ップ、を含む方法。
【請求項３４】　　少なくとも１つの動作信号および少
なくとも１つの抑制信号を用い、上記の少なくとも１つ
の動作信号の和の大きさが上記の少なくとも１つの抑制
信号の和の大きさを所定量だけ超えたときにトリップ信
号を発生する型の変圧器差動継電器の動作の信頼度を、
変流器の飽和が存在している状態で向上させるための方
法に於いて、変圧器の少なくとも２つの巻線に流れる電
流のベクトル和を表わすベクトル和動作信号を発生する
ステップ、上記ベクトル和動作信号の絶対値を表わす信
号を発生するステップ、ならびに上記ベクトル和動作信
号の絶対値の大きさが第１の所定の大きさを超えたとき
に付加的な動作信号を発生するステップ、を含むことを
特徴とする方法。
【請求項３５】　　更に、変圧器の少なくとも２つの巻
線に流れる電流の絶対値を表わすパ―セント抑制信号を
発生するステップ、およびパ―セント抑制の大きさが所
定の時間の間、第２の所定の大きさを超えたときに上記
の付加的な動作信号を終了させ、付加的な抑制信号を発
生するステップを含む請求項３４記載の方法。
【請求項３６】　　上記ベクトル和動作信号の絶対値を
表わす上記信号を発生するステップが、（ａ）上記ベク
トル和動作信号の正部分を表わす第１の信号を発生する
ステップ、（ｂ）上記ベクトル和動作信号の負部分を表
わす第２の信号を発生するステップ、（ｃ）上記第２の
信号の極性を反転するステップ、ならびに（ｄ）上記第
１の信号と上記の反転された第２の信号を組み合わせる
ことにより上記ベクトル和動作信号の絶対値を形成する
ステップを含む請求項３５記載の変圧器差動継電器の方
法。
【請求項３７】　　更に、上記第１の信号の大きさが第
３の所定の大きさを超えたときに第１の出力信号を発生
するステップ、上記第２の信号の大きさが第４の所定の
大きさを超えたときに第２の出力信号を発生するステッ
プ、ならびに上記第１および第２の出力信号が同時に存
在するときにトリップ信号を発生するステップを含む請
求項３６記載の方法。
【請求項３８】　　動作エネルギ―および抑制エネルギ
―を用い、動作エネルギ―が所定量だけ抑制エネルギ―
を超えたときにトリップ信号を発生する型の変圧器差動
継電器の動作信頼度を、変流器飽和が存在している状態
で向上させる方法に於いて、変圧器の少なくとも２つの
巻線に流れる電流のベクトル和を表わすベクトル和動作
信号を発生するステップ、上記ベクトル和動作信号の絶
対値を表わす信号を発生するステップ、ならびに上記ベ
クトル和動作信号の絶対値の大きさが第１の所定値を超
えたときに付加的な動作エネルギ―を発生するステップ
、を含むことを特徴とする方法。
【請求項３９】　　更に、変圧器の少なくとも２つの巻
線に流れる電流の絶対値を表わすパ―セント抑制信号を
発生するステップ、ならびにパ―セント抑制信号の大き
さが所定時間の間、第２の所定の大きさを超えたときに
、上記の付加的な動作エネルギ―を終了させて、付加的
な抑制エネルギ―を発生するステップを含む請求項３８
記載の方法。
【請求項４０】　　上記ベクトル和動作信号の絶対値を
表わす上記信号を発生するステップは、（ａ）上記ベク
トル和動作信号の正部分を表わす第１の信号を発生する
ステップ、（ｂ）上記ベクトル和動作信号の負部分を表
わす第２の信号を発生するステップ、（ｃ）上記第２の
信号の極性を反転するステップ、ならびに（ｄ）上記第
１の信号と上記の反転された第２の信号とを組み合わせ
ることにより上記ベクトル和動作信号の絶対値を形成す
るステップを含む請求項３９記載の方法。
【請求項４１】　　更に、第１の加算積分増幅器の動作
入力に上記第１の信号を印加するステップ、第２の加算
積分増幅器の動作入力に上記第２の信号を印加するステ
ップ、上記第１の加算積分増幅器の出力信号の大きさが
第３の所定の大きさを超えたときに第１の出力信号を発
生するステップ、上記第２の加算積分増幅器の出力信号
の大きさが第４の所定の大きさを超えたときに第２の出
力信号を発生するステップ、ならびに上記第１および第
２の出力信号が同時に存在するときにトリップ信号を発
生するステップを含む請求項４０記載の方法。
【請求項４２】　　突入電流および内部故障電流で動作
に影響を受けやすい変圧器差動継電器に於いて、トリッ
プ信号を発生する手段、ならびに上記突入電流と上記内
部故障電流とを区別するための第１および第２の加算、
積分、および比較手段を含み、上記区別に応答して上記
トリップ信号発生手段が上記トリップ信号を発生するこ
とを特徴とする変圧器差動継電器。