JPH04225270A - サージ電力吸収用半導体装置 - Google Patents
サージ電力吸収用半導体装置Info
- Publication number
- JPH04225270A JPH04225270A JP41454690A JP41454690A JPH04225270A JP H04225270 A JPH04225270 A JP H04225270A JP 41454690 A JP41454690 A JP 41454690A JP 41454690 A JP41454690 A JP 41454690A JP H04225270 A JPH04225270 A JP H04225270A
- Authority
- JP
- Japan
- Prior art keywords
- surge
- absorbing
- semiconductor elements
- surge power
- power absorption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000010521 absorption reaction Methods 0.000 title abstract description 11
- 230000015556 catabolic process Effects 0.000 claims abstract description 20
- 238000005219 brazing Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は複数のサージ電力を吸収
し得る半導体素子を積層し直列接続したサージ電力吸収
用半導体装置に関する。
し得る半導体素子を積層し直列接続したサージ電力吸収
用半導体装置に関する。
【０００２】
【従来の技術】一般にサージ電力吸収用半導体素子がサ
ージ吸収動作を行うときのその逆方向電力ＰＢ は，ア
バランシェ電圧またはツエナー電圧（ここでは降伏電圧
ＶＢ という）と流れる逆方向電流ＩＢ の積，つまり
ＰＢ ＝ＶＢ ×ＩＢ となることが知られている。
ージ吸収動作を行うときのその逆方向電力ＰＢ は，ア
バランシェ電圧またはツエナー電圧（ここでは降伏電圧
ＶＢ という）と流れる逆方向電流ＩＢ の積，つまり
ＰＢ ＝ＶＢ ×ＩＢ となることが知られている。
【０００３】そしてこのサージ電力ＰＢ の大きさに応
じた熱がサージ電力吸収用半導体素子に発生し，その熱
の放熱条件などを十分に考慮してサージ電力吸収用半導
体素子の主面積が決められる。降伏電圧が大きい場合，
或いはそうでない場合でも必要に応じて，前述のような
サージ電力吸収用半導体素子を複数個積層して直列接続
することが行われている。このようなサージ電力吸収用
半導体装置は，第２図に示すように，同一の降伏電圧（
例えば１０Ｖとする）をそれぞれ有する５個のサージ電
力吸収用半導体素子１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅを積
層し直列接続したものからなり，この場合には５０Ｖの
降伏電圧ＶＢ を有する。
じた熱がサージ電力吸収用半導体素子に発生し，その熱
の放熱条件などを十分に考慮してサージ電力吸収用半導
体素子の主面積が決められる。降伏電圧が大きい場合，
或いはそうでない場合でも必要に応じて，前述のような
サージ電力吸収用半導体素子を複数個積層して直列接続
することが行われている。このようなサージ電力吸収用
半導体装置は，第２図に示すように，同一の降伏電圧（
例えば１０Ｖとする）をそれぞれ有する５個のサージ電
力吸収用半導体素子１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅを積
層し直列接続したものからなり，この場合には５０Ｖの
降伏電圧ＶＢ を有する。
【０００４】これら５個のサージ電力吸収用半導体素子
１Ａ〜１Ｅの吸収し得るサージ電力ＰＢ は，降伏電圧
ＶＢ （１０Ｖ）が等しく，かつ流れる逆方向電流ＩＢ
は共通であるから，等しくなり，したがってそれぞれ
の発熱量もほぼ等しい。その各発熱によってサージ電力
吸収用半導体素子１Ａ〜１Ｅの温度が上昇する。このと
きサージ電流，つまり逆方向電流ＩＢ の流れている時
間が短ければ，各サージ電力吸収用半導体素子１Ａ〜１
Ｅの熱の移動が小さいので，この期間におけるそれらの
温度はほぼ等しく上昇することが分かった。
１Ａ〜１Ｅの吸収し得るサージ電力ＰＢ は，降伏電圧
ＶＢ （１０Ｖ）が等しく，かつ流れる逆方向電流ＩＢ
は共通であるから，等しくなり，したがってそれぞれ
の発熱量もほぼ等しい。その各発熱によってサージ電力
吸収用半導体素子１Ａ〜１Ｅの温度が上昇する。このと
きサージ電流，つまり逆方向電流ＩＢ の流れている時
間が短ければ，各サージ電力吸収用半導体素子１Ａ〜１
Ｅの熱の移動が小さいので，この期間におけるそれらの
温度はほぼ等しく上昇することが分かった。
【０００５】
【発明が解決しょうとする課題】しかし逆方向電流ＩＢ
が比較的長い期間流れる場合には電極構造など放熱構
造の違いにもよるが，一般的に最外側に位置するサージ
電力吸収用半導体素子１Ａと１Ｅの放熱が最も良好に行
われ，内側に位置するサージ電力吸収用半導体素子ほど
放熱が行われ難い。したがって，サージ電力吸収用半導
体素子１Ａ〜１Ｅの温度分布は第２図に示すように，内
側に位置するサージ電力吸収用半導体素子ほど温度が高
く，外側に向かって温度が低くなる。このようなサージ
電力吸収用半導体装置では，サージ電力吸収能力は温度
の高い中央側に位置するサージ電力吸収用半導体素子に
よって制限されてしまい，本来得られるサージ電力吸収
能力をかなり下回ってしまう。また，中央側に位置する
サージ電力吸収用半導体素子は熱による劣化が大きく，
このことがサージ電力吸収用半導体装置の寿命を低下さ
せていた。
が比較的長い期間流れる場合には電極構造など放熱構
造の違いにもよるが，一般的に最外側に位置するサージ
電力吸収用半導体素子１Ａと１Ｅの放熱が最も良好に行
われ，内側に位置するサージ電力吸収用半導体素子ほど
放熱が行われ難い。したがって，サージ電力吸収用半導
体素子１Ａ〜１Ｅの温度分布は第２図に示すように，内
側に位置するサージ電力吸収用半導体素子ほど温度が高
く，外側に向かって温度が低くなる。このようなサージ
電力吸収用半導体装置では，サージ電力吸収能力は温度
の高い中央側に位置するサージ電力吸収用半導体素子に
よって制限されてしまい，本来得られるサージ電力吸収
能力をかなり下回ってしまう。また，中央側に位置する
サージ電力吸収用半導体素子は熱による劣化が大きく，
このことがサージ電力吸収用半導体装置の寿命を低下さ
せていた。
【０００６】
【課題を解決するための手段】本発明ではこのような課
題を解決するために，複数のサージ電力吸収用半導体素
子を積層し直列接続してなるサージ電力吸収用半導体装
置における内側に位置するサージ電力吸収用半導体素子
に比べて高い降伏電圧を有するサージ電力吸収用半導体
素子を外側に配置している。
題を解決するために，複数のサージ電力吸収用半導体素
子を積層し直列接続してなるサージ電力吸収用半導体装
置における内側に位置するサージ電力吸収用半導体素子
に比べて高い降伏電圧を有するサージ電力吸収用半導体
素子を外側に配置している。
【０００７】このような構成になっているので，放熱の
良くない内側に位置するサージ電力吸収用半導体素子の
発熱量は外側に位置するサージ電力吸収用半導体素子の
発熱量に比べて低く，各サージ電力吸収用半導体素子の
温度分布はほぼ等しくなり，サージ電力吸収能力が向上
する。
良くない内側に位置するサージ電力吸収用半導体素子の
発熱量は外側に位置するサージ電力吸収用半導体素子の
発熱量に比べて低く，各サージ電力吸収用半導体素子の
温度分布はほぼ等しくなり，サージ電力吸収能力が向上
する。
【実施例】図１により本発明にかかるサージ電力吸収用
半導体装置を説明する。
半導体装置を説明する。
【０００８】この実施例では５個の等しい主面積と等し
い厚みをもつサージ電力吸収用半導体素子１Ａ，１Ｂ，
１Ｃ，１Ｄ，１Ｅをろう材を介して積層し，直列接続し
ている。図示していないが，最外側のサージ電力吸収用
半導体素子１Ａと１Ｅにろう付けされる電極はそれらサ
ージ電力吸収用半導体素子と同じ程度の径と０．４〜０
．５ｍｍ程度の厚みを有し，またリードはサージ電力吸
収用半導体素子１Ａ〜１Ｅの径の数分の１程度の径を有
する。これら電極およびリードによる放熱効果によって
影響を受けるが，最も放熱の良好な最外側に位置するサ
ージ電力吸収用半導体素子１Ａと１Ｅは最も高い降伏電
圧１２Ｖを有する。次にそれらの内側に隣接して位置す
るサージ電力吸収用半導体素子１Ｂと１Ｄは９Ｖの降伏
電圧を有し，中央のサージ電力吸収用半導体素子１Ｃは
最も低い８Ｖの降伏電圧を有する。
い厚みをもつサージ電力吸収用半導体素子１Ａ，１Ｂ，
１Ｃ，１Ｄ，１Ｅをろう材を介して積層し，直列接続し
ている。図示していないが，最外側のサージ電力吸収用
半導体素子１Ａと１Ｅにろう付けされる電極はそれらサ
ージ電力吸収用半導体素子と同じ程度の径と０．４〜０
．５ｍｍ程度の厚みを有し，またリードはサージ電力吸
収用半導体素子１Ａ〜１Ｅの径の数分の１程度の径を有
する。これら電極およびリードによる放熱効果によって
影響を受けるが，最も放熱の良好な最外側に位置するサ
ージ電力吸収用半導体素子１Ａと１Ｅは最も高い降伏電
圧１２Ｖを有する。次にそれらの内側に隣接して位置す
るサージ電力吸収用半導体素子１Ｂと１Ｄは９Ｖの降伏
電圧を有し，中央のサージ電力吸収用半導体素子１Ｃは
最も低い８Ｖの降伏電圧を有する。
【０００９】例えば斯かる構成のサージ電力吸収用半導
体装置を回路に組み込んで利用しているとき，降伏電圧
５０Ｖを越えるサージ電圧が印加されることにより，こ
の半導体装置を１０Ａのサージ電流が流れたとすると，
サージ電力吸収用半導体素子１Ａと１Ｅのサージ吸収電
力はそれぞれ１２×１０＝１２０ワット，サージ電力吸
収用半導体素子１Ｂと１Ｄでは９×１０＝９０ワット，
サージ電力吸収用半導体素子１Ｃでは８×１０＝８０ワ
ットとなる。各サージ電力吸収用半導体素子の発熱量は
前記電力消費に比例するから，サージ電力吸収用半導体
素子１Ａと１Ｅの発熱量が最も大きく，次にサージ電力
吸収用半導体素子１Ｂと１Ｄの発熱量が大きく，そして
中央のサージ電力吸収用半導体素子１Ｃの発熱量が最も
低く，それらの比率はほぼ１２：９：８の割合になる。
体装置を回路に組み込んで利用しているとき，降伏電圧
５０Ｖを越えるサージ電圧が印加されることにより，こ
の半導体装置を１０Ａのサージ電流が流れたとすると，
サージ電力吸収用半導体素子１Ａと１Ｅのサージ吸収電
力はそれぞれ１２×１０＝１２０ワット，サージ電力吸
収用半導体素子１Ｂと１Ｄでは９×１０＝９０ワット，
サージ電力吸収用半導体素子１Ｃでは８×１０＝８０ワ
ットとなる。各サージ電力吸収用半導体素子の発熱量は
前記電力消費に比例するから，サージ電力吸収用半導体
素子１Ａと１Ｅの発熱量が最も大きく，次にサージ電力
吸収用半導体素子１Ｂと１Ｄの発熱量が大きく，そして
中央のサージ電力吸収用半導体素子１Ｃの発熱量が最も
低く，それらの比率はほぼ１２：９：８の割合になる。
【００１０】この実施例では前述のように各組のサージ
電力吸収用半導体素子の発熱量が１２：９：８になるよ
うにそれぞれの降伏電圧を設定しているので，発熱量と
放熱量のバランスがとれ，したがってミリ秒オーダ以上
の時間幅のサージ電力を吸収しても図１に示すように各
サージ電力吸収用半導体素子の温度分布はほぼ一様にな
る。
電力吸収用半導体素子の発熱量が１２：９：８になるよ
うにそれぞれの降伏電圧を設定しているので，発熱量と
放熱量のバランスがとれ，したがってミリ秒オーダ以上
の時間幅のサージ電力を吸収しても図１に示すように各
サージ電力吸収用半導体素子の温度分布はほぼ一様にな
る。
【００１１】よってこの発明では，内側に位置するサー
ジ電力吸収用半導体素子ほど温度が高くなって過酷な使
用状態になり易いという従来の問題を解決できる。この
ことはサージ電力吸収用半導体装置がサージ電力の吸収
動作を行っている時間が長ければ長いほど顕著になる。
ジ電力吸収用半導体素子ほど温度が高くなって過酷な使
用状態になり易いという従来の問題を解決できる。この
ことはサージ電力吸収用半導体装置がサージ電力の吸収
動作を行っている時間が長ければ長いほど顕著になる。
【００１２】なお，前記実施例では各サージ電力吸収用
半導体素子の降伏電圧を記述のとおり決めたが，電極お
よびリード線の熱容量，放熱量が大きいほど外側に位置
するサージ電力吸収用半導体素子の降伏電圧は内側に位
置するサージ電力吸収用半導体素子の降伏電圧に対して
より大きく設定され，放熱量の小さいほどそれらの降伏
電圧の差が小さく設定される傾向のもとに設定される。 また，絶縁被覆については従来のものと同様でよいので
省略している。
半導体素子の降伏電圧を記述のとおり決めたが，電極お
よびリード線の熱容量，放熱量が大きいほど外側に位置
するサージ電力吸収用半導体素子の降伏電圧は内側に位
置するサージ電力吸収用半導体素子の降伏電圧に対して
より大きく設定され，放熱量の小さいほどそれらの降伏
電圧の差が小さく設定される傾向のもとに設定される。 また，絶縁被覆については従来のものと同様でよいので
省略している。
【００１３】
【発明の効果】以上述べたように本発明によれば，積層
したサージ電力吸収用半導体素子の温度分布がほぼ等し
くなるような構造にしたので，内側に位置するサージ電
力吸収用半導体素子だけが特に過酷な状態で使用される
ことが無くなり，したがってサージ電力吸収用半導体装
置の信頼性を大幅に向上させることができる。
したサージ電力吸収用半導体素子の温度分布がほぼ等し
くなるような構造にしたので，内側に位置するサージ電
力吸収用半導体素子だけが特に過酷な状態で使用される
ことが無くなり，したがってサージ電力吸収用半導体装
置の信頼性を大幅に向上させることができる。
図１は本発明に係るサージ電力吸収用半導体装置の一実
施例を説明するための図，図２は従来例を説明するため
の図である。
施例を説明するための図，図２は従来例を説明するため
の図である。
１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ−サージ電力吸収用半導
体素子
体素子
Claims (1)
- 【請求項１】 複数のサージ電力吸収用半導体素子を
積層し直列接続してなるサージ電力吸収用半導体装置に
おいて，内側に位置するサージ電力吸収用半導体素子に
比べて高い降伏電圧を有するサージ電力吸収用半導体素
子を外側に配置することを特徴とするサージ電力吸収用
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41454690A JPH04225270A (ja) | 1990-12-26 | 1990-12-26 | サージ電力吸収用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41454690A JPH04225270A (ja) | 1990-12-26 | 1990-12-26 | サージ電力吸収用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04225270A true JPH04225270A (ja) | 1992-08-14 |
Family
ID=18523011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41454690A Withdrawn JPH04225270A (ja) | 1990-12-26 | 1990-12-26 | サージ電力吸収用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04225270A (ja) |
-
1990
- 1990-12-26 JP JP41454690A patent/JPH04225270A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4089705A (en) | Hexagon solar power panel | |
| JP3709024B2 (ja) | 電力用半導体デバイス | |
| US20020047132A1 (en) | Semiconductor device for controlling electricity | |
| US20050194660A1 (en) | IGBT module | |
| JPH11307826A (ja) | 熱電モジュール | |
| JP4032622B2 (ja) | 半導体素子及びこれを用いた半導体装置と変換器 | |
| JPH04225270A (ja) | サージ電力吸収用半導体装置 | |
| JPH1079532A (ja) | 熱電変換装置 | |
| JP3550243B2 (ja) | 内部圧接型半導体装置 | |
| DE19920505B4 (de) | Umrichter mit Temperatursymmetrierung | |
| US20040262786A1 (en) | Diode Stack | |
| US2473419A (en) | Alternating current rectifier | |
| US5929520A (en) | Circuit with small package for mosfets | |
| US5341020A (en) | Integrated multicellular transistor chip for power switching applications | |
| JP2004311901A (ja) | 半導体装置 | |
| US20020011647A1 (en) | Current-limiting device | |
| KR102196266B1 (ko) | 원통형 배터리 셀의 방열 구조 | |
| JP2004281451A (ja) | 熱電変換素子 | |
| JP2568551Y2 (ja) | 半導体装置 | |
| JPS5455171A (en) | Semiconductor device | |
| JPH04167550A (ja) | 冷却装置 | |
| US5210439A (en) | Power transistor monolithic integrated structure | |
| JP2004207618A (ja) | 半導体装置 | |
| JPS6144453Y2 (ja) | ||
| JPS6182450A (ja) | 半導体装置用パツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |