JPH04222040A - メモリ回路とそのプログラムロ−ド方法 - Google Patents
メモリ回路とそのプログラムロ−ド方法Info
- Publication number
- JPH04222040A JPH04222040A JP41343490A JP41343490A JPH04222040A JP H04222040 A JPH04222040 A JP H04222040A JP 41343490 A JP41343490 A JP 41343490A JP 41343490 A JP41343490 A JP 41343490A JP H04222040 A JPH04222040 A JP H04222040A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- ram
- data
- memory
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011068 loading method Methods 0.000 claims description 11
- 238000013500 data storage Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサの
プログラム格納用メモリ回路、およびマイクロプロセッ
サが動作するためのプログラムをメモリにロ−ドするた
めの方法に関する。
プログラム格納用メモリ回路、およびマイクロプロセッ
サが動作するためのプログラムをメモリにロ−ドするた
めの方法に関する。
【０００２】
【従来の技術】従来、メモリカ−ド等の記憶媒体をマイ
クロプロセッサのバスに接続した計算機システムにおい
て、メモリカ−ドを増設して容量を増加させる場合には
、増設する前に持っているメモリのアドレスとは異なっ
たアドレスを増設メモリカ−ドに割り当てることにより
、増設した分だけメモリ容量を増加させていた。また、
マイクロプロセッサシステムに外部システムよりプログ
ラムをロ−ドする方法としては、フレキシブルディスク
等の記憶媒体に書き込まれているデ−タを読み取り、シ
ステムのメモリに格納する方法、あるいは外部装置との
インタフェ−スを介してデ−タをシステムのメモリ（Ｒ
ＡＭ）に取り込む方法がある。この場合、プログラムを
ロ−ドするためのプログラム（イニシャルプログラムロ
−ダ（ＩＰＬ））は、システムに格納されていることが
必要であり、一般的にこのプログラムはＲＯＭに格納さ
れている。
クロプロセッサのバスに接続した計算機システムにおい
て、メモリカ−ドを増設して容量を増加させる場合には
、増設する前に持っているメモリのアドレスとは異なっ
たアドレスを増設メモリカ−ドに割り当てることにより
、増設した分だけメモリ容量を増加させていた。また、
マイクロプロセッサシステムに外部システムよりプログ
ラムをロ−ドする方法としては、フレキシブルディスク
等の記憶媒体に書き込まれているデ−タを読み取り、シ
ステムのメモリに格納する方法、あるいは外部装置との
インタフェ−スを介してデ−タをシステムのメモリ（Ｒ
ＡＭ）に取り込む方法がある。この場合、プログラムを
ロ−ドするためのプログラム（イニシャルプログラムロ
−ダ（ＩＰＬ））は、システムに格納されていることが
必要であり、一般的にこのプログラムはＲＯＭに格納さ
れている。
【０００３】この種の装置に関する技術としては、例え
ば、次のようなものがある。特開平２−１１５９２３号
公報に記載されたＲＯＭ／ＲＡＭ併用型ＩＣメモリカ−
ドでは、ＩＣカ−ド内のＲＯＭ用管理デ−タを主記憶装
置のＲＯＭ／ＲＡＭ用管理エリアに複写して、以後、読
み書き可能なＲＯＭ／ＲＡＭ用管理デ−タを使用するこ
とにより、固定的なファイルをＲＯＭに、一時的な作業
ファイルをＲＡＭに蓄積している。また、特開平２−９
６８２８号公報に記載されたマイクロコンピュ−タシス
テムでは、記憶素子としてＩＣメモリをマイクロプロセ
ッサで制御する補助記憶装置に用い、マイクロプロセッ
サによりこれをハ−ドディスク装置と全く同じ手順で制
御する。また、特開平１−２４８２２８号公報に記載さ
れたコンピュ−タシステムでは、メモリカ−ドを補助記
憶装置として使用し、メモリカ−ド内のＯＳによりシス
テムを立ち上げて、フレキシブルディスクよりアプリケ
−ションプログラムを読み込んでいる。
ば、次のようなものがある。特開平２−１１５９２３号
公報に記載されたＲＯＭ／ＲＡＭ併用型ＩＣメモリカ−
ドでは、ＩＣカ−ド内のＲＯＭ用管理デ−タを主記憶装
置のＲＯＭ／ＲＡＭ用管理エリアに複写して、以後、読
み書き可能なＲＯＭ／ＲＡＭ用管理デ−タを使用するこ
とにより、固定的なファイルをＲＯＭに、一時的な作業
ファイルをＲＡＭに蓄積している。また、特開平２−９
６８２８号公報に記載されたマイクロコンピュ−タシス
テムでは、記憶素子としてＩＣメモリをマイクロプロセ
ッサで制御する補助記憶装置に用い、マイクロプロセッ
サによりこれをハ−ドディスク装置と全く同じ手順で制
御する。また、特開平１−２４８２２８号公報に記載さ
れたコンピュ−タシステムでは、メモリカ−ドを補助記
憶装置として使用し、メモリカ−ド内のＯＳによりシス
テムを立ち上げて、フレキシブルディスクよりアプリケ
−ションプログラムを読み込んでいる。
【０００４】
【発明が解決しようとする課題】従来のマイクロプロセ
ッサシステムにおいては、ＲＯＭ等のプログラムをロ−
ドするためのプログラム格納メモリがない場合、プログ
ラムをロ−ドすることができず、何等かの特別な手段が
必要となっていた。また、プログラムのデバッグ時には
、デバッグ用プログラムを格納するメモリがないため、
対象装置のメモリにそのプログラムを格納してデバッグ
する必要があった。しかし、対象装置のメモリ構成がＲ
ＯＭとなっている場合には、デバッグでプログラムの一
部修正を行う毎に、そのＲＯＭにプログラムを書き込む
必要があるため、非効率的であった。この対策として、
デバッグに使用する装置のメモリをＲＯＭからＲＡＭに
変更した特殊な治具装置を準備して、デバッグを行う方
法もあるが、特殊な治具を用意しなければならず、問題
があった。
ッサシステムにおいては、ＲＯＭ等のプログラムをロ−
ドするためのプログラム格納メモリがない場合、プログ
ラムをロ−ドすることができず、何等かの特別な手段が
必要となっていた。また、プログラムのデバッグ時には
、デバッグ用プログラムを格納するメモリがないため、
対象装置のメモリにそのプログラムを格納してデバッグ
する必要があった。しかし、対象装置のメモリ構成がＲ
ＯＭとなっている場合には、デバッグでプログラムの一
部修正を行う毎に、そのＲＯＭにプログラムを書き込む
必要があるため、非効率的であった。この対策として、
デバッグに使用する装置のメモリをＲＯＭからＲＡＭに
変更した特殊な治具装置を準備して、デバッグを行う方
法もあるが、特殊な治具を用意しなければならず、問題
があった。
【０００５】本発明の目的は、このような従来の課題を
解決し、プログラムデバッグ時、プログラムをＲＡＭに
格納することにより、プログラムの一部変更等を容易に
行うことができるメモリ回路とそのプログラムロ−ド方
法を提供することにある。
解決し、プログラムデバッグ時、プログラムをＲＡＭに
格納することにより、プログラムの一部変更等を容易に
行うことができるメモリ回路とそのプログラムロ−ド方
法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
、本発明のメモリ回路は、（イ）システム内のＲＡＭ，
ＲＯＭとは別個に、コネクタにより取り外し可能な形状
でデ−タ／アドレスバスに接続可能であり、かつＲＯＭ
ないしＲＡＭのメモリ素子を搭載した回路基板を設け、
回路基板が接続された時には、回路基板上のメモリ素子
のアドレスをＲＯＭないしＲＡＭのアドレスに置き替え
て、マイクロプロセッサにより回路基板上のメモリ素子
の読み出し、書き込みが行える構成にしたことに特徴が
ある。また、（ロ）回路基板を複数個設けるか、回路基
板上のメモリ素子を複数エリアに分割し、別基板または
分割された一部のメモリ素子のみシステム内部のＲＯＭ
ないしＲＡＭのアドレスと置き替わり、他のメモリ素子
はシステムの他のメモリのアドレスに置き替わることに
も特徴がある。また、本発明のＩＣカ−ドは、（ハ）シ
ステム内のＲＯＭ，ＲＡＭとは別個に、コネクタにより
取り外し可能な形状でデ−タ／アドレスバスに接続可能
であり、かつＲＯＭないしＲＡＭのメモリ素子を搭載し
たＩＣカ−ドを設けるとともに、ＩＣカ−ド上に切替え
スイッチを設け、切替えスイッチの設定状態をマイクロ
プロセッサに伝達するためのＩ／Ｏポ−ト回路をデ−タ
／アドレスバスに接続したことに特徴がある。また、本
発明のプログラムロ−ド方法は、（ニ）システム内のＲ
ＯＭ，ＲＡＭとは別個に、コネクタにより取り外し可能
な形状で上記デ−タ／アドレスバスに、ＲＯＭないしＲ
ＡＭのメモリ素子を搭載した基板を接続し、基板上のＲ
ＯＭないしＲＡＭにプログラムを格納し、プログラムを
基板上のＲＯＭないしＲＡＭからシステム内のＲＡＭな
いしＲＯＭにロ−ドすることに特徴がある。さらに、（
ホ）基板上に、切替えスイッチを設けて、スイッチの切
替え状態をマイクロプロセッサが読み取ることにより、
プログラムのロ−ド動作を行うか否かを判断することに
も特徴がある。
、本発明のメモリ回路は、（イ）システム内のＲＡＭ，
ＲＯＭとは別個に、コネクタにより取り外し可能な形状
でデ−タ／アドレスバスに接続可能であり、かつＲＯＭ
ないしＲＡＭのメモリ素子を搭載した回路基板を設け、
回路基板が接続された時には、回路基板上のメモリ素子
のアドレスをＲＯＭないしＲＡＭのアドレスに置き替え
て、マイクロプロセッサにより回路基板上のメモリ素子
の読み出し、書き込みが行える構成にしたことに特徴が
ある。また、（ロ）回路基板を複数個設けるか、回路基
板上のメモリ素子を複数エリアに分割し、別基板または
分割された一部のメモリ素子のみシステム内部のＲＯＭ
ないしＲＡＭのアドレスと置き替わり、他のメモリ素子
はシステムの他のメモリのアドレスに置き替わることに
も特徴がある。また、本発明のＩＣカ−ドは、（ハ）シ
ステム内のＲＯＭ，ＲＡＭとは別個に、コネクタにより
取り外し可能な形状でデ−タ／アドレスバスに接続可能
であり、かつＲＯＭないしＲＡＭのメモリ素子を搭載し
たＩＣカ−ドを設けるとともに、ＩＣカ−ド上に切替え
スイッチを設け、切替えスイッチの設定状態をマイクロ
プロセッサに伝達するためのＩ／Ｏポ−ト回路をデ−タ
／アドレスバスに接続したことに特徴がある。また、本
発明のプログラムロ−ド方法は、（ニ）システム内のＲ
ＯＭ，ＲＡＭとは別個に、コネクタにより取り外し可能
な形状で上記デ−タ／アドレスバスに、ＲＯＭないしＲ
ＡＭのメモリ素子を搭載した基板を接続し、基板上のＲ
ＯＭないしＲＡＭにプログラムを格納し、プログラムを
基板上のＲＯＭないしＲＡＭからシステム内のＲＡＭな
いしＲＯＭにロ−ドすることに特徴がある。さらに、（
ホ）基板上に、切替えスイッチを設けて、スイッチの切
替え状態をマイクロプロセッサが読み取ることにより、
プログラムのロ−ド動作を行うか否かを判断することに
も特徴がある。
【０００７】
【作用】本発明においては、（イ）接続される基板のメ
モリ素子をＲＡＭにすることにより、装置のデバッグ時
には、このＲＡＭにプログラムを格納してデバッグを行
うことが可能である。また、（ロ）装置のメモリをＲＡ
Ｍまたは電気的に消去できるＲＯＭにし、基板に搭載さ
れるメモリ素子にプログラムを格納したＲＯＭ等を設け
、このＲＯＭ等の内容を装置のメモリに転送することに
より、プログラムを装置メモリにロ−ドすることができ
る。従って、ロ−ドのためのプログラムは、基板上のメ
モリ素子に格納するだけで、装置にプログラムを格納し
たＲＯＭ等を準備する必要がない。
モリ素子をＲＡＭにすることにより、装置のデバッグ時
には、このＲＡＭにプログラムを格納してデバッグを行
うことが可能である。また、（ロ）装置のメモリをＲＡ
Ｍまたは電気的に消去できるＲＯＭにし、基板に搭載さ
れるメモリ素子にプログラムを格納したＲＯＭ等を設け
、このＲＯＭ等の内容を装置のメモリに転送することに
より、プログラムを装置メモリにロ−ドすることができ
る。従って、ロ−ドのためのプログラムは、基板上のメ
モリ素子に格納するだけで、装置にプログラムを格納し
たＲＯＭ等を準備する必要がない。
【０００８】
【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図１は、本発明が適用されたメモリカ−ド等
を内蔵する基板の平面および側面外観図である。図１に
おいて、１は基板、２はメモリカ−ドの入出力端子、３
はメモリカ−ド、４はスイッチおよびＬＯＷレベル設定
電圧発生器等の回路である。本発明では、デバッグ対象
装置にコネクタ等を用いて、外部よりメモリカ−ド等を
搭載した基板１を接続できるようにする。基板１側では
、端子２に接続される。マイクロプロセッサシステムに
基板１が接続された場合、装置のメモリ（内部メモリ）
と一部ないし全部が接続された基板１に搭載されたメモ
リ素子（メモリカ−ド）とアドレス的に置き換わる。ま
た、置き換わった装置のメモリ（内部メモリ）は、他の
アドレスによりアクセスできるようにも設定できる。
説明する。図１は、本発明が適用されたメモリカ−ド等
を内蔵する基板の平面および側面外観図である。図１に
おいて、１は基板、２はメモリカ−ドの入出力端子、３
はメモリカ−ド、４はスイッチおよびＬＯＷレベル設定
電圧発生器等の回路である。本発明では、デバッグ対象
装置にコネクタ等を用いて、外部よりメモリカ−ド等を
搭載した基板１を接続できるようにする。基板１側では
、端子２に接続される。マイクロプロセッサシステムに
基板１が接続された場合、装置のメモリ（内部メモリ）
と一部ないし全部が接続された基板１に搭載されたメモ
リ素子（メモリカ−ド）とアドレス的に置き換わる。ま
た、置き換わった装置のメモリ（内部メモリ）は、他の
アドレスによりアクセスできるようにも設定できる。
【０００９】図２は、本発明が適用されるマイクロプロ
セッサシステムの全体構成図である。 マイクロプロ
セッサ５のデ−タ／アドレスバス９には、バスバッファ
１０、バスバッファ１１を介して内部メモリ６、および
外部メモリ７が接続されている。 ここで、破線で示
された８は、図１の基板１である。内部メモリ６および
外部メモリ７には、同一のアドレスが割り付けられてい
る。 内部メモリ６に接続されるアドレスバス９のうちの一部
は、バスバッファ１２を介してデ−タセレクタ１４に入
力されている。デ−タセレクタ１４の他方の入力端子に
は、アドレスコントロ−ル１３の出力信号ｃが入力して
いる。また、デ−タセレクタ１４の出力端子は、内部メ
モリ６に接続される。さらに、デ−タセレクタ１４への
デ−タセレクト入力信号ｄは、アドレスコントロ−ル１
３から出力される。アドレスコントロ−ル１３には、デ
−タ／アドレスバス９の一部と、外部メモリ搭載基板８
よりのＬＯＷレベルに設定された信号ａが入力している
。この入力信号ｄがＬＯＷレベルであるときには、アド
レスコントロ−ル１３によりプロセッサ５からのアドレ
スを上位、固定アドレスを下位にしたアドレスが発生さ
れ、信号ｃがデ−タセレクタ１４により選択されて内部
メモリ６に与えられる。外部メモリ搭載基板８にはスイ
ッチ回路１６が設けられ、Ｉ／Ｏポ−ト１５を介して、
マイクロプロセッサ５にＯＮ／ＯＦＦ信号が読み取られ
るようになっている。基板８内には、ＬＯＷレベル発生
回路が設けられており、外部メモリ７、スイッチ回路１
６および信号ａをＬＯＷレベルにする。マイクロプロセ
ッサ５がＩ／Ｏポ−ト１５を介してスイッチＯＮ信号を
読み取った場合には、ロ−ドは不要であるため、外部メ
モリ７に格納されたプログラムを読み込むことにより、
これを実行してマイクロプロセッサシステムを動作させ
る。
セッサシステムの全体構成図である。 マイクロプロ
セッサ５のデ−タ／アドレスバス９には、バスバッファ
１０、バスバッファ１１を介して内部メモリ６、および
外部メモリ７が接続されている。 ここで、破線で示
された８は、図１の基板１である。内部メモリ６および
外部メモリ７には、同一のアドレスが割り付けられてい
る。 内部メモリ６に接続されるアドレスバス９のうちの一部
は、バスバッファ１２を介してデ−タセレクタ１４に入
力されている。デ−タセレクタ１４の他方の入力端子に
は、アドレスコントロ−ル１３の出力信号ｃが入力して
いる。また、デ−タセレクタ１４の出力端子は、内部メ
モリ６に接続される。さらに、デ−タセレクタ１４への
デ−タセレクト入力信号ｄは、アドレスコントロ−ル１
３から出力される。アドレスコントロ−ル１３には、デ
−タ／アドレスバス９の一部と、外部メモリ搭載基板８
よりのＬＯＷレベルに設定された信号ａが入力している
。この入力信号ｄがＬＯＷレベルであるときには、アド
レスコントロ−ル１３によりプロセッサ５からのアドレ
スを上位、固定アドレスを下位にしたアドレスが発生さ
れ、信号ｃがデ−タセレクタ１４により選択されて内部
メモリ６に与えられる。外部メモリ搭載基板８にはスイ
ッチ回路１６が設けられ、Ｉ／Ｏポ−ト１５を介して、
マイクロプロセッサ５にＯＮ／ＯＦＦ信号が読み取られ
るようになっている。基板８内には、ＬＯＷレベル発生
回路が設けられており、外部メモリ７、スイッチ回路１
６および信号ａをＬＯＷレベルにする。マイクロプロセ
ッサ５がＩ／Ｏポ−ト１５を介してスイッチＯＮ信号を
読み取った場合には、ロ−ドは不要であるため、外部メ
モリ７に格納されたプログラムを読み込むことにより、
これを実行してマイクロプロセッサシステムを動作させ
る。
【００１０】図３は、図２におけるアドレスコントロ−
ルの詳細ブロック図である。マイクロプロセッサ５より
デ−タを設定するためのデ−タ／アドレスバス９および
制御信号ｅが、デ−タラッチ１７に接続される。デ−タ
ラッチ１７の出力は、バスバッファ１８に接続されてお
り、バスバッファ１８の出力は信号ｃを介してデ−タセ
レクタ１４に入力している。一方、基板８からのＬＯＷ
レベル信号ａがバッファ１９に入力され、バッファ１９
の出力はデ−タセレクト入力信号ｄとなってデ−タセレ
クタ１４に入力される。外部メモリ搭載基板８が、マイ
クロプロセッサシステムに接続されていない状態では、
内部メモリ６のアドレスバスは全てデ−タ／アドレスバ
ス９の信号が入力するように、デ−タセレクタ１４がコ
ントロ−ルされている。すなわち、デ−タセレクタ１４
にはアドレスコントロ−ル１３からＬＯＷレベル以外の
信号ｄが入力されており、それによりデ−タセレクタ１
４はマイクロプロセッサ５からのアドレスバスを全て内
部メモリ６に入力させる。一方、外部メモリ搭載基板８
がマイクロプロセッサシステムに接続されている状態で
は、アドレスコントロ−ル１３内のデ−タラッチ１７に
設定された値がアドレスの上位信号として内部メモリ６
に入力するように、デ−タセレクタ１４がコントロ−ル
されている。これにより、外部メモリ搭載基板８が接続
されると、内部メモリ６は接続前と異なったアドレス（
接続前のアドレスを上位、固定アドレスを下位とした値
）に設定されることになる。
ルの詳細ブロック図である。マイクロプロセッサ５より
デ−タを設定するためのデ−タ／アドレスバス９および
制御信号ｅが、デ−タラッチ１７に接続される。デ−タ
ラッチ１７の出力は、バスバッファ１８に接続されてお
り、バスバッファ１８の出力は信号ｃを介してデ−タセ
レクタ１４に入力している。一方、基板８からのＬＯＷ
レベル信号ａがバッファ１９に入力され、バッファ１９
の出力はデ−タセレクト入力信号ｄとなってデ−タセレ
クタ１４に入力される。外部メモリ搭載基板８が、マイ
クロプロセッサシステムに接続されていない状態では、
内部メモリ６のアドレスバスは全てデ−タ／アドレスバ
ス９の信号が入力するように、デ−タセレクタ１４がコ
ントロ−ルされている。すなわち、デ−タセレクタ１４
にはアドレスコントロ−ル１３からＬＯＷレベル以外の
信号ｄが入力されており、それによりデ−タセレクタ１
４はマイクロプロセッサ５からのアドレスバスを全て内
部メモリ６に入力させる。一方、外部メモリ搭載基板８
がマイクロプロセッサシステムに接続されている状態で
は、アドレスコントロ−ル１３内のデ−タラッチ１７に
設定された値がアドレスの上位信号として内部メモリ６
に入力するように、デ−タセレクタ１４がコントロ−ル
されている。これにより、外部メモリ搭載基板８が接続
されると、内部メモリ６は接続前と異なったアドレス（
接続前のアドレスを上位、固定アドレスを下位とした値
）に設定されることになる。
【００１１】以下に、各状態時における本発明の動作を
述べる。（ａ）プログラムデバッグ時には、外部メモリ
（ＲＡＭ）７にプログラムを格納し、そのプログラムを
バスバッファ１１、デ−タ／アドレスバス９を介してマ
イクロプロセッサ５に読み込み、そのプログラムを実行
させることによりプログラムのデバッグを行うことがで
きる。勿論、その場合には、外部メモリ７が接続されて
いるので、内部メモリ６は接続前と異なったアドレスに
設定し直される。（ｂ）外部メモリ７にプログラムを格
納したＲＯＭを用い、内部メモリ６にＲＡＭあるいは電
気的に消去可能なＲＯＭを用いた場合には、外部メモリ
（ＲＯＭ）７からバスバッファ１１、バス９、バスバッ
ファ１０を介して内部メモリ（ＲＡＭ）６にプログラム
を転送して、プログラムロ−ド処理を行うことにより、
内部メモリ６の内容を書き換えることができる。この場
合にも、外部メモリ７が接続されているので、内部メモ
リ６は接続前と異なったアドレスに設定し直される。こ
の後、マイクロプロセッサ５に内部メモリ６からプログ
ラムを読み込み、プログラムを実行させることによりデ
バッグを行うことができる。（ｃ）ロ−ドが不要なとき
には、マイクロプロセッサ５は基板８上に設けられたス
イッチ１６の状態を読み取ることができるので、スイッ
チ１６の設定状態でロ−ドを行わずに、外部メモリ７に
格納されたプログラムによりマイクロプロセッサシステ
ムを動作させる。
述べる。（ａ）プログラムデバッグ時には、外部メモリ
（ＲＡＭ）７にプログラムを格納し、そのプログラムを
バスバッファ１１、デ−タ／アドレスバス９を介してマ
イクロプロセッサ５に読み込み、そのプログラムを実行
させることによりプログラムのデバッグを行うことがで
きる。勿論、その場合には、外部メモリ７が接続されて
いるので、内部メモリ６は接続前と異なったアドレスに
設定し直される。（ｂ）外部メモリ７にプログラムを格
納したＲＯＭを用い、内部メモリ６にＲＡＭあるいは電
気的に消去可能なＲＯＭを用いた場合には、外部メモリ
（ＲＯＭ）７からバスバッファ１１、バス９、バスバッ
ファ１０を介して内部メモリ（ＲＡＭ）６にプログラム
を転送して、プログラムロ−ド処理を行うことにより、
内部メモリ６の内容を書き換えることができる。この場
合にも、外部メモリ７が接続されているので、内部メモ
リ６は接続前と異なったアドレスに設定し直される。こ
の後、マイクロプロセッサ５に内部メモリ６からプログ
ラムを読み込み、プログラムを実行させることによりデ
バッグを行うことができる。（ｃ）ロ−ドが不要なとき
には、マイクロプロセッサ５は基板８上に設けられたス
イッチ１６の状態を読み取ることができるので、スイッ
チ１６の設定状態でロ−ドを行わずに、外部メモリ７に
格納されたプログラムによりマイクロプロセッサシステ
ムを動作させる。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
メモリの増設およびそのアドレス変更を簡単に行うこと
ができ、プログラムデバッグ時には、外部メモリに格納
されたプログラムにより、また外部メモリのプログラム
を内部メモリにロ−ドすることにより、デバッグを行う
ことができるので、特殊な治具を用いることもなく、効
率的なロ−ディングまたはデバッギングを行うことが可
能である。
メモリの増設およびそのアドレス変更を簡単に行うこと
ができ、プログラムデバッグ時には、外部メモリに格納
されたプログラムにより、また外部メモリのプログラム
を内部メモリにロ−ドすることにより、デバッグを行う
ことができるので、特殊な治具を用いることもなく、効
率的なロ−ディングまたはデバッギングを行うことが可
能である。
【００１３】
【図１】図１は、本発明の一実施例を示す外部メモリを
搭載した基板の平面および側面外観図である。
搭載した基板の平面および側面外観図である。
【図２】図２は、本発明の一実施例を示すマイクロプロ
セッサシステムの全体構成図である。
セッサシステムの全体構成図である。
【図３】図３は、図２におけるアドレスコントロ−ルの
詳細構成図である。
詳細構成図である。
１ 基板
２ 取出し端子
３ メモリカ−ド
４ スイッチ、ＬＯＷレベル発生回路等の構成回路５
マイクロプロセッサ ６ 内部メモリ ７ 外部メモリ ８ 基板 ９ デ−タ／アドレスバス １０，１１，１２ バスバッファ １３ アドレスコントロ−ル １４ デ−タセレクタ １５ Ｉ／Ｏポ−ト １６ スイッチ
マイクロプロセッサ ６ 内部メモリ ７ 外部メモリ ８ 基板 ９ デ−タ／アドレスバス １０，１１，１２ バスバッファ １３ アドレスコントロ−ル １４ デ−タセレクタ １５ Ｉ／Ｏポ−ト １６ スイッチ
Claims (5)
- 【請求項１】プログラムを格納するＲＯＭとデ−タを格
納するＲＡＭとが、マイクロプロセッサのデ−タ／アド
レスバスに接続されたマイクロプロセッサシステムにお
いて、前記ＲＡＭ，ＲＯＭとは別個に、コネクタにより
取り外し可能な形状で上記デ−タ／アドレスバスに接続
可能であり、かつＲＯＭないしＲＡＭのメモリ素子を搭
載した回路基板を設け、該回路基板が接続された時には
、該回路基板上のメモリ素子のアドレスを上記ＲＯＭな
いしＲＡＭのアドレスに置き替えて、上記マイクロプロ
セッサにより該回路基板上のメモリ素子の読み出し、書
き込みが行える構成にしたことを特徴とするメモリ回路
。 - 【請求項２】請求項１に記載のメモリ回路において、上
記回路基板を複数個設けるか、該回路基板上のメモリ素
子を複数エリアに分割し、別基板または分割された一部
のメモリ素子のみシステム内部のＲＯＭないしＲＡＭの
アドレスと置き替わり、他のメモリ素子はシステムの他
のメモリのアドレスに置き替わることを特徴とするメモ
リ回路。 - 【請求項３】プログラムを格納するＲＯＭとデ−タを格
納するＲＡＭとが、マイクロプロセッサのデ−タ／アド
レスバスに接続されたマイクロプロセッサシステムにお
いて、前記ＲＯＭ，ＲＡＭとは別個に、コネクタにより
取り外し可能な形状で上記デ−タ／アドレスバスに接続
可能であり、かつＲＯＭないしＲＡＭのメモリ素子を搭
載したＩＣカ−ドを設けるとともに、該ＩＣカ−ド上に
切替えスイッチを設け、該切替えスイッチの設定状態を
上記マイクロプロセッサに伝達するためのＩ／Ｏポ−ト
回路を上記デ−タ／アドレスバスに接続したことを特徴
とするＩＣカ−ド。 - 【請求項４】プログラムを格納するＲＡＭ、ないし電気
的に消去可能なＲＯＭとが、マイクロプロセッサのデ−
タ／アドレスバスに接続されたマイクロプロセッサシス
テムにおいて、上記ＲＯＭ，ＲＡＭとは別個に、コネク
タにより取り外し可能な形状で上記デ−タ／アドレスバ
スに、ＲＯＭないしＲＡＭのメモリ素子を搭載した基板
を接続し、該基板上のＲＯＭないしＲＡＭにプログラム
を格納し、該プログラムを該基板上のＲＯＭないしＲＡ
Ｍから上記システム内のＲＡＭないしＲＯＭにロ−ドす
ることを特徴とするプログラムロ−ド方法。 - 【請求項５】請求項４に記載のプログラムロ−ド方法に
おいて、上記基板上に、切替えスイッチを設けて、該ス
イッチの切替え状態をマイクロプロセッサが読み取るこ
とにより、プログラムのロ−ド動作を行うか否かを判断
することを特徴とするプログラムロ−ド方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41343490A JPH04222040A (ja) | 1990-12-21 | 1990-12-21 | メモリ回路とそのプログラムロ−ド方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41343490A JPH04222040A (ja) | 1990-12-21 | 1990-12-21 | メモリ回路とそのプログラムロ−ド方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04222040A true JPH04222040A (ja) | 1992-08-12 |
Family
ID=18522070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41343490A Pending JPH04222040A (ja) | 1990-12-21 | 1990-12-21 | メモリ回路とそのプログラムロ−ド方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04222040A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10255542A1 (de) * | 2002-11-28 | 2004-06-17 | Abb Patent Gmbh | Speicheranordnung für eine Mikrorechnerschaltung |
-
1990
- 1990-12-21 JP JP41343490A patent/JPH04222040A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10255542A1 (de) * | 2002-11-28 | 2004-06-17 | Abb Patent Gmbh | Speicheranordnung für eine Mikrorechnerschaltung |
| DE10255542B4 (de) * | 2002-11-28 | 2015-11-12 | Abb Ag | Speicheranordnung für eine Mikrorechnerschaltung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2046356C (en) | Method and apparatus for improved initialization of computer system features | |
| JP4814786B2 (ja) | データ処理システムにおけるメモリ管理 | |
| US6662314B1 (en) | Microcomputer including program for rewriting data in an internal flash memory | |
| KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
| JPH02267634A (ja) | 割込み処理装置 | |
| US6000005A (en) | Method of writing a flash memory including dynamically switching and allocating memory spaces to the flash memory blocks | |
| USRE30331E (en) | Data processing system having a unique CPU and memory timing relationship and data path configuration | |
| US6934537B2 (en) | Radio communication device, method of and program for rewriting boot program therefor | |
| JPH04222040A (ja) | メモリ回路とそのプログラムロ−ド方法 | |
| US5574932A (en) | One-chip microcomputer and program development/evaluation system therefor | |
| JPH11184724A (ja) | インサーキットエミュレータ及び半導体集積回路 | |
| JP2679591B2 (ja) | エミュレーションチップ及びインサーキットエミュレー タ | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| JP2619416B2 (ja) | エミュレータ | |
| KR930005778Y1 (ko) | 컴퓨터 시스템의 범용 롬 라이터 회로 | |
| WO2000062162A2 (en) | Method and system for updating user memory in emulator systems | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| KR100467514B1 (ko) | 바이오스이미지를라이트하는방법 | |
| EP0851351A2 (en) | Emulation system and method for microcomputer | |
| JPS59127153A (ja) | プログラム・ロ−デイング処理方式 | |
| JPS6145339A (ja) | コンピユ−タ | |
| JPS5835647A (ja) | マイクロコンピユ−タの評価装置 | |
| JP2643803B2 (ja) | マイクロコンピュータ | |
| JPH1011357A (ja) | データ書き込み装置 |