JPH04218902A - Digital variable resistor - Google Patents

Digital variable resistor

Info

Publication number
JPH04218902A
JPH04218902A JP40376890A JP40376890A JPH04218902A JP H04218902 A JPH04218902 A JP H04218902A JP 40376890 A JP40376890 A JP 40376890A JP 40376890 A JP40376890 A JP 40376890A JP H04218902 A JPH04218902 A JP H04218902A
Authority
JP
Japan
Prior art keywords
terminal
resistance value
resistor
circuit
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP40376890A
Other languages
Japanese (ja)
Other versions
JP2553768B2 (en
Inventor
Koji Shimoda
下田 幸二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SANYUU KOGYO KK
Sanyu Industries Ltd
Original Assignee
SANYUU KOGYO KK
Sanyu Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SANYUU KOGYO KK, Sanyu Industries Ltd filed Critical SANYUU KOGYO KK
Priority to JP2403768A priority Critical patent/JP2553768B2/en
Publication of JPH04218902A publication Critical patent/JPH04218902A/en
Application granted granted Critical
Publication of JP2553768B2 publication Critical patent/JP2553768B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To improve stability to ambient temperature by setting a desired resistance value in steps of one divided by the N-th power of 2 (N is the number of bits of digital data for resistance value setting) and by providing first, second and third switch circuits to each separate resistor. CONSTITUTION:Separate resistors Ra1 to Ra8 which form first resistance series circuit RC1 and separate resistors Rb1 to Rb8 which form second resistance series circuits RC2 are connected in series between first terminal TL and second terminal TH. A desired resistance value is set in steps of one divided by the N-th power of 2 (N is the number of bits of digital data for resistance value setting). Each of switches SWa1 to SWa8 and SWb1 to SWb8 of first and second switch circuits SWa, SWb are connected in parallel to each of separate resistors Ra1 to Ra8 and Rb1 to Rb8 which are cascade-connected. An intermediate terminal TC is connected to a selective terminal SWc0 of a third switch circuit SWc. Thereby, resistance value variation to temperature variation is reduced and temperature stability is improved.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、ディジタルコードで抵
抗値を設定できるディジタル可変抵抗器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital variable resistor whose resistance value can be set using a digital code.

【0002】0002

【従来の技術】外部から入力されるディジタルコードに
よって抵抗値を変えられるディジタル可変抵抗器として
は、図6に示すものが従来より知られている。
2. Description of the Related Art As a digital variable resistor whose resistance value can be changed by a digital code inputted from the outside, the one shown in FIG. 6 is conventionally known.

【0003】この図で、この可変抵抗器の下位抵抗端子
TLと上位抵抗端子TH間には256分の1段階に抵抗
値を設定できるように、全体抵抗値Rを256分の1に
等しく分割した抵抗値R0を各々有する255個の固定
抵抗体r1,r2,・・・,r255が直列接続されて
おり、下位抵抗端子TL、それぞれの固定抵抗体r1,
r2,・・・,r255の接続点及び上位抵抗端子TH
と中間端子TCとの間には、スイッチング素子のFET
(Tr0,Tr1,・・・,Tr255)が接続されて
いる。これらFET(Tr0,Tr1,・・・,Tr2
55)のゲートには、それぞれデコーダD0,D1,・
・・,D255が接続されている。
In this figure, the overall resistance value R is divided equally into 1/256 so that the resistance value can be set in 1/256 steps between the lower resistance terminal TL and the upper resistance terminal TH of this variable resistor. 255 fixed resistors r1, r2, . . . , r255, each having a resistance value R0, are connected in series.
Connection point of r2,..., r255 and upper resistance terminal TH
A switching element FET is connected between the terminal TC and the intermediate terminal TC.
(Tr0, Tr1,..., Tr255) are connected. These FETs (Tr0, Tr1,..., Tr2
55) are provided with decoders D0, D1, .
..., D255 is connected.

【0004】これらデコーダD0,D1,・・・,D2
55に抵抗値を設定するための8ビットのディジタルコ
ードを入力することで、FET(Tr0,Tr1,・・
・,Tr255)の1つが選択的に導通され、中間端子
TCと下位抵抗端子TL間または中間端子TCと上位抵
抗端子TH間の抵抗値を所望の抵抗値に設定することが
できる。
[0004] These decoders D0, D1,..., D2
By inputting an 8-bit digital code for setting the resistance value to 55, the FET (Tr0, Tr1,...
, Tr255) is selectively made conductive, and the resistance value between the intermediate terminal TC and the lower resistance terminal TL or between the intermediate terminal TC and the upper resistance terminal TH can be set to a desired resistance value.

【0005】ここで、各固定抵抗体r1,r2,・・・
,r255は薄膜技術で作られるシリコン抵抗体によっ
て構成される場合が多い。
Here, each fixed resistor r1, r2,...
, r255 are often constructed by silicon resistors made using thin film technology.

【0006】[0006]

【発明が解決しようとする課題】上述した従来のディジ
タル可変抵抗器では、8ビットのディジタルコードを用
いて256分の1段階の精度で抵抗値を設定するにあた
って、255個という多数の固定抵抗体r1,r2,・
・・,r255を縦続接続しなければならない。このよ
うに可変抵抗器を構成する固定抵抗体r1,r2,・・
・,r255の数が多いと、抵抗値を設定したときに、
個々の抵抗体の持つ温度特性が加算されて現れてくるた
め、設定した抵抗値の温度特性が悪くなり、周囲温度に
対する安定性を欠くようになる。
[Problems to be Solved by the Invention] In the conventional digital variable resistor described above, in order to set the resistance value with an accuracy of 1/256th step using an 8-bit digital code, a large number of fixed resistors of 255 are required. r1, r2,・
..., r255 must be connected in cascade. In this way, the fixed resistors r1, r2, . . . constitute the variable resistor.
・If the number of r255 is large, when setting the resistance value,
Since the temperature characteristics of the individual resistors are added together, the temperature characteristics of the set resistance value become worse, resulting in a lack of stability with respect to ambient temperature.

【0007】本発明は、このような課題を解決するため
に提案されたものであり、温度変化に対する抵抗値変化
が小さい温度安定性に優れたディジタル可変抵抗器を提
供することを目的とする。
The present invention was proposed in order to solve these problems, and an object of the present invention is to provide a digital variable resistor with excellent temperature stability and a small change in resistance value with respect to temperature changes.

【0008】[0008]

【課題を解決するための手段】この目的を達成するため
に本発明は、第1の端子と第2の端子との間に複数の個
別抵抗体を直列に接続し、抵抗値設定用ディジタルデー
タによって第1の端子と第2の端子との間に接続される
中間端子の接続位置を切り換えることにより、抵抗値設
定用ディジタルデータのビット数Nに対して2のN乗分
の1段階の精度で、第1の端子と中間端子または中間端
子と第2の端子との間に所望の抵抗値を設定可能なディ
ジタル可変抵抗器において、第1の端子と第2の端子間
の全体抵抗値Rの2のN乗分の1を最小抵抗値単位R0
とし、この最小抵抗値単位R0に対して2の0乗倍、2
の1乗倍、2の2乗倍、2の3乗倍、・・・、2のN−
1乗倍したN個の個別抵抗体からなり、これら個別抵抗
体を直列接続した第1の抵抗直列回路と、この第1の抵
抗直列回路と同構成のN個の個別抵抗体からなる第2の
抵抗直列回路とを、第1の端子と第2の端子との間に直
列に接続し、第1の抵抗直列回路を構成する各個別抵抗
体に対してそれぞれ並列に接続される複数のスイッチを
有する第1のスイッチ回路と、第2の抵抗直列回路を構
成する各個別抵抗体に対してそれぞれ並列に接続される
複数のスイッチを有する第2のスイッチ回路と、第1の
端子と第1の抵抗直列回路の間に接続される中間端子の
接続位置を切り換える第3のスイッチ回路とを設け、抵
抗値設定用データによって第3のスイッチ回路を切り換
え、第1の抵抗直列回路内の所望の個別抵抗体を選択し
たときに、この選択した個別抵抗体に並列接続されるス
イッチのみがオフされるように第1のスイッチ回路を制
御し、この選択した個別抵抗体に一対一に対応する第2
の抵抗直列回路内の個別抵抗体に並列接続されるスイッ
チのみがオンされるように第2のスイッチ回路を制御し
て、第1の端子と中間端子または中間端子と第2の端子
との間に所望の抵抗値を設定することを特徴とする。
[Means for Solving the Problem] In order to achieve this object, the present invention connects a plurality of individual resistors in series between a first terminal and a second terminal, and provides digital data for setting a resistance value. By switching the connection position of the intermediate terminal connected between the first terminal and the second terminal by In a digital variable resistor that can set a desired resistance value between the first terminal and the intermediate terminal or between the intermediate terminal and the second terminal, the overall resistance value R between the first terminal and the second terminal is The minimum resistance value unit R0 is 1/2 to the Nth power of
Then, for this minimum resistance value unit R0, 2 to the 0th power times, 2
1 times the 1st power, 2 times the 2nd power, 2 times the 3rd power, ..., N- of 2
A first resistor series circuit consisting of N individual resistors multiplied to the first power and connected in series, and a second resistor series circuit consisting of N individual resistors having the same configuration as the first resistor series circuit. a resistor series circuit connected in series between a first terminal and a second terminal, and connected in parallel to each individual resistor constituting the first resistor series circuit. a first switch circuit having a first terminal and a second switch circuit having a plurality of switches connected in parallel to each individual resistor constituting a second resistor series circuit; A third switch circuit is provided to switch the connection position of the intermediate terminal connected between the resistor series circuits, and the third switch circuit is switched according to the resistance value setting data to switch the desired position in the first resistor series circuit. When an individual resistor is selected, the first switch circuit is controlled so that only the switch connected in parallel to the selected individual resistor is turned off, and the first switch circuit is controlled so that only the switch connected in parallel to the selected individual resistor is turned off. 2
between the first terminal and the intermediate terminal or between the intermediate terminal and the second terminal by controlling the second switch circuit so that only the switches connected in parallel to the individual resistors in the resistor series circuit are turned on. It is characterized by setting a desired resistance value to .

【0009】[0009]

【作用】上述した構成によれば、第1のスイッチ回路を
構成する複数のスイッチのうちのいずれかをオフとした
とき、このスイッチに対応する第2のスイッチ回路のス
イッチがオンされるように制御されるので、第1の端子
と第2の端子間の全体抵抗値をRに保ったまま、抵抗値
設定用データによって第1の端子と中間端子または中間
端子と第2の端子との間に所望の抵抗値を設定できる。
[Operation] According to the above-described configuration, when one of the plurality of switches constituting the first switch circuit is turned off, the switch of the second switch circuit corresponding to this switch is turned on. Since the resistance value between the first terminal and the intermediate terminal or between the intermediate terminal and the second terminal is controlled by the resistance value setting data while keeping the overall resistance value between the first terminal and the second terminal at R, The desired resistance value can be set.

【0010】0010

【実施例】以下、本発明によるディジタル可変抵抗器の
具体的な実施例を図面に基づき詳細に説明する。図1に
、このディジタル可変抵抗器の回路構成を示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Specific embodiments of the digital variable resistor according to the present invention will be described in detail below with reference to the drawings. FIG. 1 shows the circuit configuration of this digital variable resistor.

【0011】この図で、第1の端子である下位抵抗端子
TLと第2端子である上位抵抗端子THとの間には、総
数16個で構成される第1の抵抗直列回路RC1をなす
温度補償された個別抵抗体Ra1〜Ra8および第2の
抵抗直列回路RC2をなす温度補償された個別抵抗体R
b1〜Rb8が直列に接続されている。これら個別抵抗
体Ra1〜Ra8およびRb1〜Rb8は両端子TL,
TH間の全体抵抗値をRとし、この全体抵抗値Rの25
6分の1を最小単位の抵抗値R0とすると、R0×20
,R0×21,R0×22,R0×23,・・・,R0
×27の抵抗値を順次有している。たとえば全体抵抗値
Rが10kΩであるなら、Ra1,Rb1の個別抵抗体
の抵抗値R0は39Ωであり、Ra8,Rb8の個別抵
抗体は5kΩとなる。ここで、各固定抵抗体Ra1〜R
a8およびRb1〜Rb8は薄膜技術で作られるシリコ
ン抵抗体で構成されるか、またはチップ抵抗体により構
成される。
In this figure, there is a temperature difference between the lower resistance terminal TL, which is the first terminal, and the upper resistance terminal TH, which is the second terminal, forming a first resistance series circuit RC1 consisting of 16 resistors in total. Compensated individual resistors Ra1 to Ra8 and temperature compensated individual resistors R forming a second resistor series circuit RC2
b1 to Rb8 are connected in series. These individual resistors Ra1 to Ra8 and Rb1 to Rb8 have both terminals TL,
Let the total resistance value between TH be R, and 25 of this total resistance value R
If 1/6 is the minimum unit resistance value R0, then R0 x 20
, R0×21, R0×22, R0×23,..., R0
The resistance values are sequentially x27. For example, if the overall resistance value R is 10 kΩ, the resistance value R0 of the individual resistors Ra1 and Rb1 is 39Ω, and the resistance value R0 of the individual resistors Ra8 and Rb8 is 5 kΩ. Here, each fixed resistor Ra1 to R
a8 and Rb1 to Rb8 are constructed of silicon resistors made by thin film technology or chip resistors.

【0012】第1および第2のスイッチ回路を構成する
アナログスイッチ部SWaおよびSWbの各スイッチS
Wa1〜SWa8およびSWb1〜SWb8は、縦続接
続された個別抵抗体Ra1〜Ra8,Rb1〜Rb8の
一つ一つに対してそれぞれ並列に接続される。また中間
端子TCは第3のスイッチ回路であるアナログスイッチ
部SWcの選択端子SWc0に接続され、このスイッチ
の被選択端子SWc1〜SWc8が隣り合う個別抵抗体
Ra1〜Ra8,Rb1の接続点にそれぞれ接続される
Each switch S of the analog switch sections SWa and SWb constituting the first and second switch circuits
Wa1 to SWa8 and SWb1 to SWb8 are respectively connected in parallel to each of the cascade-connected individual resistors Ra1 to Ra8 and Rb1 to Rb8. Further, the intermediate terminal TC is connected to the selection terminal SWc0 of the analog switch section SWc, which is the third switch circuit, and the selected terminals SWc1 to SWc8 of this switch are connected to the connection points of the adjacent individual resistors Ra1 to Ra8 and Rb1, respectively. be done.

【0013】コントロールロジック回路IC1によって
制御される8ビットのシフトレジスタIC2の出力端子
はエンコーダIC3の入力端子とアナログスイッチ部S
Wbの制御端子に接続されるとともに、ノット回路IC
4を介してアナログスイッチ部SWaの制御端子に接続
される。またエンコーダIC3の出力端子は、アナログ
スイッチ部SWcの制御端子に接続される。シフトレジ
スタIC2には、入力端子IN1より抵抗値設定用のシ
リアルデータが入力される。このシフトレジスタIC2
に接続される出力端子OUT1からは、可変抵抗器を縦
続接続する際に用いられるシリアルデータが出力される
。符号のIN2,IN3,IN4は、コントロールロジ
ック回路IC1に接続されるクロック信号入力端子、チ
ップ選択信号入力端子、ストローブ信号入力端子である
The output terminal of the 8-bit shift register IC2 controlled by the control logic circuit IC1 is connected to the input terminal of the encoder IC3 and the analog switch section S.
It is connected to the control terminal of Wb, and the knot circuit IC
4 to the control terminal of the analog switch section SWa. Further, the output terminal of the encoder IC3 is connected to the control terminal of the analog switch section SWc. Serial data for resistance value setting is input to the shift register IC2 from the input terminal IN1. This shift register IC2
Serial data used when connecting variable resistors in cascade is output from an output terminal OUT1 connected to the output terminal OUT1. Reference symbols IN2, IN3, and IN4 are a clock signal input terminal, a chip selection signal input terminal, and a strobe signal input terminal connected to the control logic circuit IC1.

【0014】このように構成されるディジタル可変抵抗
器では、設定データ入力端子IN1から入力されるシリ
アルデータが、シフトレジスタIC2で8ビットのパラ
レルデータに変換され、エンコーダIC3でこのパラレ
ルデータの最上位”H”ビットが検出されるとともに、
エンコーダIC3からの検出出力に基づいてアナログス
イッチ部SWcの切り換えが行なわれる。またシフトレ
ジスタIC2から出力される8ビットのパラレルデータ
が、ノット回路IC4で反転され、この反転パラレルデ
ータの各ビットデータによって、各ビットデータに一対
一に対応するアナログスイッチ部SWaの各スイッチS
Wa1〜SWa8がそれぞれオン・オフされる。またア
ナログスイッチ部SWbの各スイッチSWb1〜SWb
8は、シフトレジスタIC2から出力される8ビットの
パラレルデータによってそれぞれオン・オフされる。
In the digital variable resistor configured as described above, serial data input from the setting data input terminal IN1 is converted into 8-bit parallel data by the shift register IC2, and the most significant of this parallel data is converted by the encoder IC3. When the “H” bit is detected,
The analog switch section SWc is switched based on the detection output from the encoder IC3. Further, the 8-bit parallel data output from the shift register IC2 is inverted by the NOT circuit IC4, and each bit data of this inverted parallel data is used for each switch S of the analog switch section SWa that corresponds one-to-one to each bit data.
Wa1 to SWa8 are turned on and off, respectively. In addition, each switch SWb1 to SWb of the analog switch section SWb
8 are respectively turned on and off by 8-bit parallel data output from the shift register IC2.

【0015】ここで、設定データ入力端子IN1から1
0進数でたとえば”32”が入力されたとすれば、シフ
トレジスタIC2からは”00100000”のパラレ
ルデータが出力される。この設定データでは、最上位の
”H”ビットが上位から第3番目に位置し、抵抗体Ra
8側が上位ビットに対応するので、アナログスイッチ部
SWcは選択端子SWc0が被選択端子SWc6と接続
されるように切り換えられる。
Here, setting data input terminals IN1 to 1
For example, if "32" is input in decimal notation, parallel data of "00100000" is output from the shift register IC2. In this setting data, the most significant "H" bit is located in the third from the highest order, and the resistor Ra
Since the 8 side corresponds to the upper bit, the analog switch section SWc is switched so that the selection terminal SWc0 is connected to the selected terminal SWc6.

【0016】またノット回路IC4を通過した反転パラ
レルデータは、”11011111”であり、右側が上
位ビットに対応するアナログスイッチ部SWaの配列に
対応して並べれば、(11111011)となる。この
反転パラレルデータによってスイッチSWa1〜SWa
8がオン・オフされるので、この例ではスイッチSWa
6がオフで、他の残りのスイッチはオンとなる。
Further, the inverted parallel data that has passed through the NOT circuit IC4 is "11011111", and if the right side is arranged in accordance with the arrangement of the analog switch section SWa corresponding to the upper bit, it becomes (11111011). This inverted parallel data causes switches SWa1 to SWa to
8 is turned on and off, so in this example, switch SWa
6 is off and the remaining switches are on.

【0017】アナログスイッチ部SWbを制御するシフ
トレジスタIC2からパラレルデータは右側が上位ビッ
トとなるように並べ換えると、(00000100)で
あるから、この例ではスイッチSWb6のみがオンで、
他の残りのスイッチがオフとなる。
When the parallel data from the shift register IC2 that controls the analog switch section SWb is rearranged so that the upper bit is on the right side, it becomes (00000100), so in this example, only the switch SWb6 is on.
The other remaining switches are turned off.

【0018】図2はこの場合の接続状態を等価的に示し
た図である。このようにこのディジタル可変抵抗器では
、端子TL,TH間の全体抵抗値Rを変えないで、端子
TLと中間端子TCの抵抗値を入力端子IN1に入力す
るディジタルコードによって変化させることができる。 このディジタル可変抵抗器では、抵抗値を設定するにあ
たって実質的に8個という少ない数の固定抵抗体が使用
されるので、多数の固定抵抗体の温度特性が加算されて
現れてくることがなく、温度安定性が良い。
FIG. 2 is a diagram equivalently showing the connection state in this case. In this way, in this digital variable resistor, the resistance values of the terminal TL and the intermediate terminal TC can be changed by the digital code input to the input terminal IN1 without changing the overall resistance value R between the terminals TL and TH. In this digital variable resistor, a small number of fixed resistors (eight in practice) are used to set the resistance value, so the temperature characteristics of a large number of fixed resistors do not appear as an addition. Good temperature stability.

【0019】図3は、上記ディジタル可変抵抗器をオペ
アンプOP1のオフセット調整用の可変抵抗器VR1お
よび利得調整用の可変抵抗器VR2として使用した例を
示す。
FIG. 3 shows an example in which the digital variable resistor described above is used as the variable resistor VR1 for adjusting the offset and the variable resistor VR2 for adjusting the gain of the operational amplifier OP1.

【0020】この例での出力は、         VO−VI((R2/R1)+(R×
設定値)/(R1×255))となる。
The output in this example is VO-VI((R2/R1)+(R×
setting value)/(R1×255)).

【0021】また図4は、8ビットのA/Dコンバート
として用いた例であり、8ビットのディジタルコードで
抵抗値が設定される可変抵抗器VR3に基準電圧が接続
され、この可変抵抗器VR3で分圧した基準電圧がコン
パレータCP1に入力されることで、アナログ入力電圧
Vaと比較される。これによりCPUなどに出力可能な
データVdが出力端子から取り出せる。
FIG. 4 shows an example of use as an 8-bit A/D converter, in which a reference voltage is connected to a variable resistor VR3 whose resistance value is set by an 8-bit digital code. The reference voltage divided by is input to the comparator CP1, and is compared with the analog input voltage Va. Thereby, data Vd that can be output to the CPU etc. can be taken out from the output terminal.

【0022】また図5は8ビットのD/Aコンバータと
して可変抵抗器VR4を用いた例を示す。この例では可
変抵抗器VR4に抵抗値を設定するディジタルコードV
dが入力されたときに、コンパレータCP2の出力端子
からアナログ出力Vaが得られる。
FIG. 5 shows an example in which a variable resistor VR4 is used as an 8-bit D/A converter. In this example, a digital code V is used to set the resistance value of variable resistor VR4.
When d is input, an analog output Va is obtained from the output terminal of the comparator CP2.

【0023】[0023]

【発明の効果】以上説明したように本発明によれば、抵
抗値設定用ディジタルデータのビット数をNとしたとき
、2のN乗分の1段階に抵抗値を設定するにあたって、
2N個の個別抵抗体を用意すればよく、従来のものに比
べて大幅に個別抵抗体の数を減らすことができる。 また実際に使用される個別抵抗体の数はN個であり、個
別抵抗体の持つ温度特性が加算されて大きく設定抵抗値
に影響を与えるようなことがなく、周囲温度の変化に対
して非常に安定な高精度のディジタル可変抵抗器を構成
することができる。
As explained above, according to the present invention, when the number of bits of the digital data for resistance value setting is N, in setting the resistance value in one step of 2 to the N power,
It is sufficient to prepare 2N individual resistors, and the number of individual resistors can be significantly reduced compared to the conventional one. In addition, the number of individual resistors actually used is N, so the temperature characteristics of the individual resistors do not add up and greatly affect the set resistance value, and it is extremely stable against changes in ambient temperature. A stable and highly accurate digital variable resistor can be constructed.

【0024】したがって、本発明によるディジタル可変
抵抗器はマイクロコンピュータのインターフェースから
の論理信号でコンパレータの基準電圧を高精度に設定し
たり、その他高感度電気回路用に好適であり、温度安定
性に優れた電子装置を実現することができる。
Therefore, the digital variable resistor according to the present invention is suitable for setting the reference voltage of a comparator with high accuracy using a logic signal from a microcomputer interface, and is suitable for other highly sensitive electric circuits, and has excellent temperature stability. It is possible to realize an electronic device that is

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明によるディジタル可変抵抗器の一実施例
を示す回路図。
FIG. 1 is a circuit diagram showing an embodiment of a digital variable resistor according to the present invention.

【図2】このディジタル可変抵抗器の動作状態における
等価回路図。
FIG. 2 is an equivalent circuit diagram of this digital variable resistor in an operating state.

【図3】上記ディジタル可変抵抗器を増幅器に適用した
場合の例を示す回路図。
FIG. 3 is a circuit diagram showing an example in which the digital variable resistor is applied to an amplifier.

【図4】上記ディジタル可変抵抗器をA/Dコンバータ
に適用した場合の例を示す回路図。
FIG. 4 is a circuit diagram showing an example in which the digital variable resistor is applied to an A/D converter.

【図5】上記ディジタル可変抵抗器をD/Aコンバータ
に適用した場合の例を示す回路図。
FIG. 5 is a circuit diagram showing an example in which the digital variable resistor is applied to a D/A converter.

【図6】従来のディジタル可変抵抗器の例を示す回路図
FIG. 6 is a circuit diagram showing an example of a conventional digital variable resistor.

【符号の説明】[Explanation of symbols]

Ra1〜Ra8,  Rb1〜Rb8・・・個別抵抗体
SWa1〜SWa8, SWb1〜SWb8, SWc
・・・アナログスイッチTL・・・下位抵抗端子TH・
・・上位抵抗端子 TC・・・中間端子 IC1・・・コントロールロジック回路IC2・・・シ
フトレジスタ IC3・・・エンコーダ IC4・・・ノット回路
Ra1 to Ra8, Rb1 to Rb8...Individual resistor SWa1 to SWa8, SWb1 to SWb8, SWc
... Analog switch TL ... Lower resistance terminal TH.
... Upper resistance terminal TC ... Intermediate terminal IC1 ... Control logic circuit IC2 ... Shift register IC3 ... Encoder IC4 ... Not circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  第1の端子と第2の端子との間に複数
の個別抵抗体を直列に接続し、抵抗値設定用ディジタル
データによって第1の端子と第2の端子との間に接続さ
れる中間端子の接続位置を切り換えることにより、抵抗
値設定用ディジタルデータのビット数Nに対して2のN
乗分の1段階の精度で、第1の端子と中間端子または中
間端子と第2の端子との間に所望の抵抗値を設定可能な
ディジタル可変抵抗器において、第1の端子と第2の端
子間の全体抵抗値Rの2のN乗分の1を最小抵抗値単位
R0とし、この最小抵抗値単位R0に対して2の0乗倍
、2の1乗倍、2の2乗倍、2の3乗倍、・・・、2の
N−1乗倍したN個の個別抵抗体からなり、これら個別
抵抗体を直列接続した第1の抵抗直列回路と、この第1
の抵抗直列回路と同構成のN個の個別抵抗体からなる第
2の抵抗直列回路とを、第1の端子と第2の端子との間
に直列に接続し、第1の抵抗直列回路を構成する各個別
抵抗体に対してそれぞれ並列に接続される複数のスイッ
チを有する第1のスイッチ回路と、第2の抵抗直列回路
を構成する各個別抵抗体に対してそれぞれ並列に接続さ
れる複数のスイッチを有する第2のスイッチ回路と、第
1の端子と第1の抵抗直列回路の間に接続される中間端
子の接続位置を切り換える第3のスイッチ回路とを設け
、抵抗値設定用データによって第3のスイッチ回路を切
り換え、第1の抵抗直列回路内の所望の個別抵抗体を選
択したときに、この選択した個別抵抗体に並列接続され
るスイッチのみがオフされるように第1のスイッチ回路
を制御し、この選択した個別抵抗体に一対一に対応する
第2の抵抗直列回路内の個別抵抗体に並列接続されるス
イッチのみがオンされるように第2のスイッチ回路を制
御して、第1の端子と中間端子または中間端子と第2の
端子との間に所望の抵抗値を設定することを特徴とする
ディジタル可変抵抗器。
Claim 1: A plurality of individual resistors are connected in series between a first terminal and a second terminal, and the resistors are connected between the first terminal and the second terminal according to digital data for setting a resistance value. By switching the connection position of the intermediate terminal that is connected to the
In a digital variable resistor that can set a desired resistance value between a first terminal and an intermediate terminal or between an intermediate terminal and a second terminal with an accuracy of one step of multiplication, the first terminal and the second The minimum resistance value unit R0 is 1/2N of the overall resistance value R between the terminals, and the minimum resistance value unit R0 is 2 to the 0th power, 2 to the 1st power, 2 to the 2nd power, A first resistor series circuit consisting of N individual resistors whose numbers are 2 to the 3rd power, ..., 2 to the N-1 power, and these individual resistors are connected in series;
A resistor series circuit and a second resistor series circuit consisting of N individual resistors having the same configuration are connected in series between the first terminal and the second terminal, and the first resistor series circuit is connected in series between the first terminal and the second terminal. A first switch circuit having a plurality of switches each connected in parallel to each of the individual resistors constituting the circuit, and a plurality of switches each connected in parallel to each individual resistor constituting the second resistor series circuit. a second switch circuit having a switch, and a third switch circuit that switches the connection position of an intermediate terminal connected between the first terminal and the first resistor series circuit, and The first switch is configured such that when a desired individual resistor in the first resistor series circuit is selected by switching the third switch circuit, only the switch connected in parallel to the selected individual resistor is turned off. controlling the circuit, and controlling the second switch circuit so that only the switch connected in parallel to the individual resistor in the second resistor series circuit that corresponds one-to-one to the selected individual resistor is turned on; , a digital variable resistor characterized in that a desired resistance value is set between a first terminal and an intermediate terminal or between an intermediate terminal and a second terminal.
JP2403768A 1990-12-19 1990-12-19 Digital variable resistor Expired - Lifetime JP2553768B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2403768A JP2553768B2 (en) 1990-12-19 1990-12-19 Digital variable resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2403768A JP2553768B2 (en) 1990-12-19 1990-12-19 Digital variable resistor

Publications (2)

Publication Number Publication Date
JPH04218902A true JPH04218902A (en) 1992-08-10
JP2553768B2 JP2553768B2 (en) 1996-11-13

Family

ID=18513498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2403768A Expired - Lifetime JP2553768B2 (en) 1990-12-19 1990-12-19 Digital variable resistor

Country Status (1)

Country Link
JP (1) JP2553768B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06276097A (en) * 1992-08-31 1994-09-30 Crystal Semiconductor Corp Method and equipment for calibrating monolithic voltage reference
US6696680B2 (en) 2000-03-02 2004-02-24 Sanyo Electric Co., Ltd. Variable resistance circuit, operational amplification circuit and semiconductor integrated circuit
WO2006132113A1 (en) * 2005-06-08 2006-12-14 Koken Company, Limited Load calculation control method and apparatus
CN105741992A (en) * 2016-05-06 2016-07-06 洛阳银杏科技有限公司 High-precision passive resistance generator for compensating hardware error influence

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57144126A (en) * 1981-03-04 1982-09-06 Nissan Motor Co Ltd Suspending structure of power unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57144126A (en) * 1981-03-04 1982-09-06 Nissan Motor Co Ltd Suspending structure of power unit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06276097A (en) * 1992-08-31 1994-09-30 Crystal Semiconductor Corp Method and equipment for calibrating monolithic voltage reference
US6696680B2 (en) 2000-03-02 2004-02-24 Sanyo Electric Co., Ltd. Variable resistance circuit, operational amplification circuit and semiconductor integrated circuit
WO2006132113A1 (en) * 2005-06-08 2006-12-14 Koken Company, Limited Load calculation control method and apparatus
AU2006256245B2 (en) * 2005-06-08 2010-12-02 Koken Company, Limited Load calculation control method and apparatus
US8108162B2 (en) 2005-06-08 2012-01-31 Koken Company, Limited Load calculation control method and apparatus
CN105741992A (en) * 2016-05-06 2016-07-06 洛阳银杏科技有限公司 High-precision passive resistance generator for compensating hardware error influence

Also Published As

Publication number Publication date
JP2553768B2 (en) 1996-11-13

Similar Documents

Publication Publication Date Title
JPS5944125A (en) Digital-analog converter
JPS63115213A (en) Constant voltage power circuit
JPH08279752A (en) Converter for compensating comparator-offset
US7304596B2 (en) Folded multi-LSB decided resistor string digital to analog converter
JPH0734542B2 (en) D-A conversion circuit
EP1014333A1 (en) Integrated circuit for driving liquid crystal
JPH0377430A (en) D/a converter
JPH01192223A (en) Digital-analog converter with circulation control of current source
JPH04218902A (en) Digital variable resistor
US5212482A (en) Digital-to-analog converter having an externally selectable output voltage range
JP2000039926A (en) Current outputting circuit
US4942397A (en) Elimination of linearity superposition error in digital-to-analog converters
JP3433274B2 (en) Multiplexer
JPH04150519A (en) Digital/analog converter
JPH06120832A (en) D/a converter
JPH0846515A (en) D/a converter
JP2705584B2 (en) Analog arithmetic unit
JP2002076895A (en) Current cell type digital/analog converter system
JPH0575466A (en) Resistor voltage divider
JPH06152424A (en) D/a converter
JPH06224764A (en) A/d converter
JP3125116B2 (en) AD converter
JPH10215179A (en) D/a converter
JPH1117545A (en) D/a converter
JP2003309469A (en) Semiconductor integrated circuit