JP2553768B2 - Digital variable resistor - Google Patents
Digital variable resistorInfo
- Publication number
- JP2553768B2 JP2553768B2 JP2403768A JP40376890A JP2553768B2 JP 2553768 B2 JP2553768 B2 JP 2553768B2 JP 2403768 A JP2403768 A JP 2403768A JP 40376890 A JP40376890 A JP 40376890A JP 2553768 B2 JP2553768 B2 JP 2553768B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- individual
- switch
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Adjustable Resistors (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ディジタルコードで抵
抗値を設定できるディジタル可変抵抗器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital variable resistor whose resistance value can be set by a digital code.
【０００２】[0002]
【従来の技術】外部から入力されるディジタルコードに
よって抵抗値を変えられるディジタル可変抵抗器として
は、図６に示すものが従来より知られている。2. Description of the Related Art As a digital variable resistor whose resistance value can be changed by a digital code input from the outside, the one shown in FIG. 6 is conventionally known.
【０００３】この図で、この可変抵抗器の下位抵抗端子
ＴLと上位抵抗端子ＴH間には２５６分の１段階に抵抗値
を設定できるように、全体抵抗値Ｒを２５６分の１に等
しく分割した抵抗値Ｒ0を各々有する２５５個の固定抵
抗体ｒ１，ｒ２，・・・，ｒ２５５が直列接続されてお
り、下位抵抗端子ＴL、それぞれの固定抵抗体ｒ１，ｒ
２，・・・，ｒ２５５の接続点及び上位抵抗端子ＴHと
中間端子ＴCとの間には、スイッチング素子のＦＥＴ
（Ｔｒ０，Ｔｒ１，・・・，Ｔｒ２５５）が接続されて
いる。これらＦＥＴ（Ｔｒ０，Ｔｒ１，・・・，Ｔｒ２
５５）のゲートには、それぞれデコーダＤ０，Ｄ１，・
・・，Ｄ２５５が接続されている。In this figure, the total resistance value R is reduced to 1/256 so that the resistance value can be set in 1/256 step between the lower resistance terminal T L and the upper resistance terminal T H of this variable resistor. 255 fixed resistors r1, r2, ..., r255 each having an equally divided resistance value R 0 are connected in series, and the lower resistance terminal T L and each fixed resistor r1, r are connected.
2, ..., r255, and between the upper resistance terminal T H and the intermediate terminal T C , a switching element FET
(Tr0, Tr1, ..., Tr255) are connected. These FETs (Tr0, Tr1, ..., Tr2
55) gates have decoders D0, D1, ...
.., D255 is connected.
【０００４】これらデコーダＤ０，Ｄ１，・・・，Ｄ２
５５に抵抗値を設定するための８ビットのディジタルコ
ードを入力することで、ＦＥＴ（Ｔｒ０，Ｔｒ１，・・
・，Ｔｒ２５５）の１つが選択的に導通され、中間端子
ＴCと下位抵抗端子ＴL間または中間端子ＴCと上位抵抗
端子ＴH間の抵抗値を所望の抵抗値に設定することがで
きる。These decoders D0, D1, ..., D2
By inputting an 8-bit digital code for setting the resistance value to 55, the FETs (Tr0, Tr1, ...
, Tr255) is selectively turned on, and the resistance value between the intermediate terminal T C and the lower resistance terminal T L or between the intermediate terminal T C and the upper resistance terminal T H can be set to a desired resistance value. .
【０００５】ここで、各固定抵抗体ｒ１，ｒ２，・・
・，ｒ２５５は薄膜技術で作られるシリコン抵抗体によ
って構成される場合が多い。Here, the fixed resistors r1, r2, ...
, R255 are often composed of silicon resistors made by thin film technology.
【０００６】[0006]
【発明が解決しようとする課題】上述した従来のディジ
タル可変抵抗器では、８ビットのディジタルコードを用
いて２５６分の１段階の精度で抵抗値を設定するにあた
って、２５５個という多数の固定抵抗体ｒ１，ｒ２，・
・・，ｒ２５５を縦続接続しなければならない。このよ
うに可変抵抗器を構成する固定抵抗体ｒ１，ｒ２，・・
・，ｒ２５５の数が多いと、抵抗値を設定したときに、
個々の抵抗体の持つ温度特性が加算されて現れてくるた
め、設定した抵抗値の温度特性が悪くなり、周囲温度に
対する安定性を欠くようになる。In the above-mentioned conventional digital variable resistor, in setting the resistance value with an accuracy of 1/256 using an 8-bit digital code, a large number of fixed resistors of 255 are provided. r1, r2, ...
.., r255 must be connected in cascade. The fixed resistors r1, r2, ...
・ When the number of r255 is large, when the resistance value is set,
Since the temperature characteristics of the individual resistors are added and appear, the temperature characteristics of the set resistance value deteriorate, and the stability with respect to the ambient temperature is lost.
【０００７】本発明は、このような課題を解決するため
に提案されたものであり、温度変化に対する抵抗値変化
が小さい温度安定性に優れたディジタル可変抵抗器を提
供することを目的とする。The present invention has been proposed in order to solve such a problem, and an object thereof is to provide a digital variable resistor excellent in temperature stability in which a change in resistance value with respect to a change in temperature is small.
【０００８】[0008]
【課題を解決するための手段】この目的を達成するため
に本発明は、第１の端子と第２の端子との間に複数の個
別抵抗体を直列に接続し、抵抗値設定用ディジタルデー
タによって第１の端子と第２の端子との間に接続される
中間端子の接続位置を切り換えることにより、抵抗値設
定用ディジタルデータのビット数Ｎに対して２のＮ乗分
の１段階の精度で、第１の端子と中間端子または中間端
子と第２の端子との間に所望の抵抗値を設定可能なディ
ジタル可変抵抗器において、第１の端子と第２の端子間
の全体抵抗値Ｒの２のＮ乗分の１を最小抵抗値単位Ｒ0
とし、この最小抵抗値単位Ｒ0に対して２の０乗倍、２
の１乗倍、２の２乗倍、２の３乗倍、・・・、２のＮ−
１乗倍したＮ個の個別抵抗体からなり、これら個別抵抗
体を直列接続した第１の抵抗直列回路と、この第１の抵
抗直列回路と同構成のＮ個の個別抵抗体からなる第２の
抵抗直列回路とを、第１の端子と第２の端子との間に直
列に接続し、第１の抵抗直列回路を構成する各個別抵抗
体に対してそれぞれ並列に接続される複数のスイッチを
有する第１のスイッチ回路と、第２の抵抗直列回路を構
成する各個別抵抗体に対してそれぞれ並列に接続される
複数のスイッチを有する第２のスイッチ回路と、第１の
直列抵抗回路中の個別抵抗体の一に直列接続される中間
端子の接続位置を切り換える第３のスイッチ回路とを設
け、シフトレジスタによりディジタル符号化された抵抗
値設定用データ中の最上位のビットをエンコーダにより
検出し、この検出された最上位のビットに応じて第３の
スイッチ回路を切り換えて前記最上位のビットに対応す
る個別抵抗体に前記中間端子を直列接続し、この中間端
子と直列接続された個別抵抗体及びこの個別抵抗体より
も下位にある個別抵抗体に並列接続されたスイッチを前
記入力信号に応じてオフし、該オフされたスイッチと並
列接続された個別抵抗体の組合わせにより第１の端子と
中間端子の間に所望の抵抗値を設定すると共に、前記オ
フされた第１のスイッチ回路中の各スイッチと並列接続
された第１の抵抗直列回路中の個別抵抗体に対応する第
２の抵抗直列回路内の個別抵抗体に並列接続されるスイ
ッチをオンするように第２のスイッチ回路を制御して、
中間端子と第２の端子との間に所望の抵抗値を設定する
ことを特徴とする。 In order to achieve this object, the present invention provides a digital data for setting a resistance value by connecting a plurality of individual resistors in series between a first terminal and a second terminal. By switching the connection position of the intermediate terminal connected between the first terminal and the second terminal, the one-step accuracy of 2 N to the bit number N of the resistance value setting digital data is obtained. In a digital variable resistor capable of setting a desired resistance value between the first terminal and the intermediate terminal or between the intermediate terminal and the second terminal, the total resistance value R between the first terminal and the second terminal is 1 to the Nth power of 2 is the minimum resistance value unit R 0
And then, 0 2 with respect to the minimum resistance value Unit R 0 th power, 2
1 × times, 2 times 2 times, 2 times 3 times, ..., 2 N−
A first resistance series circuit composed of N individual resistors that are multiplied by the power of 1 and serially connected to each other, and a second resistance series circuit including N individual resistors having the same configuration as the first resistance series circuit. Switch connected in series between the first terminal and the second terminal, and connected in parallel to each individual resistor forming the first resistance series circuit. A first switch circuit having a switch, a second switch circuit having a plurality of switches respectively connected in parallel to the individual resistor bodies forming the second resistor series circuit ,
Intermediate connected in series with one of the individual resistors in the series resistor circuit
A third switch circuit for switching the connection position of the terminal is provided, and the resistance is digitally encoded by the shift register.
The encoder sets the most significant bit of the value setting data.
Detects the third bit according to the detected most significant bit
Switch the switch circuit to correspond to the most significant bit.
Connect the intermediate terminal in series to the individual resistor
From the individual resistor connected in series with the child and this individual resistor
The switch connected in parallel to the individual resistors below
The switch is turned off in response to the input signal and is in parallel with the turned off switch.
With the combination of individual resistors connected in a row,
Set the desired resistance value between the intermediate terminals and
Connected in parallel with each switch in the switched first switch circuit
Corresponding to individual resistors in the first resistor series circuit
Switch connected in parallel to the individual resistors in the two resistor series circuit.
Control the second switch circuit to turn on the switch,
Set a desired resistance value between the intermediate terminal and the second terminal
It is characterized by
【０００９】[0009]
【作用】上述した構成によれば、第１のスイッチ回路を
構成する複数のスイッチのうちのいずれかをオフとした
とき、このスイッチに対応する第２のスイッチ回路のス
イッチがオンされるように制御されるので、第１の端子
と第２の端子間の全体抵抗値をＲに保ったまま、抵抗値
設定用データによって第１の端子と中間端子または中間
端子と第２の端子との間に所望の抵抗値を設定できる。According to the above configuration, when any of the plurality of switches forming the first switch circuit is turned off, the switch of the second switch circuit corresponding to this switch is turned on. Since it is controlled, the total resistance value between the first terminal and the second terminal is maintained at R, and the resistance value setting data is used to connect the first terminal and the intermediate terminal or between the intermediate terminal and the second terminal. Can be set to a desired resistance value.
【００１０】[0010]
【実施例】以下、本発明によるディジタル可変抵抗器の
具体的な実施例を図面に基づき詳細に説明する。図１
に、このディジタル可変抵抗器の回路構成を示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Specific embodiments of a digital variable resistor according to the present invention will be described in detail below with reference to the drawings. FIG.
Shows the circuit configuration of this digital variable resistor.
【００１１】この図で、第１の端子である下位抵抗端子
ＴLと第２端子である上位抵抗端子ＴHとの間には、総数
１６個で構成される第１の抵抗直列回路ＲＣ１をなす温
度補償された個別抵抗体Ｒａ１〜Ｒａ８および第２の抵
抗直列回路ＲＣ２をなす温度補償された個別抵抗体Ｒｂ
１〜Ｒｂ８が直列に接続されている。これら個別抵抗体
Ｒａ１〜Ｒａ８およびＲｂ１〜Ｒｂ８は両端子ＴL，ＴH
間の全体抵抗値をＲとし、この全体抵抗値Ｒの２５６分
の１を最小単位の抵抗値Ｒ0とすると、Ｒ0×２0，Ｒ0×
２1，Ｒ0×２2，Ｒ0×２3，・・・，Ｒ0×２7の抵抗値
を順次有している。たとえば全体抵抗値Ｒが１０ｋΩで
あるなら、Ｒａ１，Ｒｂ１の個別抵抗体の抵抗値Ｒ0は
３９Ωであり、Ｒａ８，Ｒｂ８の個別抵抗体は５ｋΩと
なる。ここで、各固定抵抗体Ｒａ１〜Ｒａ８およびＲｂ
１〜Ｒｂ８は薄膜技術で作られるシリコン抵抗体で構成
されるか、またはチップ抵抗体により構成される。In this figure, a first resistor series circuit RC1 composed of a total of 16 resistors is provided between the lower resistor terminal T L which is the first terminal and the upper resistor terminal T H which is the second terminal. The temperature-compensated individual resistors Ra1 to Ra8 and the temperature-compensated individual resistor Rb forming the second resistor series circuit RC2.
1 to Rb8 are connected in series. These individual resistors Ra1~Ra8 and Rb1~Rb8 both terminals T L, T H
If the total resistance value between the two is R, and 1/256 of this total resistance value R is the minimum unit resistance value R 0 , then R 0 × 2 0 , R 0 ×
The resistance values of 2 1 , R 0 × 2 2 , R 0 × 2 3 , ..., R 0 × 2 7 are sequentially provided. For example, if the total resistance R is 10 kΩ, the resistance R 0 of the individual resistors Ra1 and Rb1 is 39 Ω, and the individual resistances Ra8 and Rb8 are 5 kΩ. Here, the fixed resistors Ra1 to Ra8 and Rb
1 to Rb8 are made of silicon resistors made by thin film technology or chip resistors.
【００１２】第１および第２のスイッチ回路を構成する
アナログスイッチ部ＳＷａおよびＳＷｂの各スイッチＳ
Ｗａ１〜ＳＷａ８およびＳＷｂ１〜ＳＷｂ８は、縦続接
続された個別抵抗体Ｒａ１〜Ｒａ８，Ｒｂ１〜Ｒｂ８の
一つ一つに対してそれぞれ並列に接続される。また中間
端子ＴCは第３のスイッチ回路であるアナログスイッチ
部ＳＷｃの選択端子ＳＷｃ０に接続され、このスイッチ
の被選択端子ＳＷｃ１〜ＳＷｃ８が隣り合う個別抵抗体
Ｒａ１〜Ｒａ８，Ｒｂ１の接続点にそれぞれ接続され
る。The switches S of the analog switch sections SWa and SWb which form the first and second switch circuits.
Wa1 to SWa8 and SWb1 to SWb8 are respectively connected in parallel to the individual resistors Ra1 to Ra8 and Rb1 to Rb8 which are connected in series. Further, the intermediate terminal T C is connected to the selection terminal SWc0 of the analog switch section SWc which is the third switch circuit, and the selected terminals SWc1 to SWc8 of this switch are respectively connected to the connection points of the adjacent individual resistors Ra1 to Ra8 and Rb1. Connected.
【００１３】コントロールロジック回路ＩＣ１によって
制御される８ビットのシフトレジスタＩＣ２の出力端子
はエンコーダＩＣ３の入力端子とアナログスイッチ部Ｓ
Ｗｂの制御端子に接続されるとともに、ノット回路ＩＣ
４を介してアナログスイッチ部ＳＷａの制御端子に接続
される。またエンコーダＩＣ３の出力端子は、アナログ
スイッチ部ＳＷｃの制御端子に接続される。シフトレジ
スタＩＣ２には、入力端子ＩＮ１より抵抗値設定用のシ
リアルデータが入力される。このシフトレジスタＩＣ２
に接続される出力端子ＯＵＴ１からは、可変抵抗器を縦
続接続する際に用いられるシリアルデータが出力され
る。符号のＩＮ２，ＩＮ３，ＩＮ４は、コントロールロ
ジック回路ＩＣ１に接続されるクロック信号入力端子、
チップ選択信号入力端子、ストローブ信号入力端子であ
る。The output terminal of the 8-bit shift register IC2 controlled by the control logic circuit IC1 has an input terminal of the encoder IC3 and an analog switch section S.
It is connected to the control terminal of Wb and also has a knot circuit IC.
4 is connected to the control terminal of the analog switch section SWa. The output terminal of the encoder IC3 is connected to the control terminal of the analog switch section SWc. Serial data for resistance value setting is input to the shift register IC2 from the input terminal IN1. This shift register IC2
Serial data used when the variable resistors are connected in series is output from the output terminal OUT1 connected to the. Reference numerals IN2, IN3, IN4 denote clock signal input terminals connected to the control logic circuit IC1,
These are a chip selection signal input terminal and a strobe signal input terminal.
【００１４】このように構成されるディジタル可変抵抗
器では、設定データ入力端子ＩＮ１から入力されるシリ
アルデータが、シフトレジスタＩＣ２で８ビットのパラ
レルデータに変換され、エンコーダＩＣ３でこのパラレ
ルデータの最上位”Ｈ”ビットが検出されるとともに、
エンコーダＩＣ３からの検出出力に基づいてアナログス
イッチ部ＳＷｃの切り換えが行なわれる。またシフトレ
ジスタＩＣ２から出力される８ビットのパラレルデータ
が、ノット回路ＩＣ４で反転され、この反転パラレルデ
ータの各ビットデータによって、各ビットデータに一対
一に対応するアナログスイッチ部ＳＷａの各スイッチＳ
Ｗａ１〜ＳＷａ８がそれぞれオン・オフされる。またア
ナログスイッチ部ＳＷｂの各スイッチＳＷｂ１〜ＳＷｂ
８は、シフトレジスタＩＣ２から出力される８ビットの
パラレルデータによってそれぞれオン・オフされる。In the digital variable resistor having such a configuration, serial data input from the setting data input terminal IN1 is converted into 8-bit parallel data by the shift register IC2, and the highest order of the parallel data is obtained by the encoder IC3. When the "H" bit is detected,
The analog switch section SWc is switched based on the detection output from the encoder IC3. Further, the 8-bit parallel data output from the shift register IC2 is inverted by the knot circuit IC4, and each bit data of this inverted parallel data corresponds to each bit data one-to-one with each switch S of the analog switch unit SWa.
Wa1 to SWa8 are turned on and off, respectively. In addition, each switch SWb1 to SWb of the analog switch unit SWb
8 is turned on / off by the 8-bit parallel data output from the shift register IC2.
【００１５】ここで、設定データ入力端子ＩＮ１から１
０進数でたとえば”３２”が入力されたとすれば、シフ
トレジスタＩＣ２からは”００１０００００”のパラレ
ルデータが出力される。この設定データでは、最上位
の”Ｈ”ビットが上位から第３番目に位置し、抵抗体Ｒ
ａ８側が上位ビットに対応するので、アナログスイッチ
部ＳＷｃは選択端子ＳＷｃ０が被選択端子ＳＷｃ６と接
続されるように切り換えられる。Here, the setting data input terminals IN1 to IN1
If, for example, "32" is input as a 0-ary number, the shift register IC2 outputs parallel data "00100000". In this setting data, the most significant "H" bit is located at the third position from the top, and the resistor R
Since the a8 side corresponds to the upper bit, the analog switch section SWc is switched so that the selection terminal SWc0 is connected to the selected terminal SWc6.
【００１６】またノット回路ＩＣ４を通過した反転パラ
レルデータは、”１１０１１１１１”であり、右側が上
位ビットに対応するアナログスイッチ部ＳＷａの配列に
対応して並べれば、（１１１１１０１１）となる。この
反転パラレルデータによってスイッチＳＷａ１〜ＳＷａ
８がオン・オフされるので、この例ではスイッチＳＷａ
６がオフで、他の残りのスイッチはオンとなる。The inverted parallel data that has passed through the knot circuit IC4 is "11011111", and if the right side is arranged corresponding to the arrangement of the analog switch units SWa corresponding to the upper bits, it becomes (11111011). The switches SWa1 to SWa are operated by the inverted parallel data.
Since 8 is turned on / off, in this example, the switch SWa
6 is off and the rest of the switches are on.
【００１７】アナログスイッチ部ＳＷｂを制御するシフ
トレジスタＩＣ２からパラレルデータは右側が上位ビッ
トとなるように並べ換えると、（０００００１００）で
あるから、この例ではスイッチＳＷｂ６のみがオンで、
他の残りのスイッチがオフとなる。When the parallel data from the shift register IC2 for controlling the analog switch section SWb is rearranged so that the right side is the upper bit, it is (00000100). Therefore, in this example, only the switch SWb6 is ON,
The other remaining switches are turned off.
【００１８】図２はこの場合の接続状態を等価的に示し
た図である。このようにこのディジタル可変抵抗器で
は、端子ＴL，ＴH間の全体抵抗値Ｒを変えないで、端子
ＴLと中間端子ＴCの抵抗値を入力端子ＩＮ１に入力する
ディジタルコードによって変化させることができる。こ
のディジタル可変抵抗器では、抵抗値を設定するにあた
って実質的に８個という少ない数の固定抵抗体が使用さ
れるので、多数の固定抵抗体の温度特性が加算されて現
れてくることがなく、温度安定性が良い。FIG. 2 is an equivalent view showing the connection state in this case. As described above, in this digital variable resistor, the resistance value of the terminal T L and the intermediate terminal T C is changed by the digital code input to the input terminal IN1 without changing the overall resistance value R between the terminals T L and T H. be able to. In this digital variable resistor, a fixed number of fixed resistors as small as eight are used to set the resistance value, so that the temperature characteristics of a large number of fixed resistors do not appear in addition. Good temperature stability.
【００１９】図３は、上記ディジタル可変抵抗器をオペ
アンプＯＰ１のオフセット調整用の可変抵抗器ＶＲ１お
よび利得調整用の可変抵抗器ＶＲ２として使用した例を
示す。FIG. 3 shows an example in which the above digital variable resistor is used as a variable resistor VR1 for offset adjustment and a variable resistor VR2 for gain adjustment of an operational amplifier OP1.
【００２０】この例での出力は、 Ｖ0 ＝ＶI （（Ｒ２／Ｒ１）＋（Ｒ×設定値）／（Ｒ１×２５５）） となる。The output in this example is V 0 = V I ((R2 / R1) + (R × set value) / (R1 × 255))
【００２１】 また図４は、８ビットのＡ／Ｄコンバー
タとして用いた例であり、８ビットのディジタルコード
で抵抗値が設定される可変抵抗器ＶＲ３に基準電圧が接
続され、この可変抵抗器ＶＲ３で分圧した基準電圧がコ
ンパレータＣＰ１に入力されることで、アナログ入力電
圧Ｖａと比較される。これによりＣＰＵなどに出力可能
なデータＶｄが出力端子から取り出せる。FIG. 4 shows an 8-bit A / D converter.
The reference voltage is connected to the variable resistor VR3 whose resistance value is set by an 8-bit digital code, and the reference voltage divided by the variable resistor VR3 is input to the comparator CP1. Is compared with the analog input voltage Va. As a result, the data Vd that can be output to the CPU or the like can be taken out from the output terminal.
【００２２】また図５は８ビットのＤ／Ａコンバータと
して可変抵抗器ＶＲ４を用いた例を示す。この例では可
変抵抗器ＶＲ４に抵抗値を設定するディジタルコードＶ
ｄが入力されたときに、コンパレータＣＰ２の出力端子
からアナログ出力Ｖａが得られる。FIG. 5 shows an example in which the variable resistor VR4 is used as an 8-bit D / A converter. In this example, a digital code V for setting a resistance value in the variable resistor VR4
When d is input, the analog output Va is obtained from the output terminal of the comparator CP2.
【００２３】[0023]
【発明の効果】以上説明したように本発明によれば、抵
抗値設定用ディジタルデータのビット数をＮとしたと
き、２のＮ乗分の１段階に抵抗値を設定するにあたっ
て、２Ｎ個の個別抵抗体を用意すればよく、従来のもの
に比べて大幅に個別抵抗体の数を減らすことができる。
また実際に使用される個別抵抗体の数はＮ個であり、個
別抵抗体の持つ温度特性が加算されて大きく設定抵抗値
に影響を与えるようなことがなく、周囲温度の変化に対
して非常に安定な高精度のディジタル可変抵抗器を構成
することができる。As described above, according to the present invention, assuming that the number of bits of the resistance value setting digital data is N, 2N number of resistance values can be set when setting the resistance value in one step of 2 N. It suffices to prepare individual resistors, and the number of individual resistors can be significantly reduced compared to the conventional one.
In addition, the number of individual resistors that are actually used is N, and the temperature characteristics of the individual resistors are not added to significantly affect the set resistance value. It is possible to construct a stable and highly accurate digital variable resistor.
【００２４】したがって、本発明によるディジタル可変
抵抗器はマイクロコンピュータのインターフェースから
の論理信号でコンパレータの基準電圧を高精度に設定し
たり、その他高感度電気回路用に好適であり、温度安定
性に優れた電子装置を実現することができる。Therefore, the digital variable resistor according to the present invention is suitable for setting the reference voltage of the comparator with high accuracy by the logic signal from the interface of the microcomputer and for other high sensitive electric circuits, and is excellent in temperature stability. It is possible to realize an electronic device that has
【図１】本発明によるディジタル可変抵抗器の一実施例
を示す回路図。FIG. 1 is a circuit diagram showing an embodiment of a digital variable resistor according to the present invention.
【図２】このディジタル可変抵抗器の動作状態における
等価回路図。FIG. 2 is an equivalent circuit diagram in the operating state of this digital variable resistor.
【図３】上記ディジタル可変抵抗器を増幅器に適用した
場合の例を示す回路図。FIG. 3 is a circuit diagram showing an example in which the digital variable resistor is applied to an amplifier.
【図４】上記ディジタル可変抵抗器をＡ／Ｄコンバータ
に適用した場合の例を示す回路図。FIG. 4 is a circuit diagram showing an example in which the digital variable resistor is applied to an A / D converter.
【図５】上記ディジタル可変抵抗器をＤ／Ａコンバータ
に適用した場合の例を示す回路図。FIG. 5 is a circuit diagram showing an example in which the digital variable resistor is applied to a D / A converter.
【図６】従来のディジタル可変抵抗器の例を示す回路
図。FIG. 6 is a circuit diagram showing an example of a conventional digital variable resistor.
Ｒａ１〜Ｒａ８, Ｒｂ１〜Ｒｂ８・・・個別抵抗体Ｓ
Ｗａ１〜ＳＷａ８, ＳＷｂ１〜ＳＷｂ８, ＳＷｃ・・・
アナログスイッチＴL・・・下位抵抗端子 ＴH・・・上位抵抗端子 ＴC・・・中間端子 ＩＣ１・・・コントロールロジック回路 ＩＣ２・・・シフトレジスタ ＩＣ３・・・エンコーダ ＩＣ４・・・ノット回路Ra1 to Ra8, Rb1 to Rb8 ... Individual resistor S
Wa1 to SWa8, SWb1 to SWb8, SWc ...
Analog switch T L・ ・ ・ Lower resistance terminal T H・ ・ ・ Higher resistance terminal T C・ ・ ・ Intermediate terminal IC1 ・ ・ ・ Control logic circuit IC2 ・ ・ ・ Shift register IC3 ・ ・ ・ Encoder IC4 ・ ・ ・ Knot circuit
Claims (1)
個別抵抗体を直列に接続し、抵抗値設定用ディジタルデ
ータによって第１の端子と第２の端子との間に接続され
る中間端子の接続位置を切り換えることにより、抵抗値
設定用ディジタルデータのビット数Ｎに対して２のＮ乗
分の１段階の精度で、第１の端子と中間端子または中間
端子と第２の端子との間に所望の抵抗値を設定可能なデ
ィジタル可変抵抗器において、 第１の端子と第２の端子間の全体抵抗値Ｒの２のＮ乗分
の１を最小抵抗値単位Ｒ0とし、この最小抵抗値単位Ｒ0
に対して２の０乗倍、２の１乗倍、２の２乗倍、２の３
乗倍、・・・、２のＮ−１乗倍したＮ個の個別抵抗体か
らなり、これら個別抵抗体を直列接続した第１の抵抗直
列回路と、この第１の抵抗直列回路と同構成のＮ個の個
別抵抗体からなる第２の抵抗直列回路とを、第１の端子
と第２の端子との間に直列に接続し、 第１の抵抗直列回路を構成する各個別抵抗体に対してそ
れぞれ並列に接続される複数のスイッチを有する第１の
スイッチ回路と、第２の抵抗直列回路を構成する各個別
抵抗体に対してそれぞれ並列に接続される複数のスイッ
チを有する第２のスイッチ回路と、第１の直列抵抗回路
中の個別抵抗体の一に直列接続される中間端子の接続位
置を切り換える第３のスイッチ回路とを設け、シフトレジスタによりディジタル符号化された抵抗値設
定用データ中の最上位のビットをエンコーダにより検出
し、この検出された最上位のビットに応じて第３のスイ
ッチ回路を切り換えて前記最上位のビットに対応する個
別抵抗体に前記中間端子を直列接続し、この中間端子と
直列接続された個別抵抗体及びこの個別抵抗体よりも下
位にある個別抵抗体に並列接続されたスイッチを前記入
力信号に応じてオフし、該オフされたスイッチと並列接
続された個別抵抗体の組合わせにより第１の端子と中間
端子の間に所望の抵抗値を設定すると共に、前記オフさ
れた第１のスイッチ回路中の各スイッチと並列接続され
た第１の抵抗直列回路中の個別抵抗体に対応する第２の
抵抗直列回路内の個別抵抗体に並列接続されるスイッチ
をオンするように第２のスイッチ回路を制御して、中間
端子と第２の端子との間に所望の抵抗値を設定すること
を特徴とするディジタル可変抵抗器。 1. A plurality of individual resistors are connected in series between a first terminal and a second terminal, and are connected between the first terminal and the second terminal by resistance value setting digital data. By switching the connection position of the intermediate terminal to be set, the first terminal and the intermediate terminal or the intermediate terminal and the second terminal can be set with an accuracy of one step corresponding to N of the bit number N of the resistance value setting digital data. In the digital variable resistor in which a desired resistance value can be set between the first terminal and the second terminal, the minimum resistance value unit R 0 And this minimum resistance value unit R 0
2 times 0, 2 times 1, 2 times 2 and 2 3
A first resistor series circuit composed of N individual resistors that are multiplied by N.sup.1 to the power of 2 and have the same configuration as the first resistor series circuit. A second resistor series circuit composed of N individual resistor bodies of N is connected in series between the first terminal and the second terminal, and the individual resistor bodies forming the first resistor series circuit are connected to the individual resistor bodies. A first switch circuit having a plurality of switches connected in parallel to each other, and a second switch circuit having a plurality of switches connected in parallel to the individual resistor bodies forming the second resistor series circuit. Switch circuit and first series resistance circuit
And a third switch circuit for switching the connection position of the intermediate terminal connected in series to one of the individual resistor elements, and the resistance value setting is digitally encoded by the shift register.
Encoder detects the most significant bit in regular data
The third switch depending on the most significant bit detected.
Switch the switch circuit to correspond to the most significant bit
Connect the intermediate terminal in series to another resistor, and
Individual resistors connected in series and below this individual resistor
Switch connected in parallel to the individual resistor at
Turned off in response to a force signal and connected in parallel with the turned off switch.
Intermediate with the first terminal due to the combination of the continuous individual resistors
Set the desired resistance between the terminals and
Connected in parallel with each switch in the first switch circuit
A second resistor corresponding to the individual resistor in the first resistor series circuit.
Switches connected in parallel to individual resistors in a resistor series circuit
Control the second switch circuit to turn on the
Setting a desired resistance value between the terminal and the second terminal
A digital variable resistor characterized by.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403768A JP2553768B2 (en) | 1990-12-19 | 1990-12-19 | Digital variable resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403768A JP2553768B2 (en) | 1990-12-19 | 1990-12-19 | Digital variable resistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04218902A JPH04218902A (en) | 1992-08-10 |
| JP2553768B2 true JP2553768B2 (en) | 1996-11-13 |
Family
ID=18513498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2403768A Expired - Lifetime JP2553768B2 (en) | 1990-12-19 | 1990-12-19 | Digital variable resistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553768B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101160965B1 (en) | 2005-06-08 | 2012-07-03 | 주식회사 코우켄 | Load calculation control method and apparatus |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440305A (en) * | 1992-08-31 | 1995-08-08 | Crystal Semiconductor Corporation | Method and apparatus for calibration of a monolithic voltage reference |
| KR100676354B1 (en) | 2000-03-02 | 2007-01-31 | 산요덴키가부시키가이샤 | Variable resistance circuit, operational amplification circuit, semiconductor integrated circuit, time constant switching circuit and waveform shaping circuit |
| CN105741992B (en) * | 2016-05-06 | 2018-03-27 | 洛阳银杏科技有限公司 | A kind of passive high-precision resistance generator for compensating hardware error and influenceing |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57144126A (en) * | 1981-03-04 | 1982-09-06 | Nissan Motor Co Ltd | Suspending structure of power unit |
-
1990
- 1990-12-19 JP JP2403768A patent/JP2553768B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101160965B1 (en) | 2005-06-08 | 2012-07-03 | 주식회사 코우켄 | Load calculation control method and apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04218902A (en) | 1992-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638303A (en) | Digital-analog converter | |
| JPH0239136B2 (en) | ||
| US7304596B2 (en) | Folded multi-LSB decided resistor string digital to analog converter | |
| JPH0488724A (en) | Digital analog converter | |
| US5608348A (en) | Binary programmable current mirror | |
| JP2553768B2 (en) | Digital variable resistor | |
| JPH0377430A (en) | D/a converter | |
| US4942397A (en) | Elimination of linearity superposition error in digital-to-analog converters | |
| US4549166A (en) | Digital-to-analog converter using a feedback element matching technique | |
| JPH04150519A (en) | Digital/analog converter | |
| JP2737907B2 (en) | DA converter | |
| JPH09261060A (en) | A/d converter | |
| US20070090875A1 (en) | Feedback circuit for an operational amplifier, a current to voltage converter including such a circuit and a digital to analog converter including such a circuit | |
| JPS6387809A (en) | Operational amplifier | |
| JPH0846515A (en) | D/a converter | |
| JP2737927B2 (en) | Resistive voltage dividing digital-analog converter | |
| JP3288553B2 (en) | Analog-to-digital converter resistor array and serial-parallel n + m-bit analog-to-digital converter | |
| JPH10135836A (en) | D/a converter | |
| JP2003309469A (en) | Semiconductor integrated circuit | |
| JP3125116B2 (en) | AD converter | |
| JPH02105632A (en) | Analog/digital conversion circuit | |
| JPH0575466A (en) | Resistor voltage divider | |
| JPH0313123A (en) | D/a converter | |
| JPS6374322A (en) | Analog-digital conversion circuit | |
| JPH01316025A (en) | Analog-digital converter |