JPH04216617A - 半導体基板 - Google Patents

半導体基板

Info

Publication number
JPH04216617A
JPH04216617A JP40265890A JP40265890A JPH04216617A JP H04216617 A JPH04216617 A JP H04216617A JP 40265890 A JP40265890 A JP 40265890A JP 40265890 A JP40265890 A JP 40265890A JP H04216617 A JPH04216617 A JP H04216617A
Authority
JP
Japan
Prior art keywords
wafer
substrate
back surface
semiconductor substrate
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP40265890A
Other languages
English (en)
Inventor
Yasuo Baba
馬場 靖男
Toshio Kurihara
栗原 敏雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP40265890A priority Critical patent/JPH04216617A/ja
Publication of JPH04216617A publication Critical patent/JPH04216617A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、超高真空あるいは高真
空下で半導体結晶をエピタキシャル成長させるために用
いられる半導体基板に関する。
【0002】
【従来の技術】半導体結晶をエピタキシャル成長させる
ために用いられる半導体基板は、結晶バルクを所定の厚
さのウェハーにスライスしてその表面を研磨したものが
製造業者から納入される。エピタキシャル成長用の基板
表面は、少なくとも結晶成長を行う側の表面がミラー面
であり、その裏面は標準的に表面と類似のミラー面ある
いは粒径1μm前後以下の研磨剤で研磨された面(以下
「ポリッシュ面」と略称する)である。これらの基板は
、結晶成長のために使用する前に化学エッチング処理を
施されるが、納入された基板面の面精度(ラフネス)が
これによって大きく変わることはない。
【0003】
【発明が解決しようとする課題】半導体基板上に結晶を
エピタキシャル成長させるためには、基板ウェハーを所
定の結晶成長温度に加熱することが必要になる。図3に
示すように、ウェハー1は、従来はインジウム(In)
・ソルダー2を使ってモリブデン・ブロックのウェハー
・ホルダー3に固定して、ヒーター4で加熱されていた
。 この場合には、結晶成長温度(一般に 500℃以上の
高温)でウェハー材料と半ば合金化したインジウムが多
量に付着したままとなった。よって、後工程に入る前に
ウェハー裏面を研磨する工程を挿入する必要があった。 更に、結晶成長工程に入る前のウェハーのIn ソルダ
リング工程は大気中での加熱を伴う余り清浄でない工程
であった。
【0004】近年、上記のIn ソルダー法に替わるI
n フリー(In ソルダーを使わない)のウェハー保
持法が開発された。In ソルダー法の欠点を持ち合わ
せていないので、In フリー・ウェハー保持法は現在
大いに使用されている。図4に示すように、In フリ
ー法の特長は、ウェハー11を抵抗加熱法で直接加熱す
る(間に挿入するパイロリティック窒化ホウ素(PBN
) やサファイヤの拡散板12は熱をほとんど吸収しな
い)ためウェハー保持治具が少なくて且つ熱負荷容量が
小さいので、加熱の時間応答性がIn ソルダー法に比
べて極めて速いことである。また、ウェハー面内の温度
均一性が優れる等の特長もある。
【0005】In フリー法は、加熱用ヒーター14の
前方にPBNやサファイヤの拡散板12とウェハー基板
11だけが主としてあるために、ヒーターの放射熱の吸
収の態様がIn ソルダー法と格段に異なる。すなわち
、In ソルダー法では部厚いモリブデン・ブロックが
放射熱をほぼ 100%吸収して、これを熱伝導でウェ
ハーに伝えるのに対して、In フリー法では、拡散板
はほとんど放射熱を吸収せず、またウェハーも放射熱の
一部を吸収するのみである。この理由は、ウェハーの禁
制帯幅が約1〜1.5eV(例えばGaAsでは成長温
度でほぼ1.3eV) であるために、ヒーター放射熱
の近赤外波長領域に対して透明に近いからであり、また
半導体(ウェハー)の格子振動吸収や自由電子吸収も高
効率でないからである。
【0006】よって一般に、In フリー法ではIn 
ソルダー法に比べてヒーター加熱出力を高くする必要が
ある。発明者らの実験結果では、加熱電力にして6〜7
割り増しが必要であった。加熱ヒーターから放射されて
ウェハーの加熱に利用された以外の放射熱は、拡散板1
2や周辺のモリブデン・ホルダー(リング)13(図4
)、そしてヒーター周辺のタンタルやモリブデンからな
るホルダー治具(図示せず)を加熱する。ウェハー以外
のこれらの装備品の加熱は、余計な表面吸着ガス成分を
脱離させ、ひいてはそれらが結晶成長中に不純物として
成長結晶に取り込まれ、そして結晶の品質を低下させる
原因となる。従って、In フリー法でウェハー基板を
保持して歩留りよく半導体結晶をエピタキシャル成長さ
せるためには、ヒーター加熱電力をできる限り下げる方
が有利である。そしてそのためには、基板の放射熱吸収
能を高めることが有効であると考えられる。
【0007】本発明は、このような観点に立ってなされ
たものである。すなわち本発明は、放射熱吸収能が向上
しそして品質のより良好な結晶をエピタキシャル成長さ
せることのできる半導体基板を提供することを目的とす
る。
【0008】
【課題を解決するための手段】本発明の半導体基板は、
真空中にてエピタキシャル成長する際に、加熱用の放射
熱を有効に吸収するように粗面化された裏面を有するこ
とを特徴とする基板である。本発明の対象となる半導体
基板は、真空中で半導体結晶をエピタキシャル成長させ
るために一般に使用される基板である。代表例は、In
P, GaAs 及びシリコン(Si )基板であり、
これらのほかにII−VI族半導体基板にも適用可能で
ある。
【0009】製造業者から納入されたままのウェハー基
板は、エピタキシャル成長を目的とするためウェハー表
面は無論ミラー面であるが、その裏面は意が払われてい
ない。裏面は、通例、前述のように表面と類似のミラー
面あるいはポリッシュ面である。本発明の半導体基板は
、ミラー面又はポリッシュ面のウェハー裏面の面精度を
、放射熱を有効に吸収するだけの面精度に下げて調製さ
れる。このためには、粒径が1μmを超える研磨剤を用
いてウェハー裏面を研磨と同じ要領で粗面化するのが効
果的であるが、使用する研磨剤の粒径は好ましくは3μ
m以上、最も好ましくは5μm以上である。
【0010】裏面を粗面化して調製された本発明の基板
は、通常のように化学エッチング処理工程を経てから結
晶成長工程に進む。本発明の半導体基板は、分子線エピ
タキシー(MBE)法ばかりでなく、ガス・ソースMB
E法や化学ビームエピタキシー(CBE)法で半導体結
晶を成長させるための基板としても全く同じように有効
である。
【0011】また、MBE法と類似の結晶成長法でなく
とも、真空中で主として熱放射でウェハー基板を加熱す
ることで所期の結晶成長温度を保持できる方法が採用で
きる場合には、本発明の価値が生じることも明らかであ
る。
【0012】
【作用】裏面が粗面化されたウェハー基板は、ミラー面
又はポリッシュ面を裏面として有する通常のウェハー基
板と比較して結晶成長工程におけるヒーター加熱時にヒ
ーター放射熱を吸収する能力が向上する。この理由は、
粗面化されたウェハー裏面の面精度がウェハー基板のヒ
ーター加熱に寄与する赤外波長領域に近くなるため、ウ
ェハー裏面に入射した放射線(熱線)がこの面の微小な
凹凸部において多重乱反射してウェハーに吸収される率
が増加し、それに応じてウェハー裏面から外部に反射さ
れあるいはウェハーを透過する放射線の割合が低下する
からである。
【0013】このように放射線吸収能の向上した基板は
、加熱電力の低減を可能にする。これに伴い、成長室内
のウェハー以外の装備品の加熱も相対的に軽減されて、
装備品からの表面吸着ガス成分の脱離を減少させ、そし
て結晶に取り込まれる不純物の量を低下させる。
【0014】
【実施例】次に、実施例により本発明を説明する。エピ
タキシャル成長に用いる前の半絶縁性GaAs基板(直
径2インチ(5.08cm)、厚さ 600μm、裏面
も表面と同様のミラー面)の裏面を、種々の粒径の研磨
剤を使って粗面化した。これらのウェハー基板を分子線
エピタキシー成長装置内に入れてIn フリー法で保持
し、基板上にGaAs結晶を成長させて、基板をGaA
s結晶成長温度に保持した時のヒーター加熱電力を測定
した。その結果を図1に示す。
【0015】図1から明らかなように、ヒーター電力は
研磨剤の粒径1μmあたりから低下し始め、粒径3μm
の研磨剤で粗面化を行った場合に約10%、そして粒径
5μmの場合に約15%軽減されることが分る。基板の
裏面を粗面化するために用いる研磨剤の粒径がより大き
くなると、ヒーター電力の曲線の傾きは次第に小さくな
る。 また、粗面化の程度があまり大きくなり凹凸の程度が粗
くなり過ぎると、放射線(熱線)の吸収能力が低下する
(凹凸の平均的な周期が加熱に寄与する放射線の波長よ
り大きくなる時)とともに、後工程のリソグラフィ工程
などで必要とされるウェハーの平坦性を損なう危険があ
る。このようなことから、ウェハー基板の裏面を粗面化
するために使用すべき研磨剤の粒径の実用的な上限は5
0μm程度と考えられる。
【0016】粒径25μmの研磨剤で粗面化した裏面を
有する基板及び裏面の粗面化されていない基板をIn 
フリー法で保持し、分子線エピタキシー法を利用してH
EMT(高電子移動度トランジスタ)を作製した。これ
らのHEMTについて、77Kでホール移動度を測定し
た結果を図2に示す。裏面の粗面化された基板を使用し
たHEMTのホール移動度の平均は10.5×104 
cm2 /V・sであり、これに対して裏面の粗面化さ
れていない基板を使用したHEMTではホール移動度の
平均は9.0×104 cm2 /V・sであった。こ
のように、裏面を粗面化した基板上にエピタキシャル成
長させた結晶は、そうでない基板を用いて得られた結晶
に比べて高純度の良質のものであった。
【0017】
【発明の効果】以上のように、本発明の半導体基板は、
裏面が粗面化されていることにより放射線吸収能が向上
しており、そのためにこの基板上に半導体結晶をエピタ
キシャル成長させる際の加熱電力を低減することができ
る。そしてこれに伴い、成長装置内のウェハー基板以外
の装備品の加熱を抑制できるため、装備品から放出され
る吸着ガス成分の量を低下させて成長結晶中に取り込ま
れる不純物を減少させ、これにより品質のより良好な結
晶を得ることができる。
【図面の簡単な説明】
【図1】GaAs基板ウェハーを結晶成長温度に加熱し
た時に要するヒーター加熱電力と研磨剤の粒径との関係
を示すグラフである。
【図2】半絶縁性GaAs基板を用いて作製されたHE
MTのホール移動度とキャリア密度との関係を示すグラ
フである。
【図3】In ソルダー法によるウェハー保持と加熱の
方法を示す模式断面図である。
【図4】In フリー法によるウェハー保持と加熱の方
法を示す模式断面図である。
【符号の説明】
1, 11…ウェハー基板 2…In ソルダー 3…モリブデンブロック 4, 14…ヒーター 12…拡散板 13…モリブデンホルダー

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  真空中にてエピタキシャル成長する際
    に、加熱用の放射熱を有効に吸収するように粗面化され
    た裏面を有することを特徴とする半導体基板。
JP40265890A 1990-12-17 1990-12-17 半導体基板 Withdrawn JPH04216617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40265890A JPH04216617A (ja) 1990-12-17 1990-12-17 半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40265890A JPH04216617A (ja) 1990-12-17 1990-12-17 半導体基板

Publications (1)

Publication Number Publication Date
JPH04216617A true JPH04216617A (ja) 1992-08-06

Family

ID=18512456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40265890A Withdrawn JPH04216617A (ja) 1990-12-17 1990-12-17 半導体基板

Country Status (1)

Country Link
JP (1) JPH04216617A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015029907A1 (ja) * 2013-08-29 2017-03-02 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015029907A1 (ja) * 2013-08-29 2017-03-02 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Similar Documents

Publication Publication Date Title
US8147991B2 (en) One hundred millimeter single crystal silicon carbide wafer
US7842134B2 (en) Diamond based substrate for electronic devices
EP3351660B1 (en) Manufacturing method of sic composite substrate
WO2019128524A1 (zh) 一种消除晶圆翘曲的方法及复合衬底
JP2002093735A (ja) 半導体装置の製造方法
JP3508356B2 (ja) 半導体結晶成長方法及び半導体薄膜
JPH04216617A (ja) 半導体基板
JP2006186312A (ja) 内部ゲッタリングされたヘテロエピタキシャル半導体ウエハ及びその製造方法
JPS6313340B2 (ja)
JP3000143B2 (ja) 化合物半導体の製膜方法
JPS63108729A (ja) 半導体ウエ−フア
JPH11238780A (ja) 半導体シリコンウエーハ搬送保持具およびこれを用いた半導体プロセス装置
JP3139045B2 (ja) 分子線結晶成長装置
JP2004152814A (ja) 半導体素子用基板とその製造方法
JPS60165714A (ja) 気相成長方法および装置
Metzger et al. Molecular beam epitaxial growth of GaAs on silicon and silicon on sapphire incorporating a low temperature buffer
JPH03271193A (ja) 基板保持具
Haetty et al. Fabrication of flexible monocrystalline ZnSe‐based foils and membranes
JPH0234916B2 (ja) Bunshisenepitakisharuketsushoseichoho
JPS60154610A (ja) 基板加熱方法
JP2004349402A (ja) 半導体の結晶成長方法、結晶成長装置及びそれらを用いて形成された半導体基板
Almeida et al. Orientation dependence of CdTe/Si grown by MBE
JP2010056129A (ja) 窒化物系化合物半導体の結晶成長に用いる基板および窒化物系化合物半導体の結晶成長方法
JPH01212296A (ja) Si基板上への3―5族化合物半導体結晶の成長方法
JPH0319693B2 (ja)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980312